JPH0593167U - 動画ビデオ信号のクロックパルス調整装置 - Google Patents

動画ビデオ信号のクロックパルス調整装置

Info

Publication number
JPH0593167U
JPH0593167U JP004508U JP450893U JPH0593167U JP H0593167 U JPH0593167 U JP H0593167U JP 004508 U JP004508 U JP 004508U JP 450893 U JP450893 U JP 450893U JP H0593167 U JPH0593167 U JP H0593167U
Authority
JP
Japan
Prior art keywords
video
code
stuff
clock
coder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP004508U
Other languages
English (en)
Inventor
クリーム ヘルムット
Original Assignee
クローネ アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クローネ アクチエンゲゼルシャフト filed Critical クローネ アクチエンゲゼルシャフト
Publication of JPH0593167U publication Critical patent/JPH0593167U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
    • H04N7/56—Synchronising systems therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding

Landscapes

  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Color Television Systems (AREA)
  • Television Systems (AREA)
  • Meat, Egg Or Seafood Products (AREA)
  • Projection-Type Copiers In General (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Synchronizing For Television (AREA)
  • Agricultural Chemicals And Associated Chemicals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Telephone Function (AREA)
  • Television Signal Processing For Recording (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Prostheses (AREA)
  • Nitrogen Condensed Heterocyclic Rings (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Networks Using Active Elements (AREA)
  • Studio Circuits (AREA)
  • Combination Of More Than One Step In Electrophotography (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ディジタルカラービデオ信号のクロックパル
ス速度を、妨害周波数成分を含むことなく、ディジタル
伝送リンクに用いられるクロックパルス速度と両立し得
るように調整する。 【構成】 動画ビデオコーダの送信部１０には、同じビ
デオコードに対して可変容量メモリの書込パルスと読取
パルスとを時間的に僅かに相違させるスタッフコマンド
を発生するための位相検出器と；１つのコード期間中ビ
デオチャネルクロックの読取パルスを抑制するゲート
と；スタッフコードビットをチャネルマルチプレクサに
供給するスタッフコード発生器とを設け、動画ビデオコ
ーダの受信部３０に、スタッフコードを可変容量メモリ
に書込むのを阻止するゲートと；メモリに書込まれるビ
デオコード列の周波数に対応するクロックパルス発生用
の位相検出器、ＰＬＬフィルタ及び発振器から成る位相
制御回路とを設ける。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は合成カラービデオ（FBAS）信号に存在する動画ビデオ信号の等間隔デ ィジタルビデオ走査値のクロックパルス速度を動画ビデオコーダによってディジ タル伝送リンクに用いられるクロックパルス速度に両立し得るうよに調整する装 置に関するものである。
【０００２】
【従来の技術】
FBAS形態で存在する動画ビデオ信号のディジタル伝送には、その信号の固定直 交サンプリング、即ちビデオライン周波数に関連する、つまりビデオライン周波 数の整数倍に相当するクロック周波数での信号サンプリングを基礎として用いて いる。 実際上、ビデオカメラとディジタル伝送リンクは通常互いに同期しないため、 ビデオ信号のライン周波数と伝送リンクのクロックパルスは一定の関係にない。 それにも拘らず、発生したサンプリング値を一定容量のディジタルチャネルを介 して伝送し得るようにするには、原則としてチャネルの大きさをサンプリング速 度の周波数よりも多少大きい値に対応させる必要がある。伝送容量とサンプリン グ速度との差はスタッフ（詰込み）ビット又はスタッフコードの挿入によって補 償される。スタッフビット又はスタッフコードと有効ビット又は有効コードとを 区別し得るようにするためには、スタッフビット又はスタッフコードをそのよう なものとして識別する必要がある。
【０００３】 伝送チャネルの容量に信号源を整合させるためにスタッフコードを用いる基本 概念は、「IEEE Trans. COM. 」(1968 年第252 〜254 頁エス・バットマン(S.B utman)著) による「ワードスタッフィング(Word stuffing) 法によるPCM チャネ ルの同期化」に基づくものである。この概念を同期ディジタル回路網に適用した ものはドイツ国公開公報第2925391 号及びドイツ国公開公報第31015396号公報に 記載されている。 動画ビデオ信号を136.256Mbit/s で、広帯域チャネルを2.048Mbit/s で伝送し 得るフレーム構成とした139.264MHzの時分割多重システムはドイツ国公開公報第 3213534 号から既知である。
【０００４】
【考案が解決しようとする課題】
非同期回路網のクロックパルスがずれている場合、この回路網の対応する点で の或る回路部分から他の回路部分への移行に際してのクロック速度の補償は、識 別するのが厄介な正／負のスタッフビットによるか、或いは又正／負のスタッフ コードにより行われる。 このような厄介な識別を伴うスタッフ法の欠点は、FBAS信号の逆変換の後にそ の信号中に所謂待ち時間の影響による不所望な低周波成分が残存することにある 。 本考案の目的は、妨害周波数成分が含まれないようにする冒頭にて述べた種類 の動画ビデオ信号のクロックパルス調整装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的達成のために、本考案ではスタッフが必要とされる都度直ちに自己識 別コードを有するスタッフコードを発生させ、サンプリング速度をチャネル容量 に応じて補償する目的でスタッフコードを伝送チャネルに到達せしめて待ち時間 作用を低減させる。即ち、本考案は、FBASに存在する動画ビデオ信号の等間隔デ ィジタルビデオ走査値のクロックパルスを、動画ビデオコーダによってディジタ ル伝送リンクに用いられるクロックパルスに調整するために、動画ビデオコーダ の送信部にて、各々が追加ビットによって固有の特徴付けが成されるスタッフコ ードを前記走査値に挿入し、かつ動画ビデオコーダの受信部では斯様な追加ビッ トにより特徴付けたスタッフコードを除去して、元の等間隔ビデオコード列を再 生する動画ビズオ信号のクロックパルス調整装置であって、動画ビデオコーダの 送信部にてスタッフコードを挿入させるスタッフプロセッサが； −同じビデオコードに対して可変容量メモリの書込パルスと読取パルスとを時 間的に僅かに相違させるスタッフコマンドを発生するための位相検出器と; −１つのコード期間の間ビデオチャネルクロックの読取パルスを抑制するため の抑止ゲートと； −スタッフコードビットをチャネルマルチプレクサに供給するためのスタッフ コード発生器； とを具え、 スタッフコードである追加ビットの認知及び除去を行なう受信部のスタッフプ ロセッサが； −スタッフコードビットによって特徴付けられるスタッフコードを可変容量メ モリに書込むのを阻止するための抑止ゲートと； −可変容量メモリに書込まれるビデオコード列の周波数に正確に対応する13.5 MHz のクロック発生用の位相検出器と、PLL フィルタと、発振器とから成る位相 制御回路； とを具えることを特徴とする。
【０００６】 斯かる送信部及び受信部での処置によって、 FBAS-信号の逆変換後にこの信 号に妨害低周波成分が含まれなくなる。 さらに、スタッフコードを発生させて自己識別を行わせるためのクロック整合 についての技術的問題点を解決するための回路構成を簡単にし得る。 本考案の好適例では、FBAS信号に存在する動画ビデオ信号の等間隔ディジタル ビデオ走査データを動画ビデオコーダによってディジタル伝送区間の装置クロッ クにクロック整合させるに当り、動画ビデオコーダの送信部にて、伝送ビデオコ ードのビデオサンプリング値の変更によってコードレジスタに含まれるコードワ ードによって固有の特徴付けが成されているスタッフコードを挿入し、かつ、動 画ビデオコーダの受信部ではスタッフコードであるコードワードを認識し、かつ それを除去して元の等間隔ビデオコード列を再生するようにする。 この方法を実施するために本考案の好適例では、動画ビデオコーダの送信機に おけるスタッフプロセッサ部が： −スタッフコードであるコードワードを発生して、OR論理結合器を介してチャ ネルマルチプレクサに供給するための位相検出器により制御されるスタッフコー ド発生器と； −スタッフコードを特徴付けるコードワード発生用ビデオサンプリング値の、 コードストックの発生のために、可変容量メモリに接続するコード変更器 とを具えるようにする。
【０００７】 さらに本考案によれば、動画ビデオコーダの受信機におけるスタッフプロセッ サ部が： −スタッフコードであるコードワードが発生する場合に、抑止ゲートを介して 可変容量メモリへの書込みを阻止するスタッフコード検出器と； −位相検出器と、PLL-フィルタと、発振器とから成り、周波数が可変容量メモ リに書込まれるビデオコード列の周波数に正確に対応する等間隔読取クロックを 発生させるための位相調整回路； とを具えるようにする。
【０００８】
【実施例】
図１はFBAS (合成カラービデオ信号) 形態の動画ビデオ信号をディジタル伝送 するための基本的な装置構成を示す。FBAS- 信号100 は動画ビデオコーダの送信 部10に供給される。そこで、そのアナログ合成ビデオ信号は等間隔で、しかもコ ヒーレントなライン同期サンプリング（走査）と、その後のアナログ／ディジタ ル変換により正味のビット速度が135Mbit/s のディジタル信号に変換される。デ ィジタル信号の伝送に適した時分割多重ディジタルリンクの一部であるビット速 度容量が多少高い或るチャネルに、スタッフ( 詰込み) コードを追加しながら前 記ディジタル信号を挿入する。この形態では、送信機と、伝送線路（リンク）と 、受信機とから成るディジタル伝送区間を経て動画ビデオコーダの受信部30にデ ィジタル合成ビデオ信号が達する。この受信部30ではスタッフコードが除去され 、かつ位相制御によって元の等間隔のディジタルコード列が再生される。ついで 、ディジタル／アナログ変換によって前記ディジタルコード列から元のFBAS信号 100 が再生される。
【０００９】 図２は動画ビデオコーダ／デコーダの送信部10のブロック図を示し、ここでは 追加ビットによってスタッフコードを自己識別する。ライン100 のFBAS信号はラ インクロック- デコーダ11に達する。このラインクロック- デコーダ11は、FBAS 信号からビデオ信号の15625MHzのラインクロックを導出し、これを位相検出器12 の入力端子Ａに供給する。位相検出器12の第２入力端子Ｂには電圧制御の13.5MH z-発振器16のクロックパルスを分周器14にて1/864 に分周して供給する。位相検 出器12と、PLL-フィルタ13と, 発振器16と、分周器14とから成る位相制御ループ の作用によって、発振器16から出力される13.5MHz のクロックパルスをライン10 0 のFBAS信号のラインクロックと同期させる。13.5MHz のクロックパルスでFBAS 信号をサンプリング又は走査すると共に、その信号をn 段のA/D 変換器15(n＝9) によって等間隔のPCM コード列に変換する。13.5MHz のサンプリングクロックは ラインクロックと同期し、従ってビデオ信号と所望な直交性を呈する。同じ13.5 MHz のクロックパルスでｎ＝９ビットから成るコードを可変容量メモリ17に並列 に書込む。
【００１０】 可変容量メモリ17からのコードの読出し及びチャネルマルチプレクサ21への転 送は、クロックパルス発生器23にて発生される13.5168MHzのビデオチャネルクロ ックパルスの使用によって行われる。次いでこのクロックパルスをその際ビデオ 信号を伝送すべき139.264MHzの時分割多重ラインの伝送クロックパルスに同期さ せる。ビデオチャネルクロックパルスの周波数は、可変容量メモリ17に一時記憶 させたコード列の周波数よりも多少高くする。従って、メモリ17からの読出しは 、その入力端子にパルスが到達するよりも多少速く行われる。
【００１１】 等間隔のパルス列を高めのクロック速度で再生するのにパルススタッフ法を用 いる。この方法は前記読取パルス(13.5168MHz)の時間間隔が同じコードに対する 前記VCO16 からの書込クロルパルス対して、予じめ設定した下限値に達する時点 を検出することにより成される。このような場合に位相検出器18がスタッフ命令 (コマンド) を発生する。これはつぎの２つのことを実現する。即ち、第１には 抑止ゲート19の作用によってビデオチャネルクロックパルスからの単一の読取パ ルスを抑制して、可変容量メモリからの読取りを１つのコード期間の間中停止さ せ、その際互いに関連する書込及び読取パルスも時間的に十分に離間させる。第 ２として、スタッフコード発生器20からコードクロックパルスの期間中に１本の 別のラインＤにスタッフ識別ビット k＝"1" を出力させて、これをチャネルマル チプレクサ21に供給する。
【００１２】 チャネルマルチプレクサ21では、メモリ17からの９ビットのビデオコードと追 加ビットを所定の135.168MHz- ビデオチャネルの10ビット- タイムスロットに合 成して、並／直列変換器22に供給する。最後にビデオ信号は、使用した139.264M Hz- 時分割多重リンク内の後段の伝送装置に直列に供給する。 図３はビデオコーダの受信部30のブロック図を示す。スタッフコードの自己識 別は追加ピットを用いて行われる。
【００１３】 伝送リンクからＡに直列に供給される139.264Mbit/s のクロックパルス速度は 直／並列変換器31にて10ビット- コードに変換されて、この形態でチャネル- デ マルチプレクサ33に供給される。これと並行して、直／並列変換器31は、それに 供給されるデータからそれに関連するコードクロックパルス並びにリンクでの伝 送の基礎を成すのに用いたフレームのフレームクロックパルスも検出する。コー ドクロックパルス及びフレームクロックパルスは、チャネル- デマルチプレクサ 用のマルチプレクサ- クロックパルスの発生並びに135.168MHz- ビデオチャネル クロックパルスの発生のためにクロック分周器32にて用いられる。チャネル- デ マルチプレクサ33はビデオチャネルに含まれる10ビットコードをラインＤの他の データに同期して出力する。チャネル- デマルチプレクサ33からの９ビットの成 分は可変容量メモリ36に達し、また10番目のビットであるスタッフ識別コードビ ットは抑止ゲート34の一方の入力端子に到達する。
【００１４】 スタッフ識別ビットが“０”の状態にある間は、抑止ゲート34がビデオチャネ ルクロックを通して、関連するビデオチャネルテキストを可変容量メモリ36に書 込ませる。スタッフ識別ビットが“１”の状態、即ちラインＥの関連するコード がスタッフコードであることを示す場合には、抑止ゲート34がクロックパルスの 期間中ビデオチャネルクロックパルスを遮断し、それにより可変容量メモリ36へ のスタッフコードの書込みを阻止する。
【００１５】 可変容量メモリ36からの９ビットコードの等間隔読出しは、発振器38から発生 される13.5MHz のクロックパルスで行われる。メモリ36からのビデオコードはデ ィジタル／アナログ変換器39に供給され、これにて本来のFBAS信号100 に逆変換 される。発振器38の13.5MHz のクロックパルスは、可変容量メモリ36に書込むビ デオコードの周波数に正確に対応させる。これは位相検出器35と、PLL-フィルタ 37と、電圧制御発振器38とから成る位相ロックタイプの制御回路の作用によって 行われる。なお、抑止ゲート34から位相検出器35に供給されるビデオチャネルク ロックパルスは位相制御回路によって平滑化されるも、その代り斯かるクロック パルスの周波数は変更されない。
【００１６】 図４は或る特定のコードワードによってスタッフコードを自己識別するビデオ コーダのスタッフプロセッサ部を示す。ビデオコーダの残りの部分は図２の構成 に対応する。 当面のスタッフプロセッサ40においては、単一ラインに追加ビットの識別コー ドを出力する図２に示したスタッフコード発生器の代りに、スタッフコード発生 器45を用いる。これはスタッフ命令（コマンド）に応答して n＝9 ビットのスタ ッフコードをＯＲ機能部46を介してチャネルマルチプレクサ21（図２参照）に供 給する。スタッフコードは次のような値を有する。即ち、
【００１７】
【数１】 0 0000 0000 (1) 直交ビデオスキャナが同じ値のビデオコードを可変容量メモリ42にスタッフコ ードと同じように書込まないようにするために、可変容量メモリ42の前にコード 変更器41を接続する。走査器によりビデオコード(1) が供給されると、コード変 更器41はそのコードをスタッフコードと混同しない値、即ち
【数２】 0 0000 0001 (2) に変更する。この際“０”から“１”に変えられるビットはビテオコードのLS AB（最下位ビット）とする。コード変更によって伝送動画ビデオのビデオ内容は 妨害されることはない。その理由はコード（1)はFBAS信号のビデオスロット内に 発生させるだけであるからである。
【００１８】 図５は或る特定コードワ−ドによってスタッフコードを自己識別する動画ビデ オコーダの受信機におけるスタッフプロセッサ部50を示す。動画ビデオコーダの 他の部分は図３の構成に対応する。 図示のプロセッサ部50はスタッフコード検出器51の追加により第３図のスタッ フプロセッサとは相違している。このスタッフコード検出器51にはデマルチプレ クサ装置からのビデオコードの全コード列を供給する。スタッフコード-コード ワード、即ち
【００１９】
【数３】 0 0000 0000 が発生すると、検出器51は阻止コマンドを発生し、このコマンドは図３におけ ると同じ方法で或るクロックパルスの期間中抑止ゲート52を遮断するため、可変 容量メモリ54へのスタッフコードの書込みが阻止される。そのためにさらに、位 相検出器53と、PLL-フィルタ55と、発振器56とから成る位相制御回路の作用によ って等間隔の読取クロックパルスが発生し、このパルスの周波数は可変容量メモ リ54に書込まれるビデオコード列の周波数と正確に同じ値を有する。
【図面の簡単な説明】
【図１】図１は動画ビデオ信号をディジタル伝送するた
めの基本的な装置構成を示すブロック線図である。
【図２】図２は動画ビデオコーダの送信部の一例を示す
ブロック線図である。
【図３】図３は動画ビデオコーダの受信部の一例を示す
ブロック線図である。
【図４】図４は他の実施例による動画ビデオコーダの送
信機におけるスタッフプロセッサ部の一例を示すブロッ
ク線図である。
【図５】図５は他の実施例による動画ビデオコーダの受
信機におけるスタッフプロセッサ部の一例を示すブロッ
ク線図である。
【符号の説明】
10 動画ビデオ- コーダの送信部 11 ラインクロック- デコーダ 12 位相検出器 13 PLL(位相ロックループ) フィルタ 14 分周器 15 A/D 変換器 16 発振器 17 可変容量メモリ 18 位相検出器 19 抑止ゲート 20 スタッフコード発生器 21 チャネル- マルチプレクサ 22 並／直列変換器 23 クロック発生器 30 動画ビデオ- コーダの受信部 31 直／並列変換器 32 クロック分周器 33 チャネル- デマルチプレクサ 34 抑止ゲート 35 位相検出器 36 可変容量メモリ 37 PLL フィルタ 38 発振器 39 D/A 変換器 40 スタッフプロセッサ／送信機 41 コード変更器 42 可変容量メモリ 43 位相検出器 44 ゲート 45 スタッフコード発生器 46 OR論理結合器 50 スタッフプロセッサ／受信機 51 スタッフコード検出器 52 抑止ゲート 53 位相検出器 54 可変容量メモリ 55 PLL フィルタ 56 発振器 100 FBAS信号 (合成カラービデオ信号) A.B 入力端子

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 合成カラービデオ信号に存在する動画ビ
    デオ信号の等間隔ディジタルビデオ走査値のクロックパ
    ルスを動画ビデオコーダによってディジタル伝送リンク
    に用いられるクロックパルスに調整するために、動画ビ
    デオコーダの送信部にて、各々が追加ビットによって固
    有の特徴付けが成されるスタッフコードを前記走査値に
    挿入し、かつ動画ビデオコーダの受信部では斯様な追加
    ビットにより特徴付けたスタッフコードを除去して、元
    の等間隔ビデオコード列を再生する動画ビデオ信号のク
    ロックパルス調整装置であって、動画ビデオコーダの送
    信部(10)にてスタッフコードを挿入させるスタッフプロ
    セッサが：−同じビデオコードに対して可変容量メモリ
    （17) の書込パルスと読取パルスとを時間的に僅かに相
    違させるスタッフコマンドを発生するための位相検出器
    (18)と;−１つのコード期間の間ビデオチャネルクロッ
    クの読取パルスを抑制するための抑止ゲート（19) と；
    −スタッフコードビットをチャネルマルチプレクサ（2
    1) に供給するためのスタッフコード発生器(20)；とを
    具え、スタッフコードである追加ビットの認知及び除去
    を行う動画ビデオコーダの受信部(30)のスタッフプロセ
    ッサが：−スタッフコードビットによって特徴付けられ
    るスタッフコードを可変容量メモリ（36）に書込むのを
    阻止するための抑止ゲート(34)と；−可変容量メモリ
    （36) に書込まれるビデオコード列の周波数に正確に対
    応する13.5MHz のクロックパルス発生用の位相検出器(3
    5)と、PLL フィルタ(37)と、発振器(38)とから成る位相
    制御回路；とを具えることを特徴とする動画ビデオ信号
    のクロックパルス調整装置。
JP004508U 1985-07-15 1993-02-15 動画ビデオ信号のクロックパルス調整装置 Pending JPH0593167U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3525567:6 1985-07-15
DE19853525567 DE3525567A1 (de) 1985-07-15 1985-07-15 Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen

Publications (1)

Publication Number Publication Date
JPH0593167U true JPH0593167U (ja) 1993-12-17

Family

ID=6276027

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61158878A Pending JPS6215973A (ja) 1985-07-15 1986-07-08 動画ビデオ信号のクロツク整合方法及び装置
JP004508U Pending JPH0593167U (ja) 1985-07-15 1993-02-15 動画ビデオ信号のクロックパルス調整装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP61158878A Pending JPS6215973A (ja) 1985-07-15 1986-07-08 動画ビデオ信号のクロツク整合方法及び装置

Country Status (18)

Country Link
US (1) US4731646A (ja)
EP (1) EP0209483B1 (ja)
JP (2) JPS6215973A (ja)
CN (1) CN1008592B (ja)
AT (1) ATE59517T1 (ja)
AU (1) AU583218B2 (ja)
BR (1) BR8603308A (ja)
CA (1) CA1302555C (ja)
DE (2) DE3525567A1 (ja)
DK (1) DK165721C (ja)
ES (1) ES8801489A1 (ja)
FI (1) FI82348C (ja)
IE (1) IE57406B1 (ja)
IN (1) IN165749B (ja)
NO (1) NO170119C (ja)
NZ (1) NZ216740A (ja)
PT (1) PT82976B (ja)
ZA (1) ZA865231B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843455A (en) * 1987-08-20 1989-06-27 Nec Corporation Color television signal sampling clock phase control system
US4870479A (en) * 1988-05-02 1989-09-26 Dubner Computer Systems, Inc. Video graphics memory storage reduction technique
US4885758A (en) * 1988-06-06 1989-12-05 Hayes Microcomputer Products, Inc. Speed correction and stop bit control circuit for data communications device
DE3942883A1 (de) * 1989-12-23 1991-06-27 Philips Patentverwaltung Schaltungsanordnung zur bitratenanpassung
US5263057A (en) * 1990-05-09 1993-11-16 Ant Nachrichtentechnik Gmbh Method of reducing waiting time jitter
DE4027968A1 (de) * 1990-09-04 1992-03-05 Philips Patentverwaltung Schaltungsanordnung zur bitratenanpassung zweier digitaler signale
US5638411A (en) * 1991-05-23 1997-06-10 Mitsubishi Denki Kabushiki Kaisha Stuff bit synchronization system
US5353313A (en) * 1992-04-10 1994-10-04 At&T Bell Laboratories Transmission of a clock signal over an asynchronous data channel
JP2778412B2 (ja) * 1993-05-20 1998-07-23 国際電信電話株式会社 動き補償フレーム間コンポジットｔｖ信号直接符号化装置
US5534937A (en) * 1994-04-14 1996-07-09 Motorola, Inc. Minimum-delay jitter smoothing device and method for packet video communications
US5539785A (en) * 1994-07-27 1996-07-23 Adtran Jitter/wander reduction circuit for pulse-stuffed, synchronized digital communications
US5936859A (en) * 1996-04-15 1999-08-10 Lsi Logic Corporation Method and apparatus for performing decimation and interpolation of PCM data
JP2002502560A (ja) * 1996-05-31 2002-01-22 ユニシス・コーポレイション 累積ジッタを除去するデジタル通信システム
JP3573396B2 (ja) * 1997-06-20 2004-10-06 富士通株式会社 動画像復号方法及び装置
US6043845A (en) * 1997-08-29 2000-03-28 Logitech Video capture and compression system and method for composite video
GB0212430D0 (en) * 2002-05-29 2002-07-10 Snell & Wilcox Ltd Video signal processing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56102157A (en) * 1980-01-18 1981-08-15 Ricoh Co Ltd Memory device of facsimile device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2399163A1 (fr) * 1977-07-26 1979-02-23 Telecommunications Sa Multiplexeur-demultiplexeur de signaux numeriques plesiosynchrones de debits differents
DE2925391A1 (de) * 1979-06-21 1981-01-15 Hertz Inst Heinrich Verfahren zur uebermittlung von zeitmultiplexsignalen in einem digitalen nachrichtennetz
US4320419A (en) * 1979-07-30 1982-03-16 Crosfield Electronics Limited Image reproduction equipment
DE2935291A1 (de) * 1979-08-31 1981-03-19 Siemens AG, 1000 Berlin und 8000 München Monolithische statische speicherzelle
DE3101536A1 (de) * 1981-01-14 1982-09-02 Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, 1000 Berlin Verfahren zur uebermittlung von zeitmultiplexsignalen in einem digitalen nachrichtennetz
US4561100A (en) * 1981-01-20 1985-12-24 Sanyo Electric Co., Ltd. Digital signal receiver
DE3230943A1 (de) * 1982-08-20 1984-02-23 Ant Nachrichtentech System zur digitalen uebertragung von video- bzw. bildfernsprechsignalen
DE3314384A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Uebertragungssystem
DE3317115A1 (de) * 1983-05-10 1984-11-15 Siemens AG, 1000 Berlin und 8000 München Verfahren zur uebertragung von digitalen luminanz- und chrominanzsignalen des fernsehens
DE3333225A1 (de) * 1983-09-14 1985-03-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zur taktratenkonversion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56102157A (en) * 1980-01-18 1981-08-15 Ricoh Co Ltd Memory device of facsimile device

Also Published As

Publication number Publication date
IE861769L (en) 1987-01-15
PT82976B (pt) 1992-09-30
FI82348B (fi) 1990-10-31
DE3525567A1 (de) 1987-05-07
NZ216740A (en) 1989-01-27
NO170119C (no) 1992-09-09
BR8603308A (pt) 1987-02-24
JPS6215973A (ja) 1987-01-24
EP0209483B1 (de) 1990-12-27
DE3676579D1 (de) 1991-02-07
CA1302555C (en) 1992-06-02
FI862935A0 (fi) 1986-07-14
CN86104523A (zh) 1987-04-22
ES8801489A1 (es) 1987-12-16
PT82976A (de) 1986-08-01
FI82348C (fi) 1991-02-11
DK333486D0 (da) 1986-07-14
DK165721B (da) 1993-01-04
FI862935A (fi) 1987-01-16
IN165749B (ja) 1990-01-06
NO862569L (no) 1987-01-16
AU583218B2 (en) 1989-04-20
ZA865231B (en) 1987-03-25
EP0209483A3 (en) 1988-08-31
AU5971986A (en) 1987-01-22
ES556573A0 (es) 1987-12-16
DE3525567C2 (ja) 1987-10-15
IE57406B1 (en) 1992-08-26
EP0209483A2 (de) 1987-01-21
DK333486A (da) 1987-01-16
DK165721C (da) 1993-05-24
CN1008592B (zh) 1990-06-27
NO862569D0 (no) 1986-06-25
NO170119B (no) 1992-06-01
ATE59517T1 (de) 1991-01-15
US4731646A (en) 1988-03-15

Similar Documents

Publication Publication Date Title
US4928275A (en) Synchronization of asynchronous data signals
JPH0593167U (ja) 動画ビデオ信号のクロックパルス調整装置
US5353313A (en) Transmission of a clock signal over an asynchronous data channel
GB2210231A (en) Synchroniser for television audio and video signals
US5276688A (en) Circuit arrangement for bit rate adjustment
JPH08204666A (ja) 制御回路付き伝送システム及び比較器付き制御回路
US5638411A (en) Stuff bit synchronization system
US5680422A (en) Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications
JPS594895B2 (ja) 衛星経由のデジタル伝送の同期方法および装置
JPH0225576B2 (ja)
JPH0793612B2 (ja) ビデオ信号多重化方式およびその装置
JP2697371B2 (ja) スタッフ多重通信受信回路
JP2952935B2 (ja) 非同期データ伝送システム
JPH0575563A (ja) デスタツフ回路
JPH0738860A (ja) ディジタル映像信号送信装置とディジタル映像信号受信装置
JP2876878B2 (ja) データ送信装置とデータ受信装置
JP2821290B2 (ja) フレームアライナ回路付ｐｃｍ端局装置およびフレームアライナ方法
JPH05244113A (ja) データ伝送装置
JPH0548562A (ja) デイジタルデータ送信装置及びそれを用いた送受信システム
JP3031779B2 (ja) 並列スタッフ同期方式
JP2630057B2 (ja) ディジタル同期網のデスタッフ回路
JP2594765B2 (ja) 時分割多重回路
JP2002247002A (ja) 非同期信号伝送装置
JP2590723B2 (ja) 映像信号のディジタル伝送システム
CA1296394C (en) Synchronization of asynchronous data signals