JPS6215973A - 動画ビデオ信号のクロツク整合方法及び装置 - Google Patents
動画ビデオ信号のクロツク整合方法及び装置Info
- Publication number
- JPS6215973A JPS6215973A JP61158878A JP15887886A JPS6215973A JP S6215973 A JPS6215973 A JP S6215973A JP 61158878 A JP61158878 A JP 61158878A JP 15887886 A JP15887886 A JP 15887886A JP S6215973 A JPS6215973 A JP S6215973A
- Authority
- JP
- Japan
- Prior art keywords
- code
- video
- stuff
- clock
- moving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/146—Data rate or code amount at the encoder output
- H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
- H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
- H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
- H04N7/56—Synchronising systems therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Synchronizing For Television (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
- Agricultural Chemicals And Associated Chemicals (AREA)
- Meat, Egg Or Seafood Products (AREA)
- Projection-Type Copiers In General (AREA)
- Radar Systems Or Details Thereof (AREA)
- Studio Circuits (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Prostheses (AREA)
- Nitrogen Condensed Heterocyclic Rings (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Mobile Radio Communication Systems (AREA)
- Facsimile Image Signal Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Television Signal Processing For Recording (AREA)
- Devices For Checking Fares Or Tickets At Control Points (AREA)
- Closed-Circuit Television Systems (AREA)
- Combination Of More Than One Step In Electrophotography (AREA)
- Telephone Function (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＦＢＡＳ信号に存在する動画ビデオ信号の等間
隔ディジタルビデオ走査データを動画ビデオコーダによ
ってディジタル伝送区間の装置クロックにクロック整合
させる方法及び装置に関するものである。
隔ディジタルビデオ走査データを動画ビデオコーダによ
ってディジタル伝送区間の装置クロックにクロック整合
させる方法及び装置に関するものである。
ＦＢ八へ形態で存在する動画ビデオ信号のディジタル伝
送には、その信号の固定直交サンプリング、即しビデオ
ライン周波数に関連する、つまりビデオライン周波数の
整数倍に相当するクロック周波数での信号サンプリング
を基礎として用いている。
送には、その信号の固定直交サンプリング、即しビデオ
ライン周波数に関連する、つまりビデオライン周波数の
整数倍に相当するクロック周波数での信号サンプリング
を基礎として用いている。
実際上、ビデオカメラと伝送装置は大抵互いに同期しな
いため、ビデオ信号のライン周波数と伝送装置のクロッ
クは一定の関係にない。それにも拘らず、発生したサン
プリング値を一定容量のディジタルチャネルを介して伝
送し得るようにするには、原則としてチャネルの大きさ
をサンプリング速度の周波数よりも多少大きい値に対応
させる必要がある。伝送容量とサンプリング速度との差
はスタッフ（詰込み）ビット又はスタッフコードの挿入
によって補償される。スタッフビット又はスタッフコー
ドと有効ビット又は有効コードとを区別し得るようにす
るためには、スタッフビット又はスタッフコードをその
ようなものとして特徴付ける必要がある。
いため、ビデオ信号のライン周波数と伝送装置のクロッ
クは一定の関係にない。それにも拘らず、発生したサン
プリング値を一定容量のディジタルチャネルを介して伝
送し得るようにするには、原則としてチャネルの大きさ
をサンプリング速度の周波数よりも多少大きい値に対応
させる必要がある。伝送容量とサンプリング速度との差
はスタッフ（詰込み）ビット又はスタッフコードの挿入
によって補償される。スタッフビット又はスタッフコー
ドと有効ビット又は有効コードとを区別し得るようにす
るためには、スタッフビット又はスタッフコードをその
ようなものとして特徴付ける必要がある。
伝送チャネルの容量に信号源を整合させるためにスタッ
フコードを用いる基本概念は、ｒ［ＥＥＥＴｒａｎｓ、
ＣＯＭ、 ｊ （１９６８年第２５２〜２５４頁ニス
・バットマン（Ｓ、 Ｂｕｔｍａｎ）著）による「ワー
ドスタッフィング（Ｗｏｒｄ ｓｔｕｆｆｉｎｇ）法に
よるＰＣＭチャネルの 、同期化」に基づくものであ
る。この概念を同期ディジタル回路網に適用したものは
ドイツ国公開公報第２９２５３９１号及びドイツ国公開
公報第３１０１５３９６号公報に記載されている。
フコードを用いる基本概念は、ｒ［ＥＥＥＴｒａｎｓ、
ＣＯＭ、 ｊ （１９６８年第２５２〜２５４頁ニス
・バットマン（Ｓ、 Ｂｕｔｍａｎ）著）による「ワー
ドスタッフィング（Ｗｏｒｄ ｓｔｕｆｆｉｎｇ）法に
よるＰＣＭチャネルの 、同期化」に基づくものであ
る。この概念を同期ディジタル回路網に適用したものは
ドイツ国公開公報第２９２５３９１号及びドイツ国公開
公報第３１０１５３９６号公報に記載されている。
動画ビデオ信号を１３６．２５６Ｍｂｉｔ／ｓで、広帯
域チャネルを２．０４８Ｍｂｉｔ／ｓで伝送し得るフレ
ーム構成とした１３９．２６４ＦＪＦＩｚの時分割多重
システムはドイツ国公開公報第３２１３５３４号から既
知である。
域チャネルを２．０４８Ｍｂｉｔ／ｓで伝送し得るフレ
ーム構成とした１３９．２６４ＦＪＦＩｚの時分割多重
システムはドイツ国公開公報第３２１３５３４号から既
知である。
この場合には、非同期回路網でのクロック偏移による成
る回路部分から他の回路部分への移行に際しての補償を
するために、対応する交点における各チャネル容量の差
を正／負のスタッフビット、或いは又正／負のスタッフ
コードによる自己識別記号によって等しくする。
る回路部分から他の回路部分への移行に際しての補償を
するために、対応する交点における各チャネル容量の差
を正／負のスタッフビット、或いは又正／負のスタッフ
コードによる自己識別記号によって等しくする。
この場合の自己識別記号による方法の欠点は、ＦＢＡＳ
信号の逆変換の後にその信号中に所謂待ち時間作用によ
る不所望な低周波成分が残存することにある。
信号の逆変換の後にその信号中に所謂待ち時間作用によ
る不所望な低周波成分が残存することにある。
一本発明の目的は、妨害周波数成分が含まれないように
する冒頭にて述べた種類の動画ビデオ信号のクロック整
合方法及び装置を提供することにある。
する冒頭にて述べた種類の動画ビデオ信号のクロック整
合方法及び装置を提供することにある。
上記目的達成のために、本発明ではスタッフが必要とさ
れる都度直ちに自己識別符号を有するスタッフコードを
発生させ、サンプリング速度をチャネル容量に応じて補
償する目的でスタッフコードを伝送チャネルに到達せし
めて待ち時間作用を低減させる。即ち、本発明は、ＦＢ
ＡＳに存在する動画ビデオ信号の等間隔ディジタルビデ
オ走査データを動画ビデオコーダによってディジタル伝
送区間の装置クロックにクロック整合させるに当り、動
画とデオコーダの送信部にて、各々が追加ビットによっ
て固有の特徴付けが成されているスタッフコードを挿入
し、かつ動画ビデオコーダの受信部では斯様に追加ビッ
トにより特徴付けたスタッフコードを除去して、元の等
間隔ビデオコード列 ′を再生することを特徴と
する。
れる都度直ちに自己識別符号を有するスタッフコードを
発生させ、サンプリング速度をチャネル容量に応じて補
償する目的でスタッフコードを伝送チャネルに到達せし
めて待ち時間作用を低減させる。即ち、本発明は、ＦＢ
ＡＳに存在する動画ビデオ信号の等間隔ディジタルビデ
オ走査データを動画ビデオコーダによってディジタル伝
送区間の装置クロックにクロック整合させるに当り、動
画とデオコーダの送信部にて、各々が追加ビットによっ
て固有の特徴付けが成されているスタッフコードを挿入
し、かつ動画ビデオコーダの受信部では斯様に追加ビッ
トにより特徴付けたスタッフコードを除去して、元の等
間隔ビデオコード列 ′を再生することを特徴と
する。
さらに本発明は、動画ビデオコーダの送信部にてスタッ
フコードを挿入させるスタッフプロセラサを； −同じビデオコードに対して可変容量メモリの書込パル
スと読取パルスとを時間的に僅かに相違させるスタッフ
コマンドを発生するための位相検出器と； −１つのコード期間の間ビデオチャネルクロックの読取
パルスを抑制するための抑止ゲートと；−スタッフコー
ドビットをチャネルマルチプレクサに供給するためのス
タッフコード発生器；とをもって構成することを特徴と
する。
フコードを挿入させるスタッフプロセラサを； −同じビデオコードに対して可変容量メモリの書込パル
スと読取パルスとを時間的に僅かに相違させるスタッフ
コマンドを発生するための位相検出器と； −１つのコード期間の間ビデオチャネルクロックの読取
パルスを抑制するための抑止ゲートと；−スタッフコー
ドビットをチャネルマルチプレクサに供給するためのス
タッフコード発生器；とをもって構成することを特徴と
する。
さらに本発明は、スタッフコードである追加ビットの認
知及び除去を行なう受信部のスタッフプロセッサを、 一スタッフコードビットによって特徴付けられるスタッ
フコードを可変容量メモリに書込むのを阻止するための
抑止ゲートと； 一可変容量メモリに書込まれるビデオコード列の周波数
に正確に対応する１３．５ＭＨｚのクロック発生用の位
相検出器と、ＰＬＬフィルタと、発振器とから成る位相
調整回路； とをもって構成することを特徴とする。
知及び除去を行なう受信部のスタッフプロセッサを、 一スタッフコードビットによって特徴付けられるスタッ
フコードを可変容量メモリに書込むのを阻止するための
抑止ゲートと； 一可変容量メモリに書込まれるビデオコード列の周波数
に正確に対応する１３．５ＭＨｚのクロック発生用の位
相検出器と、ＰＬＬフィルタと、発振器とから成る位相
調整回路； とをもって構成することを特徴とする。
斯かる送信部及び受信部での処置によって、ＦＢＡＳ−
信号の逆変換後にこの信号に妨害低周波成分が含まれな
くなる。
信号の逆変換後にこの信号に妨害低周波成分が含まれな
くなる。
さらに、スタッフコードを発生させて自己識別を行わせ
るためのクロック整合についての技術的問題点を解決す
るための回路構成を簡単にし得る。
るためのクロック整合についての技術的問題点を解決す
るための回路構成を簡単にし得る。
本発明はさらに、ＦＢＡＳ信号に存在する動画ビデオ信
号の等間隔ディジタルビデオ走査データを動画ビデオコ
ーダによってディジタル伝送区間の装置クロックにクロ
ック整合させるに当り、動画ビデオコーダの送信部にて
、伝送ビデオコードのビデオサンプリング値の変更によ
ってコードレジスタに含まれるコードワードによって固
有の特徴付けが成されているスタッフコードを挿入し、
かつ、動画ビデオコーダの受信部ではスタッフコードで
あるコードワードを認識し、かつそれを除去して元の等
間隔ビデオコード列を再生することを特徴とする。
号の等間隔ディジタルビデオ走査データを動画ビデオコ
ーダによってディジタル伝送区間の装置クロックにクロ
ック整合させるに当り、動画ビデオコーダの送信部にて
、伝送ビデオコードのビデオサンプリング値の変更によ
ってコードレジスタに含まれるコードワードによって固
有の特徴付けが成されているスタッフコードを挿入し、
かつ、動画ビデオコーダの受信部ではスタッフコードで
あるコードワードを認識し、かつそれを除去して元の等
間隔ビデオコード列を再生することを特徴とする。
この方法を実施するために本発明はさらに、動画ビデオ
コーダの送信機におけるスタッフプロセッサ部がニ ースタッフコードであるコードワードを発生して、ＯＲ
論理結合器を介してチャネルマルチプレクサに供給する
ための位相検出器により制御されるスタッフコード発生
器と； 一スタッフコードを特徴付けるコードワード発生用ビデ
オサンプリング値の、コードストックの発生のために、
可変容量メモリに接続するコード変更器 とを具えることを特徴とする。
コーダの送信機におけるスタッフプロセッサ部がニ ースタッフコードであるコードワードを発生して、ＯＲ
論理結合器を介してチャネルマルチプレクサに供給する
ための位相検出器により制御されるスタッフコード発生
器と； 一スタッフコードを特徴付けるコードワード発生用ビデ
オサンプリング値の、コードストックの発生のために、
可変容量メモリに接続するコード変更器 とを具えることを特徴とする。
さらに本発明は、動画ビデオコーダの受信部における
スタッフプロセッサ部がニ
ースタッフコードであるコードワードが発生する場合に
、抑止ゲートを介して可変容量メモリへの書込みを阻止
するスタッフコード検出器と；−位相検出器と、ＰＬＬ
−フィルタと、発振器とから成り、周波数が可変容量メ
モリに書込まれるビデオコード列の周波数に正確に対応
する等間隔読取クロックを発生させるための位相調整回
路；とを具えることを特徴とする。
、抑止ゲートを介して可変容量メモリへの書込みを阻止
するスタッフコード検出器と；−位相検出器と、ＰＬＬ
−フィルタと、発振器とから成り、周波数が可変容量メ
モリに書込まれるビデオコード列の周波数に正確に対応
する等間隔読取クロックを発生させるための位相調整回
路；とを具えることを特徴とする。
以下図面につき本発明を説明する。
第１図はＦＢＡＳ （合成カラーテレビジョン信号）形
態の動画ビデオ信号をディジタル伝送するための基本的
な装置構成を示す。ＦＢＡＳ−信号１００は動画ビデオ
コーダ１０の送信部に供給される。そこで、そのアナロ
グ信号は等間隔で、しかもコヒーレントなライン同期走
査と、その後のアナログ／ディジタル変換により総合ビ
ット速度が１３５？Ｊｂｉｔ／ｓのディジタル信号に変
換される。伝送に適した時分割多重システムの一部であ
るチャネル容量が多少高い成るチャネルに、スタッフ（
詰込み）コードを追加しながら前記ディジタル信号を挿
入する。
態の動画ビデオ信号をディジタル伝送するための基本的
な装置構成を示す。ＦＢＡＳ−信号１００は動画ビデオ
コーダ１０の送信部に供給される。そこで、そのアナロ
グ信号は等間隔で、しかもコヒーレントなライン同期走
査と、その後のアナログ／ディジタル変換により総合ビ
ット速度が１３５？Ｊｂｉｔ／ｓのディジタル信号に変
換される。伝送に適した時分割多重システムの一部であ
るチャネル容量が多少高い成るチャネルに、スタッフ（
詰込み）コードを追加しながら前記ディジタル信号を挿
入する。
この形態では、送信機と、伝送線と、受信機とから成る
ディジタル伝送区間を経て動画ビデオヨーダ３０の受信
部に信号が達する。この受信部ではスタッフコードが除
去され、かつ位相調整によって元の等間隔のコード列に
再生される。ついで、ディジタル／アナログ変換によっ
て前記コード列から元のＦＢＡＳ信号１００が再生され
る。
ディジタル伝送区間を経て動画ビデオヨーダ３０の受信
部に信号が達する。この受信部ではスタッフコードが除
去され、かつ位相調整によって元の等間隔のコード列に
再生される。ついで、ディジタル／アナログ変換によっ
て前記コード列から元のＦＢＡＳ信号１００が再生され
る。
第２図は動画ビデオコーダ１０の送信部、即ち追加ビッ
トによってスタッフコードの自己符号化を図るための実
施例のブロック線図を示す。ＦＢＡＳ信号１００はライ
ンクロック−デコーダ１１に達する。
トによってスタッフコードの自己符号化を図るための実
施例のブロック線図を示す。ＦＢＡＳ信号１００はライ
ンクロック−デコーダ１１に達する。
このラインクロック−デコーダ１１は、ＦＢＡＳ信号か
らビデオ信号の１５６２５ｋＨｚのラインクロックを導
出し、これを位相検出器１２の入力端子Ａに供給する。
らビデオ信号の１５６２５ｋＨｚのラインクロックを導
出し、これを位相検出器１２の入力端子Ａに供給する。
位相検出器１２の第２入力端子Ｂには電圧制御の１３．
５Ｆ、４Ｈｚ−発振器Ｉ６のクロックを１７８６４に分
周して供給する。位相検出器１２と、ＰＬＬ−フィルタ
１３と。
５Ｆ、４Ｈｚ−発振器Ｉ６のクロックを１７８６４に分
周して供給する。位相検出器１２と、ＰＬＬ−フィルタ
１３と。
発振器１６と、分周器１４とから成る位相同期ループの
作用によって、発振器１６から出力される１３．５Ｍ）
ＩｚのクロックをＦＢＡＳ信号のラインクロックに対し
て同期させる。１３．５ＭＨｚのクロックでＦＢＡＳ信
号をサンプリングすると共に、その信号を０段のＡ／Ｄ
変換器１５ （ｎ ＝ ９）に”よって等間隔のＰＣＭ
コード列に変換する。このコード列はラインクロックと
同期し、しかもビデオ信号と所望な直交性を呈する。同
じ１３．５Ｍ）ｔｚのクロックでｎ＝９ビツトから成る
コードを可変容量メモリ１７に並列に書込む。
作用によって、発振器１６から出力される１３．５Ｍ）
ＩｚのクロックをＦＢＡＳ信号のラインクロックに対し
て同期させる。１３．５ＭＨｚのクロックでＦＢＡＳ信
号をサンプリングすると共に、その信号を０段のＡ／Ｄ
変換器１５ （ｎ ＝ ９）に”よって等間隔のＰＣＭ
コード列に変換する。このコード列はラインクロックと
同期し、しかもビデオ信号と所望な直交性を呈する。同
じ１３．５Ｍ）ｔｚのクロックでｎ＝９ビツトから成る
コードを可変容量メモリ１７に並列に書込む。
可変容量メモリ１７からのコードの読出し及びチャネル
マルチプレクサ２１への転送は、クロック発生器２３に
て発生される１３．５１６８ＭＨｚのビデオチャネルク
ロックによって行われ、このクロックはその際伝送の基
礎となっている１３９．２６４ＭＨｚの時分割多重シス
テムの伝送クロックに同期している。ビデオチャネルク
ロックの周波数は、可変容量メモリＩ７に一時記憶させ
たコード列の周波数よりも多少高くする。これがため、
メモリからの読出しは書込みよりも多少速く行われる。
マルチプレクサ２１への転送は、クロック発生器２３に
て発生される１３．５１６８ＭＨｚのビデオチャネルク
ロックによって行われ、このクロックはその際伝送の基
礎となっている１３９．２６４ＭＨｚの時分割多重シス
テムの伝送クロックに同期している。ビデオチャネルク
ロックの周波数は、可変容量メモリＩ７に一時記憶させ
たコード列の周波数よりも多少高くする。これがため、
メモリからの読出しは書込みよりも多少速く行われる。
同一コードの書込パルスに対する読取パルスの時間間隔
が成る所定の下限値に達すると、位相検出器１８がスタ
ッフ命令（コマンド）を発生する。これはつぎの２つの
ことを実現する。即ち、第１には抑止ゲート１９の作用
によってビデオチャネルクロックの個々の読取パルスを
抑制して、可変容量メモリからの読取りをコード期間の
間中停止させ、その際互いに関連する書込及び読取パル
スも時間的に別々にシフトさせる。第２として、スタッ
フコード発生器２０からコードクロツタ周期の期間中に
１本の別のラインにスタッフコードビットｋ ＝ ”
ｌ″′を出力させて、これをチャネルマルチプレクサ２
１に供給する。
が成る所定の下限値に達すると、位相検出器１８がスタ
ッフ命令（コマンド）を発生する。これはつぎの２つの
ことを実現する。即ち、第１には抑止ゲート１９の作用
によってビデオチャネルクロックの個々の読取パルスを
抑制して、可変容量メモリからの読取りをコード期間の
間中停止させ、その際互いに関連する書込及び読取パル
スも時間的に別々にシフトさせる。第２として、スタッ
フコード発生器２０からコードクロツタ周期の期間中に
１本の別のラインにスタッフコードビットｋ ＝ ”
ｌ″′を出力させて、これをチャネルマルチプレクサ２
１に供給する。
チャネルマルチプレクサ２１では、９ビツトのビデオコ
ードと追加ビットを所定の１３５．１６８ＭＨｚ−ビデ
オチャネルの１０ビット−タイムスロットに挿入して、
並／直列変換器２２に供給する。最後にビデオ信号は、
使用した１３９．２６４１１１）＋２一時分割多重シス
テムにおいて後段の伝送装置に直列に供給する。
ードと追加ビットを所定の１３５．１６８ＭＨｚ−ビデ
オチャネルの１０ビット−タイムスロットに挿入して、
並／直列変換器２２に供給する。最後にビデオ信号は、
使用した１３９．２６４１１１）＋２一時分割多重シス
テムにおいて後段の伝送装置に直列に供給する。
第３図は追加ビットによってスタッフコードの自己符号
化を図る実施例における動画ビデオコーダー受信部３０
のブロック線図を示す。
化を図る実施例における動画ビデオコーダー受信部３０
のブロック線図を示す。
伝送装置から直列に供給される１３９．２６４Ｍｂｉｔ
／ｓのデータは直／並列変換器３１にて１０ビット−コ
ードに変換されて、この形態でチャネル−デマルチプレ
クサ３３に供給される。これと並行して、直／並列変換
器３１は、それに供給されるデータからそれに関連する
コードクロック並びに使用した時分割多重フレームのフ
レームクロックを検出する。
／ｓのデータは直／並列変換器３１にて１０ビット−コ
ードに変換されて、この形態でチャネル−デマルチプレ
クサ３３に供給される。これと並行して、直／並列変換
器３１は、それに供給されるデータからそれに関連する
コードクロック並びに使用した時分割多重フレームのフ
レームクロックを検出する。
コードクロック及びフレームクロックは、チャネル−デ
マルチプレクサ用のマルチプレクサ−クロックの発生並
びに１３５．１６８ＭＨｚ−ビデオチャネルクロックの
発生のためにクロック分周器３２にて用いられる。チャ
ネル−デマルチプレクサ３３はビデオチャネルクロック
に同期して、ビデオチャネルに含まれる１０ビット−コ
ードを出力する。９ビツトのビデオ成分は可変容量メそ
り３６に達し、また１０番目のビットであるスタッフコ
ードビットは°抑止ゲート３４に到達する。
マルチプレクサ用のマルチプレクサ−クロックの発生並
びに１３５．１６８ＭＨｚ−ビデオチャネルクロックの
発生のためにクロック分周器３２にて用いられる。チャ
ネル−デマルチプレクサ３３はビデオチャネルクロック
に同期して、ビデオチャネルに含まれる１０ビット−コ
ードを出力する。９ビツトのビデオ成分は可変容量メそ
り３６に達し、また１０番目のビットであるスタッフコ
ードビットは°抑止ゲート３４に到達する。
スタッフコードビットが“０”の状態にある間は、抑止
ゲート３４がビデオチャネルクロツタを通して、関連す
るビデオコードを可変容量メモリ３６に書込ませる。ス
タッフコードビットが“ｌ”の状態、即ち隣接コードが
スタッフコードと同じである場合には、抑止ゲート３４
がクロックパルスの期間中ビデオチャネルクロックを遮
断し、それにより可変容量メモリ３６へのスタッフコー
ドの書込みを阻止する。
ゲート３４がビデオチャネルクロツタを通して、関連す
るビデオコードを可変容量メモリ３６に書込ませる。ス
タッフコードビットが“ｌ”の状態、即ち隣接コードが
スタッフコードと同じである場合には、抑止ゲート３４
がクロックパルスの期間中ビデオチャネルクロックを遮
断し、それにより可変容量メモリ３６へのスタッフコー
ドの書込みを阻止する。
可変容量メモリ３６からの９ビツトコードの等間隔読出
しは、発振器３８から発生される１３．５ＭＨｚのクロ
ックで行われる。ビデオコードはディジタル／アナログ
変換器３９に供給され、これにて本来のＦＢＡＳ信号１
００に逆変換される。発振器３８の１３．５ＭＨｚのク
ロックは、可変容量メモリ３６に書込むビデオコードの
周波数に正確に対応させる。これは位相検出器３５と、
ＰＬＬ−フィルタ３７と、電圧制御発振器３８とから成
る位相調整回路の作用によって強制する。なお、抑止ゲ
ート３４から位相検出器３５に供給される非等間隔のビ
デオチャネルクロックは位相調整回路によって平滑化さ
れるも、その代り斯かるクロックの周波数は変更されな
い。
しは、発振器３８から発生される１３．５ＭＨｚのクロ
ックで行われる。ビデオコードはディジタル／アナログ
変換器３９に供給され、これにて本来のＦＢＡＳ信号１
００に逆変換される。発振器３８の１３．５ＭＨｚのク
ロックは、可変容量メモリ３６に書込むビデオコードの
周波数に正確に対応させる。これは位相検出器３５と、
ＰＬＬ−フィルタ３７と、電圧制御発振器３８とから成
る位相調整回路の作用によって強制する。なお、抑止ゲ
ート３４から位相検出器３５に供給される非等間隔のビ
デオチャネルクロックは位相調整回路によって平滑化さ
れるも、その代り斯かるクロックの周波数は変更されな
い。
第４図は成る特定のコードワードによってスタッフコー
ドの自己符号化を図る実施例における動画ビデオコーダ
のスタッフプロセッサ部を示す。
ドの自己符号化を図る実施例における動画ビデオコーダ
のスタッフプロセッサ部を示す。
動画ビデオコーダの残りの部分は第２図の構成に対応す
る。
る。
当面のスタッフプロセッサにおいては、個々のラインに
追加ビット−コードを出力する。第２図によるスタッフ
コード発生器の代りに、スタッフコード発生器４５を用
いる。これはｎ＝９ ビットのスタッフコードを位相検
出器４３及びＯＲ論理結合器４６を経てスタッフコマン
ドの列としてチャネルマルチプレクサに供給する。スタ
ッフコードは次のような値を有する。即ち、 直交ビデオサンプリング（ラスター走査）によるビデオ
コードが可変容量メモリ４２にスタッフコードと同じ値
で書込まれて、スタッフコードと間違わないようにする
ために、可変容量メモリ４２の前にコード変更３４１を
接続する。サンプリングによりビデオコード（１）が供
給されると、コード変更器４１はそのコードをフタラフ
コードと混同しない値、即ち に変更する。この際゛０”から“ｌ”に変えられるビッ
トはビデオコードのＬＳＡＢ （最下位ビット〉とする
。コード変更によって伝送動画ビデオのビデオ内容は妨
害されることはない。その理由はコード（１）はＦＢＡ
Ｓ信号のビデオスロット内に発生させるだけであるから
である。
追加ビット−コードを出力する。第２図によるスタッフ
コード発生器の代りに、スタッフコード発生器４５を用
いる。これはｎ＝９ ビットのスタッフコードを位相検
出器４３及びＯＲ論理結合器４６を経てスタッフコマン
ドの列としてチャネルマルチプレクサに供給する。スタ
ッフコードは次のような値を有する。即ち、 直交ビデオサンプリング（ラスター走査）によるビデオ
コードが可変容量メモリ４２にスタッフコードと同じ値
で書込まれて、スタッフコードと間違わないようにする
ために、可変容量メモリ４２の前にコード変更３４１を
接続する。サンプリングによりビデオコード（１）が供
給されると、コード変更器４１はそのコードをフタラフ
コードと混同しない値、即ち に変更する。この際゛０”から“ｌ”に変えられるビッ
トはビデオコードのＬＳＡＢ （最下位ビット〉とする
。コード変更によって伝送動画ビデオのビデオ内容は妨
害されることはない。その理由はコード（１）はＦＢＡ
Ｓ信号のビデオスロット内に発生させるだけであるから
である。
第５図は成る特定コードワードによってスタッフコード
の自己符号化を図る実施例における動画ビデオコーダ５
０の受信機におけるスタッフプロセッサ部を示す。動画
ビデオコーダの残りの部分は第３図の構成に対応する。
の自己符号化を図る実施例における動画ビデオコーダ５
０の受信機におけるスタッフプロセッサ部を示す。動画
ビデオコーダの残りの部分は第３図の構成に対応する。
図示のプロセッサ部はスタッフコード検出器５１の追加
により第３図のスタッフプロセッサとは相違している。
により第３図のスタッフプロセッサとは相違している。
このスタッフコード検出器５１にはデマルチプレクサ装
置からのビデオコードの全コード列を供給する。スタッ
フコード−コードワード、即ち ｏ ｏｏｏｏ ｏｏｏ。
置からのビデオコードの全コード列を供給する。スタッ
フコード−コードワード、即ち ｏ ｏｏｏｏ ｏｏｏ。
が発生すると、検出器５１は阻止コマンドを発生し、こ
のコマンドは第３図におけると同じ方法で成るクロック
周期の期間中抑止ゲートを遮断するため、可変容量メモ
リ５４へのスタッフコードの書込みが阻止される。その
ためにさらに、位相検出器５３ト、ＰＬＬ−フィルタ５
５と、発鼓器５６とから成る位相調整回路の作用によっ
て等間隔の読取パルスが発生し、このパルスの周波数は
可変容量メモリ５４に書込まれるビデオコード列の周波
数と同じ値とする。
のコマンドは第３図におけると同じ方法で成るクロック
周期の期間中抑止ゲートを遮断するため、可変容量メモ
リ５４へのスタッフコードの書込みが阻止される。その
ためにさらに、位相検出器５３ト、ＰＬＬ−フィルタ５
５と、発鼓器５６とから成る位相調整回路の作用によっ
て等間隔の読取パルスが発生し、このパルスの周波数は
可変容量メモリ５４に書込まれるビデオコード列の周波
数と同じ値とする。
第１図は動画ビデオ信号をディジタル伝送するための基
本的な装置構成を示すブロック線図；第２図は動画ビデ
オコーダの送信部の一例を示すブロック線図； 第３図は動画ビデオコーダの受信部の一例を示すブロッ
ク線図； 第４図は他の実施例による動画ビデオコーダの送信機に
おけるスタッフプロセッサ部の一例を示すブロック線図
； 第５図は他の実施例による動画ビデオコーダの受信機に
おけるスタッフプロセッサ部の一例を示すブロック線図
である。 ＩＯ・・・動画ビデオーコーダ／送信部１１・・・走査
線クロック−デコーダ １２・・・位相検出器 １３・・・ＰＬＬ （位相ロックループ）フィルタ１４
・・・分周器 １５・・・Ａ／Ｄ変換器１６
・・・発振器 １７・・・可変容量メモリ１
８・・・位相橋出器 １９・・・スタッフコード発生器 ２１・・・チャネル−マルチプレクサ ２２・・・！ｔ／直列変換器 ２３・・・クロック発
生器３０・・・動画ビデオ〜コーダ／受信部３１・・・
直／並列変換器 ３２・・・クロック分周器３３・・
・チャネル−デマルチプレクサ３４・・・抑止ゲート３
５・・・位相検出器３６・・・可変容量メモリ３７・・
・ＰＬＬフィルタ３８・・・発振器 ３９・
・・Ｄ／Ａ変換器４０・・・スタッフプロセッサ／送信
機４１・・・コード変更器 ４２・・・可変容量メ
モリ４３・・・位相検出器 ４４・・・ゲート４
５・・・スタッフコード発生器 ４６・・・ＯＲ論理結合器 ５０・・・スタッフプロセッサ／受信機５１・・・スタ
ッフコード検出器 ５２・・・抑止ゲート５３・・・位相検出器５４・・・
可変容量メモリ５５・・・ＰＬＬフィルタ５６・・・発
振器 １００・・・ＦＢＡＳ信号（合成カラーテレビジョン信
号）Ａ、Ｂ・・・入力端子
本的な装置構成を示すブロック線図；第２図は動画ビデ
オコーダの送信部の一例を示すブロック線図； 第３図は動画ビデオコーダの受信部の一例を示すブロッ
ク線図； 第４図は他の実施例による動画ビデオコーダの送信機に
おけるスタッフプロセッサ部の一例を示すブロック線図
； 第５図は他の実施例による動画ビデオコーダの受信機に
おけるスタッフプロセッサ部の一例を示すブロック線図
である。 ＩＯ・・・動画ビデオーコーダ／送信部１１・・・走査
線クロック−デコーダ １２・・・位相検出器 １３・・・ＰＬＬ （位相ロックループ）フィルタ１４
・・・分周器 １５・・・Ａ／Ｄ変換器１６
・・・発振器 １７・・・可変容量メモリ１
８・・・位相橋出器 １９・・・スタッフコード発生器 ２１・・・チャネル−マルチプレクサ ２２・・・！ｔ／直列変換器 ２３・・・クロック発
生器３０・・・動画ビデオ〜コーダ／受信部３１・・・
直／並列変換器 ３２・・・クロック分周器３３・・
・チャネル−デマルチプレクサ３４・・・抑止ゲート３
５・・・位相検出器３６・・・可変容量メモリ３７・・
・ＰＬＬフィルタ３８・・・発振器 ３９・
・・Ｄ／Ａ変換器４０・・・スタッフプロセッサ／送信
機４１・・・コード変更器 ４２・・・可変容量メ
モリ４３・・・位相検出器 ４４・・・ゲート４
５・・・スタッフコード発生器 ４６・・・ＯＲ論理結合器 ５０・・・スタッフプロセッサ／受信機５１・・・スタ
ッフコード検出器 ５２・・・抑止ゲート５３・・・位相検出器５４・・・
可変容量メモリ５５・・・ＰＬＬフィルタ５６・・・発
振器 １００・・・ＦＢＡＳ信号（合成カラーテレビジョン信
号）Ａ、Ｂ・・・入力端子
Claims (1)
- 【特許請求の範囲】 １、ＦＢＡＳ信号に存在する動画ビデオ信号の等間隔デ
ィジタルビデオ走査データを動画ビデオコーダによって
ディジタル伝送区間の装置クロックにクロック整合させ
るに当り、動画ビデオコーダの送信部にて、各々が追加
ビットによって固有の特徴付けが成されているスタッフ
コードを挿入し、かつ動画ビデオコーダの受信部では斯
様に追加ビットにより特徴付けたスタッフコードを除去
して、元の等間隔ビデオコード列を再生することを特徴
とする動画ビデオ信号のクロック整合方法。 ２、ＦＢＡＳ信号に存在する動画ビデオ信号の等間隔デ
ィジタルビデオ走査データを動画ビデオコーダによって
ディジタル伝送区間の装置クロックにクロック整合させ
るに当り、動画ビデオコーダの送信部にて、伝送ビデオ
コードのビデオサンプリング値の変更によってコードレ
ジスタに含まれるコードワードによって固有の特徴付け
が成されているスタッフコードを挿入し、かつ、動画ビ
デオコーダの受信部ではスタッフコードであるコードワ
ードを認識し、かつそれを除去して、元の等間隔ビデオ
コード列を再生することを特徴とする動画ビデオ信号の
クロック整合方法。 ３、ＦＢＡＳ信号に存在する動画ビデオ信号の等間隔デ
ィジタルビデオ走査データを動画ビデオコーダによって
ディジタル伝送区間の装置クロックにクロック整合させ
るに当り、動画ビデオコーダの送信部にて、各々が追加
ビットによって固有の特徴付けが成されているスタッフ
コードを挿入し、かつ動画ビデオコーダの受信部では斯
様に追加ビットにより特徴付けたスタッフコードを除去
して、元の等間隔ビデオコード列を再生する動画ビデオ
信号のクロック整合方法を実施するための装置において
、動画ビデオコーダ（１０）の送信部のスタッフプロセ
ッサが： ―同じビデオコードに対して可変容量メモ リ（１７）の書込パルスと読取パルスとを時間的に僅か
に相違させるスタッフコマンドを発生するための位相検
出器（１８）と； ―１つのコード期間の間ビデオチャネルク ロックの読取パルスを抑制するための抑止ゲート（１９
）と； ―スタッフコードビットをチャネルマルチ プレクサ（２１）に供給するためのスタッフコード発生
器（２０）； とを具えることを特徴とする動画ビデオ信 号のクロック整合装置。 ４、ＦＢＡＳ信号に存在する動画ビデオ信号の等間隔デ
ィジタルビデオ走査データを動画ビデオコーダによって
ディジタル伝送区間の装置クロックにクロック整合させ
るに当り、動画ビデオコーダの送信部にて、各々が追加
ビットによって固有の特徴付けが成されているスタッフ
コードを挿入し、かつ動画ビデオコーダの受信部では斯
様に追加ビットにより特徴付けたスタッフコードを除去
して、元の等間隔ビデオコード列を再生する動画ビデオ
信号のクロック整合方法を実施するための装置において
、動画ビデオコーダ（３０）の受信機のスタッフプロセ
ッサが： ―スタッフコードビットによって特徴付け られるスタッフコードを可変容量メモリ（３６）に書込
むのを阻止するための抑止ゲート（３４）と； ―可変容量メモリ（３６）に書込まれるビデオコード列
の周波数に正確に対応する１３．５ＭＨｚのクロック発
生用の位相検出器（３５）と、ＰＬＬフィルタ（３７）
と、発振器（３８）とから成る位相調整回路； とを具えることを特徴とする動画ビデオ信 号のクロック整合装置。 ５、ＦＢＡＳ信号に存在する動画ビデオ信号の等間隔デ
ィジタルビデオ走査データを動画ビデオコーダによって
ディジタル伝送区間の装置クロックにクロック整合させ
るに当り、動画ビデオコーダの送信部にて、伝送ビデオ
コードのビデオサンプリング値の変更によってコードレ
ジスタに含まれるコードワードによって固有の特徴付け
が成されているスタッフコードを挿入し、かつ、動画ビ
デオコーダの受信部ではスタッフコードであるコードワ
ードを認識し、かつそれを除去して、元の等間隔ビデオ
コード列を再生する動画ビデオ信号のクロック整合方法
を実施するための装置において、動画ビデオコーダの送
信機におけるスタッフプロセッサ部（４０）が： ―スタッフコードであるコードワードを発 生して、ＯＲ論理結合器（４６）を介してチャネルマル
チプレクサに供給するための位相検出器（４３）により
制御されるスタッフコード発生器と； ―スタッフコードを特徴付けるコードワー ド発生用ビデオサンプリング値の、コードストックの発
生のために、可変容量メモリ（４２）に接続するコード
変更器（４１） とを具えることを特徴とする動画ビデオ信 号のクロック整合装置。 ６、ＦＢＡＳ信号に存在する動画ビデオ信号の等間隔デ
ィジタルビデオ走査データを動画ビデオコーダによって
ディジタル伝送区間の装置クロックにクロック整合させ
るに当り、動画ビデオコーダの送信部にて、伝送ビデオ
コードのビデオサンプリング値の変更によってコードレ
ジスタに含まれるコードワードによって固有の特徴付け
が成されているスタッフコードを挿入し、かつ、動画ビ
デオコーダの受信部ではスタッフコードであるコードワ
ードを認識し、かつそれを除去して、元の等間隔ビデオ
コード列を再生する動画ビデオ信号のクロック整合方法
を実施するための装置において、動画ビデオコーダの受
信機における スタッフプロセッサ部（５０）が： ―スタッフコードであるコードワードが発 生する場合に、抑止ゲート（５２）を介して可変容量メ
モリ（５４）への書込みを阻止するスタッフコード検出
器（５１）と； ―位相検出器（５３）と、ＰＬＬ−フィルタ（５５）と
、発振器（５６）とから成り、周波数が可変容量メモリ
（５４）に書込まれるビデオコード列の周波数に正確に
対応する等間隔読取クロックを発生させるための位相調
整回路； とを具えることを特徴とする動画ビデオ信 号のクロック整合装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853525567 DE3525567A1 (de) | 1985-07-15 | 1985-07-15 | Bewegtbildkodierer mit selbstkennzeichnung der stopfzeichen |
| DE3525567.6 | 1985-07-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6215973A true JPS6215973A (ja) | 1987-01-24 |
Family
ID=6276027
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61158878A Pending JPS6215973A (ja) | 1985-07-15 | 1986-07-08 | 動画ビデオ信号のクロツク整合方法及び装置 |
| JP004508U Pending JPH0593167U (ja) | 1985-07-15 | 1993-02-15 | 動画ビデオ信号のクロックパルス調整装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP004508U Pending JPH0593167U (ja) | 1985-07-15 | 1993-02-15 | 動画ビデオ信号のクロックパルス調整装置 |
Country Status (18)
| Country | Link |
|---|---|
| US (1) | US4731646A (ja) |
| EP (1) | EP0209483B1 (ja) |
| JP (2) | JPS6215973A (ja) |
| CN (1) | CN1008592B (ja) |
| AT (1) | ATE59517T1 (ja) |
| AU (1) | AU583218B2 (ja) |
| BR (1) | BR8603308A (ja) |
| CA (1) | CA1302555C (ja) |
| DE (2) | DE3525567A1 (ja) |
| DK (1) | DK165721C (ja) |
| ES (1) | ES8801489A1 (ja) |
| FI (1) | FI82348C (ja) |
| IE (1) | IE57406B1 (ja) |
| IN (1) | IN165749B (ja) |
| NO (1) | NO170119C (ja) |
| NZ (1) | NZ216740A (ja) |
| PT (1) | PT82976B (ja) |
| ZA (1) | ZA865231B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843455A (en) * | 1987-08-20 | 1989-06-27 | Nec Corporation | Color television signal sampling clock phase control system |
| US4870479A (en) * | 1988-05-02 | 1989-09-26 | Dubner Computer Systems, Inc. | Video graphics memory storage reduction technique |
| US4885758A (en) * | 1988-06-06 | 1989-12-05 | Hayes Microcomputer Products, Inc. | Speed correction and stop bit control circuit for data communications device |
| DE3942883A1 (de) * | 1989-12-23 | 1991-06-27 | Philips Patentverwaltung | Schaltungsanordnung zur bitratenanpassung |
| US5263057A (en) * | 1990-05-09 | 1993-11-16 | Ant Nachrichtentechnik Gmbh | Method of reducing waiting time jitter |
| DE4027968A1 (de) * | 1990-09-04 | 1992-03-05 | Philips Patentverwaltung | Schaltungsanordnung zur bitratenanpassung zweier digitaler signale |
| US5638411A (en) * | 1991-05-23 | 1997-06-10 | Mitsubishi Denki Kabushiki Kaisha | Stuff bit synchronization system |
| US5353313A (en) * | 1992-04-10 | 1994-10-04 | At&T Bell Laboratories | Transmission of a clock signal over an asynchronous data channel |
| JP2778412B2 (ja) * | 1993-05-20 | 1998-07-23 | 国際電信電話株式会社 | 動き補償フレーム間コンポジットｔｖ信号直接符号化装置 |
| US5534937A (en) * | 1994-04-14 | 1996-07-09 | Motorola, Inc. | Minimum-delay jitter smoothing device and method for packet video communications |
| US5539785A (en) * | 1994-07-27 | 1996-07-23 | Adtran | Jitter/wander reduction circuit for pulse-stuffed, synchronized digital communications |
| US5936859A (en) * | 1996-04-15 | 1999-08-10 | Lsi Logic Corporation | Method and apparatus for performing decimation and interpolation of PCM data |
| DE69725845D1 (de) * | 1996-05-31 | 2003-12-04 | Unisys Corp | Summierung von zittern verhinderndes digitales nachrichtenübertragungssystem |
| JP3573396B2 (ja) * | 1997-06-20 | 2004-10-06 | 富士通株式会社 | 動画像復号方法及び装置 |
| US6043845A (en) * | 1997-08-29 | 2000-03-28 | Logitech | Video capture and compression system and method for composite video |
| GB0212430D0 (en) * | 2002-05-29 | 2002-07-10 | Snell & Wilcox Ltd | Video signal processing |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075139A (ja) * | 1983-09-14 | 1985-04-27 | ジ−メンス・アクチエンゲゼルシヤフト | クロツク速度変換方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2399163A1 (fr) * | 1977-07-26 | 1979-02-23 | Telecommunications Sa | Multiplexeur-demultiplexeur de signaux numeriques plesiosynchrones de debits differents |
| DE2925391A1 (de) * | 1979-06-21 | 1981-01-15 | Hertz Inst Heinrich | Verfahren zur uebermittlung von zeitmultiplexsignalen in einem digitalen nachrichtennetz |
| US4320419A (en) * | 1979-07-30 | 1982-03-16 | Crosfield Electronics Limited | Image reproduction equipment |
| DE2935291A1 (de) * | 1979-08-31 | 1981-03-19 | Siemens AG, 1000 Berlin und 8000 München | Monolithische statische speicherzelle |
| JPS56102157A (en) * | 1980-01-18 | 1981-08-15 | Ricoh Co Ltd | Memory device of facsimile device |
| DE3101536A1 (de) * | 1981-01-14 | 1982-09-02 | Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, 1000 Berlin | Verfahren zur uebermittlung von zeitmultiplexsignalen in einem digitalen nachrichtennetz |
| US4561100A (en) * | 1981-01-20 | 1985-12-24 | Sanyo Electric Co., Ltd. | Digital signal receiver |
| DE3230943A1 (de) * | 1982-08-20 | 1984-02-23 | Ant Nachrichtentech | System zur digitalen uebertragung von video- bzw. bildfernsprechsignalen |
| DE3314384A1 (de) * | 1983-04-21 | 1984-10-25 | Siemens AG, 1000 Berlin und 8000 München | Uebertragungssystem |
| DE3317115A1 (de) * | 1983-05-10 | 1984-11-15 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur uebertragung von digitalen luminanz- und chrominanzsignalen des fernsehens |
-
1985
- 1985-07-15 DE DE19853525567 patent/DE3525567A1/de active Granted
-
1986
- 1986-05-23 EP EP86730089A patent/EP0209483B1/de not_active Expired - Lifetime
- 1986-05-23 DE DE8686730089T patent/DE3676579D1/de not_active Expired - Fee Related
- 1986-05-23 AT AT86730089T patent/ATE59517T1/de not_active IP Right Cessation
- 1986-06-24 ES ES556573A patent/ES8801489A1/es not_active Expired
- 1986-06-25 NO NO862569A patent/NO170119C/no unknown
- 1986-07-01 IE IE1769/86A patent/IE57406B1/en not_active IP Right Cessation
- 1986-07-03 IN IN499/CAL/86A patent/IN165749B/en unknown
- 1986-07-03 NZ NZ216740A patent/NZ216740A/xx unknown
- 1986-07-03 AU AU59719/86A patent/AU583218B2/en not_active Ceased
- 1986-07-07 CA CA000513213A patent/CA1302555C/en not_active Expired - Lifetime
- 1986-07-08 JP JP61158878A patent/JPS6215973A/ja active Pending
- 1986-07-11 US US06/884,542 patent/US4731646A/en not_active Expired - Fee Related
- 1986-07-12 CN CN86104523A patent/CN1008592B/zh not_active Expired
- 1986-07-14 DK DK333486A patent/DK165721C/da not_active IP Right Cessation
- 1986-07-14 BR BR8603308A patent/BR8603308A/pt not_active IP Right Cessation
- 1986-07-14 PT PT82976A patent/PT82976B/pt not_active IP Right Cessation
- 1986-07-14 ZA ZA865231A patent/ZA865231B/xx unknown
- 1986-07-14 FI FI862935A patent/FI82348C/fi not_active IP Right Cessation
-
1993
- 1993-02-15 JP JP004508U patent/JPH0593167U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075139A (ja) * | 1983-09-14 | 1985-04-27 | ジ−メンス・アクチエンゲゼルシヤフト | クロツク速度変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| IE57406B1 (en) | 1992-08-26 |
| ES556573A0 (es) | 1987-12-16 |
| DE3525567A1 (de) | 1987-05-07 |
| EP0209483B1 (de) | 1990-12-27 |
| NO862569L (no) | 1987-01-16 |
| DK333486D0 (da) | 1986-07-14 |
| ZA865231B (en) | 1987-03-25 |
| DE3676579D1 (de) | 1991-02-07 |
| ATE59517T1 (de) | 1991-01-15 |
| NO862569D0 (no) | 1986-06-25 |
| NO170119C (no) | 1992-09-09 |
| CA1302555C (en) | 1992-06-02 |
| DE3525567C2 (ja) | 1987-10-15 |
| EP0209483A3 (en) | 1988-08-31 |
| ES8801489A1 (es) | 1987-12-16 |
| BR8603308A (pt) | 1987-02-24 |
| DK165721C (da) | 1993-05-24 |
| NO170119B (no) | 1992-06-01 |
| AU5971986A (en) | 1987-01-22 |
| FI862935A (fi) | 1987-01-16 |
| JPH0593167U (ja) | 1993-12-17 |
| DK333486A (da) | 1987-01-16 |
| AU583218B2 (en) | 1989-04-20 |
| FI862935A0 (fi) | 1986-07-14 |
| IN165749B (ja) | 1990-01-06 |
| IE861769L (en) | 1987-01-15 |
| CN86104523A (zh) | 1987-04-22 |
| PT82976B (pt) | 1992-09-30 |
| US4731646A (en) | 1988-03-15 |
| FI82348B (fi) | 1990-10-31 |
| DK165721B (da) | 1993-01-04 |
| NZ216740A (en) | 1989-01-27 |
| PT82976A (de) | 1986-08-01 |
| EP0209483A2 (de) | 1987-01-21 |
| FI82348C (fi) | 1991-02-11 |
| CN1008592B (zh) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4928275A (en) | Synchronization of asynchronous data signals | |
| JPS6215973A (ja) | 動画ビデオ信号のクロツク整合方法及び装置 | |
| JPH01106680A (ja) | ビデオ信号とオーデイオ信号の走行時間を基準信号へ適合調整する方法 | |
| GB2181325A (en) | Synchronising audio and video signals of a television transmission | |
| JPS6256035A (ja) | マルチプレクサとデマルチプレクサを有する高度デジタル通信系 | |
| US5276688A (en) | Circuit arrangement for bit rate adjustment | |
| JPH08204666A (ja) | 制御回路付き伝送システム及び比較器付き制御回路 | |
| US5680422A (en) | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications | |
| US5638411A (en) | Stuff bit synchronization system | |
| JPH0225576B2 (ja) | ||
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| JP2848608B2 (ja) | 映像デジタル伝送方式 | |
| CA1296394C (en) | Synchronization of asynchronous data signals | |
| JPH05244113A (ja) | データ伝送装置 | |
| TW298692B (en) | System of decreasing waiting time jitter and method thereof | |
| JP2590723B2 (ja) | 映像信号のディジタル伝送システム | |
| JP2594765B2 (ja) | 時分割多重回路 | |
| JP3031779B2 (ja) | 並列スタッフ同期方式 | |
| JPH03173233A (ja) | ジッタ低減方式 | |
| JPH071881B2 (ja) | 多重変換装置 | |
| JPH0468684A (ja) | 映像信号伝送システム | |
| JPH02246435A (ja) | ビット多重化方式 | |
| JPH071884B2 (ja) | スタツフ同期方式 | |
| JPH05219038A (ja) | 伝送装置位相補償タイミング再生方式 | |
| JPH01292921A (ja) | スタッフ多重変換装置 |