JPH05219038A - 伝送装置位相補償タイミング再生方式 - Google Patents
伝送装置位相補償タイミング再生方式Info
- Publication number
- JPH05219038A JPH05219038A JP4019986A JP1998692A JPH05219038A JP H05219038 A JPH05219038 A JP H05219038A JP 4019986 A JP4019986 A JP 4019986A JP 1998692 A JP1998692 A JP 1998692A JP H05219038 A JPH05219038 A JP H05219038A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- data
- timing
- reference clock
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 対向する伝送装置において、受信側で伝送の
タイミングを再生する伝送装置位相補償タイミング再生
方式に関し、フレーム周期よりも大きな周期でビット同
期のとれた信号が得られるようにすることを目的とす
る。 【構成】 送信側で基準クロック信号の元となるポイン
タを送信データの中に挿入して、送信データの送信を行
い、受信側では受信した受信データからポインタを抽出
し、そのポインタに基づいてタイミングジェネレータに
より基準クロック信号を生成し、生成した基準クロック
信号をフェーズドロックループに入力して必要な周波数
のクロック信号を生成するよう構成する。
タイミングを再生する伝送装置位相補償タイミング再生
方式に関し、フレーム周期よりも大きな周期でビット同
期のとれた信号が得られるようにすることを目的とす
る。 【構成】 送信側で基準クロック信号の元となるポイン
タを送信データの中に挿入して、送信データの送信を行
い、受信側では受信した受信データからポインタを抽出
し、そのポインタに基づいてタイミングジェネレータに
より基準クロック信号を生成し、生成した基準クロック
信号をフェーズドロックループに入力して必要な周波数
のクロック信号を生成するよう構成する。
Description
【０００１】
【産業上の利用分野】本発明は、対向する伝送装置にお
いて、受信側で位相補償を行って伝送のタイミングを再
生する伝送装置位相補償タイミング再生方式に関し、映
像や音声等のデータ伝送を行う際に伝送データからクロ
ック信号を再生する場合に用いられ、特に、フレーム周
期よりも大きな周期で位相補償の必要なクロック信号を
再生する場合や、基準タイミングのタイミング周期を変
えたい場合に有効に用いられる。
いて、受信側で位相補償を行って伝送のタイミングを再
生する伝送装置位相補償タイミング再生方式に関し、映
像や音声等のデータ伝送を行う際に伝送データからクロ
ック信号を再生する場合に用いられ、特に、フレーム周
期よりも大きな周期で位相補償の必要なクロック信号を
再生する場合や、基準タイミングのタイミング周期を変
えたい場合に有効に用いられる。
【０００２】
【従来の技術】一般に伝送装置では、映像や音声等のデ
ータの伝送を行うが、受信側では、そのデータを再生す
る場合、クロック信号を再生する。このようなとき、フ
レーム周期よりも大きな周期で位相補償の必要なクロッ
ク信号を再生する場合や、基準タイミングのタイミング
周期を変えたい場合がある。
ータの伝送を行うが、受信側では、そのデータを再生す
る場合、クロック信号を再生する。このようなとき、フ
レーム周期よりも大きな周期で位相補償の必要なクロッ
ク信号を再生する場合や、基準タイミングのタイミング
周期を変えたい場合がある。
【０００３】従来のタイミング再生方式においては、伝
送データからクロック信号を再生する場合、フレーム同
期周期や受信クロックを分周してタイミング再生を行っ
ていた。
送データからクロック信号を再生する場合、フレーム同
期周期や受信クロックを分周してタイミング再生を行っ
ていた。
【０００４】図５は従来におけるタイミング再生の一例
を示す説明図であり、ディジタル同期ハイアラーキ（Ｓ
ＤＨ）用のネットワークノードインタフェース（ＮＮ
Ｉ）で統一されたフレームフォーマットでデータ伝送を
行う伝送装置における例を示したものである。
を示す説明図であり、ディジタル同期ハイアラーキ（Ｓ
ＤＨ）用のネットワークノードインタフェース（ＮＮ
Ｉ）で統一されたフレームフォーマットでデータ伝送を
行う伝送装置における例を示したものである。
【０００５】図において、３１は伝送する伝送データを
ＳＤＨ伝送フレームに変換するデータＩＦ部、３２はデ
ータの多重を行う多重部、３３は生成されたフレームを
光信号に変換して送出するＯＳ部、３４はクロック信号
を発生するクロック発生器、３５は光信号を受信して電
気信号に変換するＯＲ部、３６は多重されているデータ
を分離する分離部、３７は受信したＳＤＨ伝送フレーム
をもとのデータに変換するデータＩＦ部、３８はＯＲ部
３４からのクロック信号（図中、ＣＬＫで示す）に基づ
いて必要な周波数の信号を生成するＰＬＬ部（フェーズ
ドロックループ部）、３９はＰＬＬ部３８から出力され
た信号を分周する分周器である。
ＳＤＨ伝送フレームに変換するデータＩＦ部、３２はデ
ータの多重を行う多重部、３３は生成されたフレームを
光信号に変換して送出するＯＳ部、３４はクロック信号
を発生するクロック発生器、３５は光信号を受信して電
気信号に変換するＯＲ部、３６は多重されているデータ
を分離する分離部、３７は受信したＳＤＨ伝送フレーム
をもとのデータに変換するデータＩＦ部、３８はＯＲ部
３４からのクロック信号（図中、ＣＬＫで示す）に基づ
いて必要な周波数の信号を生成するＰＬＬ部（フェーズ
ドロックループ部）、３９はＰＬＬ部３８から出力され
た信号を分周する分周器である。
【０００６】この図に示すように、従来においては、送
信側にクロック発生器３４を持ち、その出力クロックに
より回路を動作させている。受信側では、そのクロック
成分を抽出し、ＯＲ部３５のタンク回路などによりクロ
ック信号を生成していた。また、データの周波数と別の
周波数が必要な場合は、そのデータから抽出したクロッ
ク信号を分周して生成していた。
信側にクロック発生器３４を持ち、その出力クロックに
より回路を動作させている。受信側では、そのクロック
成分を抽出し、ＯＲ部３５のタンク回路などによりクロ
ック信号を生成していた。また、データの周波数と別の
周波数が必要な場合は、そのデータから抽出したクロッ
ク信号を分周して生成していた。
【０００７】
【発明が解決しようとする課題】この場合、フレーム周
期よりも大きな周期でクロック信号の同期をとりたい場
合などは、受信側で内部クロック信号を倍周してフレー
ム周期よりも大きな周期の信号を作らなければならない
が、ビット同期が必要な場合には受信側で勝手にクロッ
ク信号を生成しても同期がとれない。
期よりも大きな周期でクロック信号の同期をとりたい場
合などは、受信側で内部クロック信号を倍周してフレー
ム周期よりも大きな周期の信号を作らなければならない
が、ビット同期が必要な場合には受信側で勝手にクロッ
ク信号を生成しても同期がとれない。
【０００８】したがって、従来のタイミング再生方式で
は、フレームの周期内でしかビット同期を取らない場合
は問題ないが、フレーム周期よりも大きな周期で位相補
償の必要なクロック信号を再生する場合や、基準タイミ
ングのタイミング周期を変えたい場合には、正確にビッ
ト同期した信号が得られないという問題が生ずる。
は、フレームの周期内でしかビット同期を取らない場合
は問題ないが、フレーム周期よりも大きな周期で位相補
償の必要なクロック信号を再生する場合や、基準タイミ
ングのタイミング周期を変えたい場合には、正確にビッ
ト同期した信号が得られないという問題が生ずる。
【０００９】本発明は、このような事情を考慮してなさ
れたもので、ポインタを用いて基準クロックを生成する
ようにして、フレーム周期よりも大きな周期でビット同
期のとれた信号が得られるようにした伝送装置位相補償
タイミング再生方式を提供するものである。
れたもので、ポインタを用いて基準クロックを生成する
ようにして、フレーム周期よりも大きな周期でビット同
期のとれた信号が得られるようにした伝送装置位相補償
タイミング再生方式を提供するものである。
【００１０】
【課題を解決するための手段】図１はこの発明の原理を
示すブロック図であり、図に示すように、この発明は、
送信側で基準クロック信号の元となるポインタを送信デ
ータの中に挿入して（１０１）、送信データの送信を行
い、受信側では受信した受信データからポインタを抽出
し（１０２）、そのポインタに基づいてタイミングジェ
ネレータ（１０３）により基準クロック信号を生成し、
生成した基準クロック信号をフェーズドロックループ
（１０４）に入力して必要な周波数のクロック信号を生
成する、ことからなる伝送装置位相補償タイミング再生
方式である。
示すブロック図であり、図に示すように、この発明は、
送信側で基準クロック信号の元となるポインタを送信デ
ータの中に挿入して（１０１）、送信データの送信を行
い、受信側では受信した受信データからポインタを抽出
し（１０２）、そのポインタに基づいてタイミングジェ
ネレータ（１０３）により基準クロック信号を生成し、
生成した基準クロック信号をフェーズドロックループ
（１０４）に入力して必要な周波数のクロック信号を生
成する、ことからなる伝送装置位相補償タイミング再生
方式である。
【００１１】
【作用】この発明によれば、送信側で基準クロック信号
の元となるポインタが挿入され、受信側ではそのポイン
タが抽出されて基準クロック信号が生成され、生成され
た基準クロック信号から必要な周波数のクロック信号が
生成される。
の元となるポインタが挿入され、受信側ではそのポイン
タが抽出されて基準クロック信号が生成され、生成され
た基準クロック信号から必要な周波数のクロック信号が
生成される。
【００１２】したがって、必要な基準クロック信号に応
じた位置にポインタを挿入しておき、受信側でそのポイ
ンタを抽出して基準クロック信号を生成することによ
り、フレーム周期よりも大きな周期であっても、フレー
ムタイミングとビット同期のとれた任意の周期のタイミ
ング信号を再生することができる。
じた位置にポインタを挿入しておき、受信側でそのポイ
ンタを抽出して基準クロック信号を生成することによ
り、フレーム周期よりも大きな周期であっても、フレー
ムタイミングとビット同期のとれた任意の周期のタイミ
ング信号を再生することができる。
【００１３】
【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、この発明はこれによって限定される
ものではない。
を詳述する。なお、この発明はこれによって限定される
ものではない。
【００１４】図２は本発明の伝送装置位相補償タイミン
グ再生方式に適用される送受信回路の一実施例の構成を
示す回路ブロック図であり、ディジタル同期ハイアラー
キ（ＳＤＨ）用のネットワークノードインタフェース
（ＮＮＩ）で統一されたフレームフォーマットでデータ
伝送を行う伝送装置における例を示したものである。
グ再生方式に適用される送受信回路の一実施例の構成を
示す回路ブロック図であり、ディジタル同期ハイアラー
キ（ＳＤＨ）用のネットワークノードインタフェース
（ＮＮＩ）で統一されたフレームフォーマットでデータ
伝送を行う伝送装置における例を示したものである。
【００１５】この実施例では、ＳＤＨ伝送フレームのＺ
バイトをポインタとしたときの構成を示している。図に
おいて、１は伝送する伝送データをＳＤＨ伝送フレーム
に変換するデータＩＦ部、２はデータの多重を行う多重
部、３はセクションオーバーヘッドを付加するＯＨ付加
部（オーバーヘッド付加部）であり、このＯＨ付加部３
は、セクションオーバーヘッドのＺバイトにポインタを
挿入する機能と、セクションオーバーヘッドを生成しデ
ータと多重する機能を有している。４はセクションオー
バーヘッドの付加されたフレームを光信号に変換して送
出するＯＳ部、５はクロック信号を発生するクロック発
生器である。
バイトをポインタとしたときの構成を示している。図に
おいて、１は伝送する伝送データをＳＤＨ伝送フレーム
に変換するデータＩＦ部、２はデータの多重を行う多重
部、３はセクションオーバーヘッドを付加するＯＨ付加
部（オーバーヘッド付加部）であり、このＯＨ付加部３
は、セクションオーバーヘッドのＺバイトにポインタを
挿入する機能と、セクションオーバーヘッドを生成しデ
ータと多重する機能を有している。４はセクションオー
バーヘッドの付加されたフレームを光信号に変換して送
出するＯＳ部、５はクロック信号を発生するクロック発
生器である。
【００１６】６は光信号を受信して電気信号に変換する
ＯＲ部、７はセクションオーバーヘッドの終端を分離す
るＯＨ分離部（オーバーヘッド分離部）、８は多重され
ているデータを分離するデータ分離部、９は受信したＳ
ＤＨ伝送フレームをもとのデータに変換するデータＩＦ
部である。
ＯＲ部、７はセクションオーバーヘッドの終端を分離す
るＯＨ分離部（オーバーヘッド分離部）、８は多重され
ているデータを分離するデータ分離部、９は受信したＳ
ＤＨ伝送フレームをもとのデータに変換するデータＩＦ
部である。
【００１７】１０はオーバーヘッド分離部７で分離され
たセクションオーバーヘッドからＺバイトを抽出するＺ
バイト抽出部、１１は抽出したＺバイトからタイミング
を生成するタイミング生成部、１２はタイミング生成部
１１からのクロック信号に基づいて必要な周波数の信号
を生成するＰＬＬ部（フェーズドロックループ部）であ
る。
たセクションオーバーヘッドからＺバイトを抽出するＺ
バイト抽出部、１１は抽出したＺバイトからタイミング
を生成するタイミング生成部、１２はタイミング生成部
１１からのクロック信号に基づいて必要な周波数の信号
を生成するＰＬＬ部（フェーズドロックループ部）であ
る。
【００１８】図３はＳＤＨ伝送フレームのフォーマット
を示す説明図である。この図に示すように、ＳＤＨ伝送
フレームのフォーマットは、制御情報であるセクション
オーバーヘッドと実際の送信情報であるペイロードから
構成されている。セクションオーバーヘッドの終端には
Ｚ１バイトとＺ２バイト（各１バイトずつ）が付加され
ているので、このＺ１バイトとＺ２バイトのいずれか一
方を利用してポインタとしてデータを送信し、データの
受信時には、このＺバイトの位置により、基準クロック
を生成する。
を示す説明図である。この図に示すように、ＳＤＨ伝送
フレームのフォーマットは、制御情報であるセクション
オーバーヘッドと実際の送信情報であるペイロードから
構成されている。セクションオーバーヘッドの終端には
Ｚ１バイトとＺ２バイト（各１バイトずつ）が付加され
ているので、このＺ１バイトとＺ２バイトのいずれか一
方を利用してポインタとしてデータを送信し、データの
受信時には、このＺバイトの位置により、基準クロック
を生成する。
【００１９】以下、動作を説明する。送信側では、ま
ず、データＩＦ部１で伝送する伝送データをＳＤＨ伝送
フレームに変換し、そのＳＤＨ伝送フレームを多重部２
で多重し、次に、ＯＨ付加部３でセクションオーバーヘ
ッドを生成してデータに付加するとともに、セクション
オーバーヘッドのＺバイトにポインタを挿入する。そし
て、セクションオーバーヘッドの付加されたフレームを
ＯＳ部４により光信号に変換して外部に送出する。
ず、データＩＦ部１で伝送する伝送データをＳＤＨ伝送
フレームに変換し、そのＳＤＨ伝送フレームを多重部２
で多重し、次に、ＯＨ付加部３でセクションオーバーヘ
ッドを生成してデータに付加するとともに、セクション
オーバーヘッドのＺバイトにポインタを挿入する。そし
て、セクションオーバーヘッドの付加されたフレームを
ＯＳ部４により光信号に変換して外部に送出する。
【００２０】受信側では、まず、ＯＲ部６により光／電
気変換をして、その変換したデータをＯＨ分離部７に渡
す。次に、ＯＨ分離部７では、各種のオーバーヘッド処
理を行って、セクションオーバーヘッドの終端を分離
し、それをＺバイト抽出部１０へ送る。Ｚバイト抽出部
１０では、Ｚバイトを抽出し、抽出したＺバイトをタイ
ミング生成部１１に渡し、タイミング生成部１１でポイ
ンタによるタイミングの生成を行う。
気変換をして、その変換したデータをＯＨ分離部７に渡
す。次に、ＯＨ分離部７では、各種のオーバーヘッド処
理を行って、セクションオーバーヘッドの終端を分離
し、それをＺバイト抽出部１０へ送る。Ｚバイト抽出部
１０では、Ｚバイトを抽出し、抽出したＺバイトをタイ
ミング生成部１１に渡し、タイミング生成部１１でポイ
ンタによるタイミングの生成を行う。
【００２１】そして、タイミング生成部１１は、生成し
た基準タイミングをＰＬＬ部１２に送り、ＰＬＬ部１２
では基準タイミングに同期したクロック信号を生成す
る。この生成されたタイミングはデータ分離部８に渡さ
れる。データ分離部８では、基準タイミングに同期した
クロック信号により、データを分離してクロック信号
（ＩＦクロック）にのせかえる。のせかえられたデータ
は、データＩＦ部９に渡され、データＩＦ部９により各
端末にデータが渡される。
た基準タイミングをＰＬＬ部１２に送り、ＰＬＬ部１２
では基準タイミングに同期したクロック信号を生成す
る。この生成されたタイミングはデータ分離部８に渡さ
れる。データ分離部８では、基準タイミングに同期した
クロック信号により、データを分離してクロック信号
（ＩＦクロック）にのせかえる。のせかえられたデータ
は、データＩＦ部９に渡され、データＩＦ部９により各
端末にデータが渡される。
【００２２】図４はフレームタイミングが８ｋＨｚの場
合のタイミング再生の一例を示すタイムチャートであ
る。この図に示す様に、例えば必要とする基準クロック
が４ｋＨｚであれば、８ｋＨｚのフレームタイミングで
は正確なビット同期までとれた基準クロックを生成でき
ないが、このように、フレームタイミングから基準クロ
ックを生成できないような場合に再生したいクロックが
ある様な時に、本方式は有効である。
合のタイミング再生の一例を示すタイムチャートであ
る。この図に示す様に、例えば必要とする基準クロック
が４ｋＨｚであれば、８ｋＨｚのフレームタイミングで
は正確なビット同期までとれた基準クロックを生成でき
ないが、このように、フレームタイミングから基準クロ
ックを生成できないような場合に再生したいクロックが
ある様な時に、本方式は有効である。
【００２３】例えば図４に示すように、６８ｋＨｚを再
生したい場合には、４ｋＨｚの基準クロックをポインタ
で伝送することにより、基準クロックに合った６８ｋＨ
ｚを再生する事が可能となる。
生したい場合には、４ｋＨｚの基準クロックをポインタ
で伝送することにより、基準クロックに合った６８ｋＨ
ｚを再生する事が可能となる。
【００２４】なお、ポインタによる周期を切り替えて、
タイミング再生の周期を切り替えることが可能である
が、ポインタの挿入周期よりも大きな周期でタイミング
が必要な場合には、ポインタに飛び越しコードを挿入す
ることにより、その周期を拡張するようにしてもよい。
タイミング再生の周期を切り替えることが可能である
が、ポインタの挿入周期よりも大きな周期でタイミング
が必要な場合には、ポインタに飛び越しコードを挿入す
ることにより、その周期を拡張するようにしてもよい。
【００２５】
【発明の効果】以上説明した様に、本発明によれば、送
信側で基準クロック信号の元となるポインタを挿入し、
受信側でそのポインタを抽出して基準クロック信号を生
成するようにしたので、必要な基準クロック信号に応じ
た位置にポインタを挿入しておけば、フレーム周期より
も大きな周期であっても、フレームタイミングとビット
同期のとれた任意の周期のタイミング信号を再生するこ
とができる。
信側で基準クロック信号の元となるポインタを挿入し、
受信側でそのポインタを抽出して基準クロック信号を生
成するようにしたので、必要な基準クロック信号に応じ
た位置にポインタを挿入しておけば、フレーム周期より
も大きな周期であっても、フレームタイミングとビット
同期のとれた任意の周期のタイミング信号を再生するこ
とができる。
【図１】この発明の原理を示すブロック図である。
【図２】本発明の伝送装置位相補償タイミング再生方式
に適用される送受信回路の一実施例の構成を示す回路ブ
ロック図である。
に適用される送受信回路の一実施例の構成を示す回路ブ
ロック図である。
【図３】ＳＤＨ伝送フレームのフォーマットを示す説明
図である。
図である。
【図４】フレームタイミングが８ｋＨｚの場合のタイミ
ング再生の一例を示すタイムチャートである。
ング再生の一例を示すタイムチャートである。
【図５】従来におけるタイミング再生の一例を示す説明
図である。
図である。
１ データＩＦ部 ２ 多重部 ３ ＯＨ付加部 ４ ＯＳ部 ５ クロック発生器 ６ ＯＲ部 ７ ＯＨ分離部 ８ データ分離部 ９ データＩＦ部 １０ Ｚバイト抽出部 １１ タイミング生成部 １２ ＰＬＬ部
Claims (1)
- 【請求項１】 送信側で基準クロック信号の元となるポ
インタを送信データの中に挿入して、送信データの送信
を行い、受信側では受信した受信データからポインタを
抽出し、そのポインタに基づいてタイミングジェネレー
タにより基準クロック信号を生成し、生成した基準クロ
ック信号をフェーズドロックループに入力して必要な周
波数のクロック信号を生成する、ことからなる伝送装置
位相補償タイミング再生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019986A JPH05219038A (ja) | 1992-02-05 | 1992-02-05 | 伝送装置位相補償タイミング再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019986A JPH05219038A (ja) | 1992-02-05 | 1992-02-05 | 伝送装置位相補償タイミング再生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05219038A true JPH05219038A (ja) | 1993-08-27 |
Family
ID=12014508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4019986A Pending JPH05219038A (ja) | 1992-02-05 | 1992-02-05 | 伝送装置位相補償タイミング再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05219038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222894A (ja) * | 2005-02-14 | 2006-08-24 | Fujitsu Ltd | 伝送装置 |
-
1992
- 1992-02-05 JP JP4019986A patent/JPH05219038A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222894A (ja) * | 2005-02-14 | 2006-08-24 | Fujitsu Ltd | 伝送装置 |
| JP4571518B2 (ja) * | 2005-02-14 | 2010-10-27 | 富士通株式会社 | 伝送装置 |
| US7881346B2 (en) | 2005-02-14 | 2011-02-01 | Fujitsu Limited | Method and apparatus for transmitting terrestrial digital signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781599A (en) | Packet receiving device | |
| JP3656140B2 (ja) | Ｓｄｈデータ伝送システムのリタイミング構造 | |
| JPH04207883A (ja) | クロック同期方式 | |
| GB2377866A (en) | Transmission of digital information of varying sample rates over a synchronous network | |
| JP4026255B2 (ja) | データ伝送方法及び装置 | |
| JPH05219038A (ja) | 伝送装置位相補償タイミング再生方式 | |
| JPH10247882A (ja) | Ｓｄｈ伝送装置 | |
| US5774509A (en) | Method for the reduction of phase noise introduced by the SDH network (Synchronous Digital Hierarchy Network) by pointer justification and integrated circuits for the implementation of the method | |
| JP2558730B2 (ja) | 映像伝送方式 | |
| EP0492549B1 (en) | Method for the reduction of phase noise introduced by the SDH network (synchronous digital hierarchy network) by pointer justification and integrated circuits for the implementation of the method | |
| JP2546970B2 (ja) | Ｓｄｈ無線通信方式および送受信装置 | |
| JPH05244113A (ja) | データ伝送装置 | |
| JP2605435B2 (ja) | Ｐｃｍ伝送装置とｐｃｍ受信装置およびディジタル・オーディオ・インターフェース・フォーマット・データ伝送装置とディジタル・オーディオ・インターフェース・フォーマット・データ受信装置 | |
| JPH06141014A (ja) | Ｓｄｈ伝送方式 | |
| JP2830787B2 (ja) | Ｓｄｈ同期通信装置 | |
| JP2004165764A (ja) | 多重伝送システム、多重装置及び分離装置 | |
| JP2590723B2 (ja) | 映像信号のディジタル伝送システム | |
| JPH0779216A (ja) | 情報送受信装置 | |
| JPH05336088A (ja) | 速度変換ビット分離装置 | |
| JP2676805B2 (ja) | 標本化クロック位相制御システム | |
| JPH0394533A (ja) | 時分割多重化装置の伝送回路 | |
| KR100212062B1 (ko) | 망 동기회로 | |
| JP2654609B2 (ja) | 多重変換装置 | |
| JPH04263531A (ja) | ディジタル無線伝送方式 | |
| JP2594765B2 (ja) | 時分割多重回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020723 |