JPH0583300A - パケツト処理装置 - Google Patents
パケツト処理装置Info
- Publication number
- JPH0583300A JPH0583300A JP24532391A JP24532391A JPH0583300A JP H0583300 A JPH0583300 A JP H0583300A JP 24532391 A JP24532391 A JP 24532391A JP 24532391 A JP24532391 A JP 24532391A JP H0583300 A JPH0583300 A JP H0583300A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- transfer
- data
- packet header
- storage memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】パケット処理装置においてパケット処理能力を
低下させずにパケット分割処理を行う。 【構成】レイヤ３プロセッサ１４は、パケットデータ蓄
積用メモリ１６のパケットデータを所定バイト数以下に
分割した複数のデータブロックごとに、パケットヘッダ
付加識別子と、パケットヘッダと、転送バイト数と、ア
ドレスとを含む転送命令を作成する。レイヤ２プロセッ
サ１２はこの転送命令に応じて、パケットヘッダ付加が
指定されていれば、そのパケットヘッダを付加し、アド
レスと転送バイト数に従ってパケットデータ蓄積用メモ
リ１６から読み出されたデータとともにパケットを作成
し出力する。
低下させずにパケット分割処理を行う。 【構成】レイヤ３プロセッサ１４は、パケットデータ蓄
積用メモリ１６のパケットデータを所定バイト数以下に
分割した複数のデータブロックごとに、パケットヘッダ
付加識別子と、パケットヘッダと、転送バイト数と、ア
ドレスとを含む転送命令を作成する。レイヤ２プロセッ
サ１２はこの転送命令に応じて、パケットヘッダ付加が
指定されていれば、そのパケットヘッダを付加し、アド
レスと転送バイト数に従ってパケットデータ蓄積用メモ
リ１６から読み出されたデータとともにパケットを作成
し出力する。
Description
【０００１】
【産業上の利用分野】本発明は、パケットの分割処理を
行うパケット処理装置に関する。
行うパケット処理装置に関する。
【０００２】
【従来の技術】従来のＣＣＩＴＴＸ．２５プロトコルを
用いるパケット処理装置を図３に示す。このパケット処
理装置が収容している端末の許容パケット長より長いパ
ケットを送る時は、レイヤ３プロセッサ２４がパケット
データ蓄積用メモリ２６上の長いパケットをメモリコピ
ーすることで、短かいパケットにパケットヘッダ（ＰＫ
ＴＨＤ）を付けて完全なパケットの形を生成し、インタ
フェース用メモリ２３上にパケットデータのバイト数
（ＢＣ）とパケットデータの先頭アドレス（ＡＤＲ）を
含むパケット転送命令を書き込む。レイヤ２プロセッサ
２２は、レイヤ２のアドレスフィールドとコントロール
フィールドとを送信用ＦＩＦＯ２１に直接書き込んだ
後、前述のパケットデータのバイト数（ＢＣ）と先頭ア
ドレス（ＡＤＲ）とをＤＭＡコントローラ２５に設定し
起動をかける。起動をかけられたＤＡＭコントローラ２
５は、パケットデータ蓄積メモリ２６からパケットデー
タを送信用ＦＩＦＯ２１に順次書き込んでいく。これを
分割コピーされた短かいパケット数だけ転送すること
で、パケット分割処理を行なっていた。
用いるパケット処理装置を図３に示す。このパケット処
理装置が収容している端末の許容パケット長より長いパ
ケットを送る時は、レイヤ３プロセッサ２４がパケット
データ蓄積用メモリ２６上の長いパケットをメモリコピ
ーすることで、短かいパケットにパケットヘッダ（ＰＫ
ＴＨＤ）を付けて完全なパケットの形を生成し、インタ
フェース用メモリ２３上にパケットデータのバイト数
（ＢＣ）とパケットデータの先頭アドレス（ＡＤＲ）を
含むパケット転送命令を書き込む。レイヤ２プロセッサ
２２は、レイヤ２のアドレスフィールドとコントロール
フィールドとを送信用ＦＩＦＯ２１に直接書き込んだ
後、前述のパケットデータのバイト数（ＢＣ）と先頭ア
ドレス（ＡＤＲ）とをＤＭＡコントローラ２５に設定し
起動をかける。起動をかけられたＤＡＭコントローラ２
５は、パケットデータ蓄積メモリ２６からパケットデー
タを送信用ＦＩＦＯ２１に順次書き込んでいく。これを
分割コピーされた短かいパケット数だけ転送すること
で、パケット分割処理を行なっていた。
【０００３】
【発明が解決しようとする課題】この従来のパケット処
理装置ではレイヤ３プロセッサが長いパケットをメモリ
上に短かいパケットに展開して、各々パケットヘッダを
付けてパケット長変換処理を行なっていたため、パケッ
ト変換の処理能力がパケット長に依存し、しかもメモリ
のコピー処理だけ余分に処理時間がかかり、いちじるし
い処理能力の低下につながるという欠点があった。
理装置ではレイヤ３プロセッサが長いパケットをメモリ
上に短かいパケットに展開して、各々パケットヘッダを
付けてパケット長変換処理を行なっていたため、パケッ
ト変換の処理能力がパケット長に依存し、しかもメモリ
のコピー処理だけ余分に処理時間がかかり、いちじるし
い処理能力の低下につながるという欠点があった。
【０００４】
【課題を解決するための手段】本発明のパケット処理装
置は、ＣＣＩＴＴ勧告Ｘ．２５プロトコルに従ってパケ
ットデータを処理し所定の長さ以下の複数のパケットに
分割して出力するパケット処理装置において、ネットワ
ークからのパケットデータを蓄積するパケットデータ蓄
積用メモリと、Ｘ．２５レイヤ３の処理を行い前記パケ
ットデータ蓄積メモリに蓄積されたパケットデータの所
定のバイト数以下に分割された複数のデータブロックの
各々に対応する複数の転送命令を作成するレイヤ３プロ
セッサと、Ｘ．２５レイヤ２の処理を行い前記転送命令
に応じて前記パケットデータ蓄積用メモリからデータを
読み出し出力パケットを作成するレイヤ２プロセッサと
を備え、前記レイヤ３プロセッサが、前記転送命令とし
て、パケットヘッダを付加するか否かを指定するパケッ
トヘッダ付加識別子と、前記パケットヘッダを付加する
場合はそのパケットヘッダと、転送バイト数と、前記パ
ケットデータ蓄積用メモリのアドレスとを含んで設定
し、前記レイヤ２プロセッサが、この転送命令中の前記
パケットヘッダ付加識別子を判定し、パケットヘッダ付
加が指定されていればこの転送命令中の前記パケットヘ
ッダを前記出力パケットのパケットヘッダとし、前記ア
ドレスと前記転送バイト数に応じて前記パケットデータ
蓄積用メモリから読み出したデータを前記出力パケット
のデータとする構成である。
置は、ＣＣＩＴＴ勧告Ｘ．２５プロトコルに従ってパケ
ットデータを処理し所定の長さ以下の複数のパケットに
分割して出力するパケット処理装置において、ネットワ
ークからのパケットデータを蓄積するパケットデータ蓄
積用メモリと、Ｘ．２５レイヤ３の処理を行い前記パケ
ットデータ蓄積メモリに蓄積されたパケットデータの所
定のバイト数以下に分割された複数のデータブロックの
各々に対応する複数の転送命令を作成するレイヤ３プロ
セッサと、Ｘ．２５レイヤ２の処理を行い前記転送命令
に応じて前記パケットデータ蓄積用メモリからデータを
読み出し出力パケットを作成するレイヤ２プロセッサと
を備え、前記レイヤ３プロセッサが、前記転送命令とし
て、パケットヘッダを付加するか否かを指定するパケッ
トヘッダ付加識別子と、前記パケットヘッダを付加する
場合はそのパケットヘッダと、転送バイト数と、前記パ
ケットデータ蓄積用メモリのアドレスとを含んで設定
し、前記レイヤ２プロセッサが、この転送命令中の前記
パケットヘッダ付加識別子を判定し、パケットヘッダ付
加が指定されていればこの転送命令中の前記パケットヘ
ッダを前記出力パケットのパケットヘッダとし、前記ア
ドレスと前記転送バイト数に応じて前記パケットデータ
蓄積用メモリから読み出したデータを前記出力パケット
のデータとする構成である。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例のパケット処理装
置のハードウェア構成及びメモリ上でのデータフォーマ
ットを示す図である。ハードウェアのブロック構成は図
３の従来例と同様である。図２はＸ．２５プロトコルの
データフォーマットを示す図であり、（ａ）はレイヤ２
のエフレームフォーマットを、（ｂ）はレイヤ３のデー
タパケットフォーマットを示す。
置のハードウェア構成及びメモリ上でのデータフォーマ
ットを示す図である。ハードウェアのブロック構成は図
３の従来例と同様である。図２はＸ．２５プロトコルの
データフォーマットを示す図であり、（ａ）はレイヤ２
のエフレームフォーマットを、（ｂ）はレイヤ３のデー
タパケットフォーマットを示す。
【０００７】収容されている端末が１２８バイトのデー
タしか受信できない場合、ネットワークを介して通信相
手端末から送られてきた５１２バイトデータがパケット
データ蓄積用メモリ１６にあるとき、レイヤ３プロセッ
サ１４はレイヤ２とのインタフェース用メモリ１３上
に、まずパケットヘッダ付加識別子（ＩＤ）＝０として
パケットヘッダ（ＰＫＴＨＤ）付加不要のパケット転送
命令を転送バイトカウンタ（ＢＣ）を１２８に設定して
書き込む。さらにレイヤ３プロセッサ１４は、残りの３
８４バイトのデータに対して、ＩＤ＝１すなわちパケッ
トヘッダ付加要とし、転送バイトカウンタ（ＢＣ）を
“１２８”に設定し、蓄積用メモリ１６上のＤＭＡ転送
先頭アドレス（ＡＤＲ）を１２８バイトずつ増やすこと
で、３つのパケット転送命令に分割しインタフェース用
メモリ１３へ書き込む。レイヤ２プロセッサ１２はイン
タフェース用メモリ１３上のパケット転送命令を読みに
いき、アドレスフィールド（Ａ）と、コントロールフィ
ールド（Ｃ）を送信用ＦＩＦＯ１１に書き込んだ後、Ｉ
Ｄ＝０のときはＤＭＡコントローラ１５にＤＭＡ転送先
頭アドレス（ＡＤＲ）と転送バイト数（ＢＣ）を設定
し、ＩＤ＝１のときはパケットヘッダ（ＰＫＴＨＤ）を
直接送信用ＦＩＦＯ１１に書き込んだ後、ＤＭＡコント
ローラ１５にＤＭＡ転送先頭アドレス（ＡＤＲ）と転送
バイト数（ＢＣ）を設定し、ＤＭＡコントローラ１５を
起動する。起動されたＤＭＡコントローラ１５はパケッ
トデータ蓄積用メモリ１６からパケットデータを送信用
ＦＩＦＯ１１に転送して、５１２バイトのデータが１２
８バイトのデータを持つ４つのパケットとして端末側へ
送出される。
タしか受信できない場合、ネットワークを介して通信相
手端末から送られてきた５１２バイトデータがパケット
データ蓄積用メモリ１６にあるとき、レイヤ３プロセッ
サ１４はレイヤ２とのインタフェース用メモリ１３上
に、まずパケットヘッダ付加識別子（ＩＤ）＝０として
パケットヘッダ（ＰＫＴＨＤ）付加不要のパケット転送
命令を転送バイトカウンタ（ＢＣ）を１２８に設定して
書き込む。さらにレイヤ３プロセッサ１４は、残りの３
８４バイトのデータに対して、ＩＤ＝１すなわちパケッ
トヘッダ付加要とし、転送バイトカウンタ（ＢＣ）を
“１２８”に設定し、蓄積用メモリ１６上のＤＭＡ転送
先頭アドレス（ＡＤＲ）を１２８バイトずつ増やすこと
で、３つのパケット転送命令に分割しインタフェース用
メモリ１３へ書き込む。レイヤ２プロセッサ１２はイン
タフェース用メモリ１３上のパケット転送命令を読みに
いき、アドレスフィールド（Ａ）と、コントロールフィ
ールド（Ｃ）を送信用ＦＩＦＯ１１に書き込んだ後、Ｉ
Ｄ＝０のときはＤＭＡコントローラ１５にＤＭＡ転送先
頭アドレス（ＡＤＲ）と転送バイト数（ＢＣ）を設定
し、ＩＤ＝１のときはパケットヘッダ（ＰＫＴＨＤ）を
直接送信用ＦＩＦＯ１１に書き込んだ後、ＤＭＡコント
ローラ１５にＤＭＡ転送先頭アドレス（ＡＤＲ）と転送
バイト数（ＢＣ）を設定し、ＤＭＡコントローラ１５を
起動する。起動されたＤＭＡコントローラ１５はパケッ
トデータ蓄積用メモリ１６からパケットデータを送信用
ＦＩＦＯ１１に転送して、５１２バイトのデータが１２
８バイトのデータを持つ４つのパケットとして端末側へ
送出される。
【０００８】
【発明の効果】以上説明したように本発明は、パケット
の分割処理をデータをコピーすることなしに行なうの
で、パケット処理能力を低下させず、パケット分割処理
を行なえるという効果を有する。
の分割処理をデータをコピーすることなしに行なうの
で、パケット処理能力を低下させず、パケット分割処理
を行なえるという効果を有する。
【図１】本発明の一実施例のブロック図である。
【図２】Ｘ．２５プロトコルのデータフォーマットを示
す図である。
す図である。
【図３】従来のパケット処理装置のブロック図である。
１１，２１ 送信用ＦＩＦＯ １２，２２ レイヤ２プロセッサ（Ｘ．２５レイヤ２
処理用プロセッサ） １３，２３ インタフェース用メモリ １４，２４ レイヤ３プロセッサ（Ｘ．２５レイヤ３
処理用プロセッサ） １５，２５ ＤＭＡコントローラ １６，２６ パケットデータ蓄積用メモリ
処理用プロセッサ） １３，２３ インタフェース用メモリ １４，２４ レイヤ３プロセッサ（Ｘ．２５レイヤ３
処理用プロセッサ） １５，２５ ＤＭＡコントローラ １６，２６ パケットデータ蓄積用メモリ
Claims (1)
- 【請求項１】 ＣＣＩＴＴ勧告Ｘ．２５プロトコルに従
ってパケットデータを処理し所定の長さ以下の複数のパ
ケットに分割して出力するパケット処理装置において、
ネットワークからのパケットデータを蓄積するパケット
データ蓄積用メモリと、Ｘ．２５レイヤ３の処理を行い
前記パケットデータ蓄積メモリに蓄積されたパケットデ
ータの所定のバイト数以下に分割された複数のデータブ
ロックの各々に対応する複数の転送命令を作成するレイ
ヤ３プロセッサと、Ｘ．２５レイヤ２の処理を行い前記
転送命令に応じて前記パケットデータ蓄積用メモリから
データを読み出し出力パケットを作成するレイヤ２プロ
セッサとを備え、前記レイヤ３プロセッサが、前記転送
命令として、パケットヘッダを付加するか否かを指定す
るパケットヘッダ付加識別子と、前記パケットヘッダを
付加する場合はそのパケットヘッダと、転送バイト数
と、前記パケットデータ蓄積用メモリのアドレスとを含
んで設定し、前記レイヤ２プロセッサが、この転送命令
中の前記パケットヘッダ付加識別子を判定し、パケット
ヘッダ付加が指定されていればこの転送命令中の前記パ
ケットヘッダを前記出力パケットのパケットヘッダと
し、前記アドレスと前記転送バイト数に応じて前記パケ
ットデータ蓄積用メモリから読み出したデータを前記出
力パケットのデータとすることを特徴とするパケット処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24532391A JP3256989B2 (ja) | 1991-09-25 | 1991-09-25 | パケット処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24532391A JP3256989B2 (ja) | 1991-09-25 | 1991-09-25 | パケット処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583300A true JPH0583300A (ja) | 1993-04-02 |
| JP3256989B2 JP3256989B2 (ja) | 2002-02-18 |
Family
ID=17131956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24532391A Expired - Fee Related JP3256989B2 (ja) | 1991-09-25 | 1991-09-25 | パケット処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3256989B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7130312B1 (en) | 1998-09-29 | 2006-10-31 | Juniper Networks, Inc. | Packet processing apparatus, packet processing method, and packet exchange |
-
1991
- 1991-09-25 JP JP24532391A patent/JP3256989B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7130312B1 (en) | 1998-09-29 | 2006-10-31 | Juniper Networks, Inc. | Packet processing apparatus, packet processing method, and packet exchange |
| US7515610B2 (en) | 1998-09-29 | 2009-04-07 | Juniper Networks, Inc. | Packet processing using a multi-port memory |
| US7970012B2 (en) | 1998-09-29 | 2011-06-28 | Juniper Networks, Inc. | Packet processing using a multi-port memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3256989B2 (ja) | 2002-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2745521B2 (ja) | フレーム送信方法 | |
| JPH0368294A (ja) | ビデオホンシステム | |
| JP2005167965A (ja) | パケット処理方法および装置 | |
| JP3256989B2 (ja) | パケット処理装置 | |
| JPH04352054A (ja) | 通信制御装置 | |
| JPH04108242A (ja) | 通信制御装置のデータ転送方式 | |
| JPS6335139B2 (ja) | ||
| JP2821053B2 (ja) | ネットワークシステム | |
| JP2003289315A (ja) | パケット転送装置およびパケット転送方法 | |
| JPH04277850A (ja) | ディスクリプタ制御方式 | |
| JPH05130162A (ja) | データ転送方式 | |
| JPS62250746A (ja) | Ｈｄｌｃ送信装置 | |
| JPH06244902A (ja) | 通信制御装置 | |
| JP2602946B2 (ja) | データ受信方式 | |
| JP2823923B2 (ja) | 通信システム | |
| JPS6165649A (ja) | 通信制御方式 | |
| JPH05265925A (ja) | データ転送制御装置 | |
| JPH0628301A (ja) | ダイレクトメモリアクセス回路 | |
| JPS5824254A (ja) | パケツトバツフアフリ−方式 | |
| JPS6263348A (ja) | リモ−トフアイルコピ−方式 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH0683733A (ja) | 受信制御方式 | |
| JPH0310354A (ja) | データ転送制御システム | |
| JPH05204829A (ja) | データ転送装置 | |
| JPS6211951A (ja) | チヤネル装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011106 |
|
| LAPS | Cancellation because of no payment of annual fees |