JPH0582510A - 半導体装置の保護膜の製造方法 - Google Patents
半導体装置の保護膜の製造方法Info
- Publication number
- JPH0582510A JPH0582510A JP23851891A JP23851891A JPH0582510A JP H0582510 A JPH0582510 A JP H0582510A JP 23851891 A JP23851891 A JP 23851891A JP 23851891 A JP23851891 A JP 23851891A JP H0582510 A JPH0582510 A JP H0582510A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- film
- etching
- sog
- polymer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】半導体表面に形成する有機高分子膜が厚くても
微小なパターンを精度よく、ドライエッチングにより形
成できる半導体装置の保護膜の製造方法を提供する。 【構成】素子領域２を含む基板上に、有機高分子膜３，
有機ＳＯＧ４の順で塗布した後、フォトレジストを用い
有機ＳＯＧ４をエッチングする。次に、この有機ＳＯＧ
４をマスクにして有機高分子膜３をエッチングすること
により、厚膜の保護膜でも精度良く形成できる。 【効果】有機高分子膜が厚くても、微小なパターンを精
度良くドライエッチングにて形成できるという効果が得
られる。
微小なパターンを精度よく、ドライエッチングにより形
成できる半導体装置の保護膜の製造方法を提供する。 【構成】素子領域２を含む基板上に、有機高分子膜３，
有機ＳＯＧ４の順で塗布した後、フォトレジストを用い
有機ＳＯＧ４をエッチングする。次に、この有機ＳＯＧ
４をマスクにして有機高分子膜３をエッチングすること
により、厚膜の保護膜でも精度良く形成できる。 【効果】有機高分子膜が厚くても、微小なパターンを精
度良くドライエッチングにて形成できるという効果が得
られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の保護膜の製
造方法に関し、特に半導体記憶装置における半導体表面
の保護膜の製造方法に関する。
造方法に関し、特に半導体記憶装置における半導体表面
の保護膜の製造方法に関する。
【０００２】
【従来の技術】従来、半導体表面に形成された素子部の
物理的損傷及びα線からの保護という目的で組立工程時
に有機物質をポッテェィングするという方法を用い、保
護膜を形成していた。最近では、ポッティングでは半導
体表面のカバー膜の機械的強度の低い部分を破壊するこ
とがあり、耐α線的にもモールドの純度向上により、厚
膜な保護膜を必要としなくなって来たこともあって、有
機高分子膜を半導体基板上でウェハープロセスとして、
形成する方法が主流となっており、そこでは基板上に有
機膜を形成しボンディングパッド等の有機膜を除去する
ために、フォトレジストをマスクとしてウェットエッチ
するのが通例であった。
物理的損傷及びα線からの保護という目的で組立工程時
に有機物質をポッテェィングするという方法を用い、保
護膜を形成していた。最近では、ポッティングでは半導
体表面のカバー膜の機械的強度の低い部分を破壊するこ
とがあり、耐α線的にもモールドの純度向上により、厚
膜な保護膜を必要としなくなって来たこともあって、有
機高分子膜を半導体基板上でウェハープロセスとして、
形成する方法が主流となっており、そこでは基板上に有
機膜を形成しボンディングパッド等の有機膜を除去する
ために、フォトレジストをマスクとしてウェットエッチ
するのが通例であった。
【０００３】図３を参照して、従来技術の一例を説明す
る。図３（ａ）に示すように、Ｐ型半導体基板１に素子
部を形成する。その後、図３（ｂ）に示すように有機膜
を塗布機により塗布する。次に図３（ｃ）に示す様にフ
ォトレジストを被着し、図３（ｄ）に示すようにパター
ンを形成した後、図３（ｅ）に示す様に有機膜をウェッ
トエッチ法により選択的に除去し、図３（ｆ）に示す様
にフォトレジストを剥離していた。
る。図３（ａ）に示すように、Ｐ型半導体基板１に素子
部を形成する。その後、図３（ｂ）に示すように有機膜
を塗布機により塗布する。次に図３（ｃ）に示す様にフ
ォトレジストを被着し、図３（ｄ）に示すようにパター
ンを形成した後、図３（ｅ）に示す様に有機膜をウェッ
トエッチ法により選択的に除去し、図３（ｆ）に示す様
にフォトレジストを剥離していた。
【０００４】
【発明が解決しようとする課題】上述した従来の有機保
護膜の形成法では、ウェットエッチ法のため、等方性で
あり、微小なパターン形成が困難であり、保護膜が厚く
なるとエッチレート比のバラツキにより保護膜の選択エ
ッチングが困難であった。また、異方性のドライエッチ
を用いるとフォトレジストと有機膜のエッチレート比が
ほとんど１：１であるため、保護膜を厚くするとフォト
レジストによる選択的エッチングが不可能であり、精度
よくエッチングができなかった。
護膜の形成法では、ウェットエッチ法のため、等方性で
あり、微小なパターン形成が困難であり、保護膜が厚く
なるとエッチレート比のバラツキにより保護膜の選択エ
ッチングが困難であった。また、異方性のドライエッチ
を用いるとフォトレジストと有機膜のエッチレート比が
ほとんど１：１であるため、保護膜を厚くするとフォト
レジストによる選択的エッチングが不可能であり、精度
よくエッチングができなかった。
【０００５】本発明の目的は、上記欠点を除去し、半導
体表面に形成する有機高分子膜が厚くても微小なパター
ンを精度よく、ドライエッチングにより形成できる半導
体装置の保護膜の製造方法を提供することにある。
体表面に形成する有機高分子膜が厚くても微小なパター
ンを精度よく、ドライエッチングにより形成できる半導
体装置の保護膜の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の有
機高分子膜の製造方法は、半導体基板に素子領域を形成
し、有機保護膜を塗布した後、膜厚を厚くすることが可
能である有機スピンオングラス（以下ＳＯＧと略す）膜
を形成した後、フォトレジストを用い有機ＳＯＧを選択
的に除去した後、フォトレジストと有機ＳＯＧとをマス
クとし、異方性又は等方性エッチング法を用い、有機保
護膜を選択的に除去する工程とを有している。
機高分子膜の製造方法は、半導体基板に素子領域を形成
し、有機保護膜を塗布した後、膜厚を厚くすることが可
能である有機スピンオングラス（以下ＳＯＧと略す）膜
を形成した後、フォトレジストを用い有機ＳＯＧを選択
的に除去した後、フォトレジストと有機ＳＯＧとをマス
クとし、異方性又は等方性エッチング法を用い、有機保
護膜を選択的に除去する工程とを有している。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を説明するために工程順に
示した半導体素子の断面図である。
る。図１は本発明の一実施例を説明するために工程順に
示した半導体素子の断面図である。
【０００８】まず図１（ａ）に示すように、Ｐ型単結晶
シリコン基板１上に周知の技術を用い、素子領域２を形
成する。その後図１（ｂ）に示すように有機高分子膜３
をスピンコーター等を用い、例えば膜厚１０μｍに塗布
する。その後、図１（ｃ）に示すように、有機ＳＯＧ４
（例えば有機シリカ）を有機ＳＯＧと有機高分子膜との
エッチレート比から算出して（例えば有機シリカと有機
高分子膜のエッチレート比が１：５の場合、有機高分子
膜１０μｍに対し、有機シリカを２μｍ形成するという
ように）１〜５μｍ被着する。次に、フォトレジスト膜
５を被着して、図１（ｄ）の様に有機ＳＯＧを選択的に
エッチング法により除去した後、図１（ｅ）及び（ｆ）
の様にフォトレジスト膜を熱きしめて、フォトレジスト
と有機ＳＯＧとをマスクとして用い、異方性エッチング
法により有機高分子膜３を選択的に除去する。
シリコン基板１上に周知の技術を用い、素子領域２を形
成する。その後図１（ｂ）に示すように有機高分子膜３
をスピンコーター等を用い、例えば膜厚１０μｍに塗布
する。その後、図１（ｃ）に示すように、有機ＳＯＧ４
（例えば有機シリカ）を有機ＳＯＧと有機高分子膜との
エッチレート比から算出して（例えば有機シリカと有機
高分子膜のエッチレート比が１：５の場合、有機高分子
膜１０μｍに対し、有機シリカを２μｍ形成するという
ように）１〜５μｍ被着する。次に、フォトレジスト膜
５を被着して、図１（ｄ）の様に有機ＳＯＧを選択的に
エッチング法により除去した後、図１（ｅ）及び（ｆ）
の様にフォトレジスト膜を熱きしめて、フォトレジスト
と有機ＳＯＧとをマスクとして用い、異方性エッチング
法により有機高分子膜３を選択的に除去する。
【０００９】次に図１（ｇ）及び（ｈ）に示すように有
機高分子膜を２００℃〜４００℃の温度で窒素雰囲気中
で熱処理した後、ＢＨＦ液により有機ＳＯＧ４を除去す
る。
機高分子膜を２００℃〜４００℃の温度で窒素雰囲気中
で熱処理した後、ＢＨＦ液により有機ＳＯＧ４を除去す
る。
【００１０】以上の説明から明らかな様に有機高分子膜
のエッチングマスクとして、エッチングレート比が有機
高分子と大きく異なり膜厚を厚くすることが容易であ
り、かつ低い熱処理で成膜できる有機ＳＯＧを用いるこ
とにより有機高分子膜を熱変性させずに異方性エッチン
グを行うことにより精度よくエッチングすることができ
る。
のエッチングマスクとして、エッチングレート比が有機
高分子と大きく異なり膜厚を厚くすることが容易であ
り、かつ低い熱処理で成膜できる有機ＳＯＧを用いるこ
とにより有機高分子膜を熱変性させずに異方性エッチン
グを行うことにより精度よくエッチングすることができ
る。
【００１１】図２は本発明の他の実施例を説明するため
に工程順に示した半導体素子の断面図である。
に工程順に示した半導体素子の断面図である。
【００１２】図２（ａ），（ｂ）は図１（ａ），（ｂ）
と同じである。次に図２（ｃ）に示すように有機ＳＯＧ
例えば有機シリカ４を有機高分子膜の膜厚に関係なく
０．５μｍ〜２μｍの厚さに塗布機を用い被着する。次
に図２（ｄ）に示すようにフォトレジスト膜５を被着し
て、次いで図２（ｅ）に示すように有機ＳＯＧ４を選択
的にエッチング法を用い除去した後、図２（ｆ），
（ｇ）に示すようにフォトレジスト，有機ＳＯＧをマス
クとして用い等方性ドライエッチであるＯ2 プラズマア
ッシング処理により有機高分子膜３を選択的に除去す
る。
と同じである。次に図２（ｃ）に示すように有機ＳＯＧ
例えば有機シリカ４を有機高分子膜の膜厚に関係なく
０．５μｍ〜２μｍの厚さに塗布機を用い被着する。次
に図２（ｄ）に示すようにフォトレジスト膜５を被着し
て、次いで図２（ｅ）に示すように有機ＳＯＧ４を選択
的にエッチング法を用い除去した後、図２（ｆ），
（ｇ）に示すようにフォトレジスト，有機ＳＯＧをマス
クとして用い等方性ドライエッチであるＯ2 プラズマア
ッシング処理により有機高分子膜３を選択的に除去す
る。
【００１３】次に図２（ｈ），（ｉ）に示すように有機
高分子膜を２００℃〜４００℃の温度で窒素雰囲気中で
熱処理した後、従来の酸化膜エッチにより有機ＳＯＧ４
を除去する。
高分子膜を２００℃〜４００℃の温度で窒素雰囲気中で
熱処理した後、従来の酸化膜エッチにより有機ＳＯＧ４
を除去する。
【００１４】以上の説明から明らかな様に、有機ＳＯＧ
を用いることにより、有機高分子膜の膜厚に対し、Ｏ2
プラズマアッシング処理の時間を変えるだけで膜厚が厚
くなっても、バラツキの少ない選択的エッチングが可能
であり、同時にレジストもハクリしてしまうことができ
る。
を用いることにより、有機高分子膜の膜厚に対し、Ｏ2
プラズマアッシング処理の時間を変えるだけで膜厚が厚
くなっても、バラツキの少ない選択的エッチングが可能
であり、同時にレジストもハクリしてしまうことができ
る。
【００１５】
【発明の効果】以上説明したように本発明は半導体基板
の素子領域に有機高分子膜を形成し、次に有機ＳＯＧを
形成した後、有機ＳＯＧをフォトリソグラフ法により選
択的にエッチングを行いフォトレジスト，有機ＳＯＧを
用い、有機高分子膜を異方性エッチングすることによ
り、有機高分子膜が厚くても微小なパターンを精度良く
エッチングすることができる。
の素子領域に有機高分子膜を形成し、次に有機ＳＯＧを
形成した後、有機ＳＯＧをフォトリソグラフ法により選
択的にエッチングを行いフォトレジスト，有機ＳＯＧを
用い、有機高分子膜を異方性エッチングすることによ
り、有機高分子膜が厚くても微小なパターンを精度良く
エッチングすることができる。
【図１】本発明の一実施例を説明するために工程順に示
した半導体素子の断面図である。
した半導体素子の断面図である。
【図２】本発明の他の実施例を説明するために工程順に
示した半導体素子の断面図である。
示した半導体素子の断面図である。
【図３】従来の半導体装置の保護膜の製造方法を説明す
るために工程順に示した半導体素子の断面図である。
るために工程順に示した半導体素子の断面図である。
１ Ｐ型半導体基板 ２ 素子領域 ３ 有機高分子膜 ４ 有機ＳＯＧ ５ フォトレジスト
Claims (1)
- 【請求項１】 半導体基板に素子領域を形成した後、そ
の上に有機高分子膜層を形成する工程と、所定の厚さの
有機スピンオングラス層を形成する工程と、フォトレジ
ストを用い、有機スピンオングラスを選択的に除去する
工程と、有機スピンオングラスをマスク材料として異方
性又は等方性のドライエッチング法により、選択的に有
機高分子膜を除去する工程と、有機高分子膜を熱処理し
た後、有機スピンオングラスを剥離する工程とを有する
ことを特徴とする半導体装置の保護膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23851891A JPH0582510A (ja) | 1991-09-19 | 1991-09-19 | 半導体装置の保護膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23851891A JPH0582510A (ja) | 1991-09-19 | 1991-09-19 | 半導体装置の保護膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582510A true JPH0582510A (ja) | 1993-04-02 |
Family
ID=17031450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23851891A Pending JPH0582510A (ja) | 1991-09-19 | 1991-09-19 | 半導体装置の保護膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582510A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053068A (ja) * | 1999-06-11 | 2001-02-23 | Shipley Co Llc | 反射防止ハードマスク組成物 |
-
1991
- 1991-09-19 JP JP23851891A patent/JPH0582510A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053068A (ja) * | 1999-06-11 | 2001-02-23 | Shipley Co Llc | 反射防止ハードマスク組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04234108A (ja) | マスク位置決めマーク形成方法 | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPH0582510A (ja) | 半導体装置の保護膜の製造方法 | |
| JPS6377122A (ja) | 半導体装置の製造方法 | |
| JPH03234041A (ja) | 半導体装置の製造方法 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| JP3169654B2 (ja) | 半導体装置の製造方法 | |
| JPS6359531B2 (ja) | ||
| JPH03108356A (ja) | 半導体基板の製造方法 | |
| KR100282435B1 (ko) | 가속도센서의제조방법 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPS60235436A (ja) | 半導体装置の製造方法 | |
| KR100301800B1 (ko) | 초소형노즐제조방법 | |
| KR19980052493A (ko) | 반도체 소자의 제조방법 | |
| JPH0191435A (ja) | 半導体装置の製造方法 | |
| JPS62172721A (ja) | コンタクトホ−ルの形成方法 | |
| JPS63220548A (ja) | 半導体装置の製造方法 | |
| JP2003198101A (ja) | パターン転写用型の製造方法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPH07161657A (ja) | パターン形成方法 | |
| JPH0193147A (ja) | 半導体装置の製造方法 | |
| JPS6329951A (ja) | 微細配線パタ−ン形成法 | |
| JPH02218127A (ja) | ドライエッチング方法 |