JPH0574330A

JPH0574330A - 半導体電子放出素子

Info

Publication number: JPH0574330A
Application number: JP23445691A
Authority: JP
Inventors: Nobuo Watanabe; 信男渡邊; Takeo Tsukamoto; 健夫塚本; Norio Kaneko; 典夫金子
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-09-13
Filing date: 1991-09-13
Publication date: 1993-03-26

Abstract

(57)【要約】【目的】素子構造および製造工程の簡略化とともに、
素子動作の高速化を可能にする。【構成】高濃度Ｐ型半導体基板１０１上に、高濃度Ｐ
型半導体領域１０３と該高濃度Ｐ型半導体領域１０３に
キャリアを供給するＰ型半導体領域１０４とを接触して
配置し、さらに、高濃度Ｐ型半導体領域１０３およびＰ
型半導体領域１０４の周囲に外側に向って、低濃度Ｎ型
半導体領域１０２を配置するとともに、素子表面に、高
濃度Ｐ型半導体領域１０３とのショットキ障壁接合を形
成する金属膜であるショットキ電極１０８を配する。そ
れぞれの半導体領域のキャリア濃度の大小関係は、高濃
度Ｐ型半導体領域１０３＞Ｐ型半導体領域１０４＞低濃
度Ｎ型半導体領域１０２とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体電子放出素子に係
わり、特にアバランシェ降伏を起こさせホット化した電
子を放出させる半導体電子放出素子に関する。

【０００２】

【従来の技術】従来の半導体電子放出素子のうち、アバ
ランシェ降伏機構を用いたものとしては、例えば米国特
許第４２５９６７８号および米国特許第４３０３９３０
号に記載されているものが知られている。これらの半導
体電子放出素子は、半導体基板上にＰ型半導体層とＮ型
半導体層とを形成し、そのＮ型半導体層の表面にセシウ
ム等を付着させて表面の仕事関数を低下させることによ
り電子放出部を形成したものである。そして前記Ｐ型半
導体層と前記Ｎ型半導体層とにより形成されたＰＮ接合
の両端に逆バイアス電圧を印加してアバランシェ降伏を
起こすことにより電子をホット化し、電子放出部から半
導体基板表面に垂直な方向に電子放出を行なうものであ
る。

【０００３】また別に、特開平０１−２２０３２８号に
示されているように、Ｐ型半導体と金属材料、あるいは
Ｐ型半導体と金属化合物とによりショットキ障壁接合を
形成し、そのショットキ障壁接合の両端に逆バイアス電
圧を印加してアバランシェ降伏を起こすことにより電子
をホット化し、電子放出部から半導体基板表面に垂直な
方向に電子放出を行なうものがある。

【０００４】上述した従来の半導体電子放出素子は、Ｐ
Ｎ接合あるいはショットキ障壁接合の両端に逆バイアス
電圧を印加した時に、空乏層幅が最も薄く形成される高
濃度Ｐ型半導体領域においてアバランシェ降伏を起こ
し、そこで生成されるエネルギーの高い電子を固体表面
より外部へ放出させるものである。しかしながら、ＰＮ
接合あるいは前記ショットキ障壁接合の周囲での空乏層
の形状は、その半導体のキャリア濃度および印加電圧に
よって決定される曲率半径を有するために、空乏層の他
の部分よりも電界が集中してしまう。したがって、本来
必要とする高濃度Ｐ型半導体領域でアバランシェ降伏が
生じるよりも低い印加電圧において、その空乏層周囲で
降伏あるいは電流のリークが起こってしまい、素子特性
を悪化させてしまう。

【０００５】また、このＰＮ接合あるいはショットキ障
壁接合の電子放出素子において、アバランシェ降伏を生
じる高濃度Ｐ型半導体領域の周囲のＰ型半導体のキャリ
ア濃度を低下させることにより空乏層周囲の曲率半径を
大きくし、そこでの低電圧での降伏を防ぐことが可能で
あるが、キャリアを供給するための電極とアバランシェ
降伏を起こす高濃度Ｐ型半導体領域との間の電気抵抗値
が高くなり、素子の動作電圧が上昇するばかりでなく、
ジュール熱の発生等による素子特性の悪化の問題が発生
する。

【０００６】そこで従来の素子においては、高濃度Ｐ型
半導体領域の周囲のＰ型半導体領域のキャリア濃度を極
端に低下することが不都合なので、そのＰ型半導体領域
内部に、前記高濃度Ｐ型半導体領域と同心円になるよう
に高濃度Ｎ型半導体のガードリング構造体を形成してい
た。これにより、前記高濃度Ｐ型半導体領域から外部へ
Ｐ型半導体領域、高濃度Ｎ型半導体領域と連続して空乏
層を形成しその最も外側の曲率半径を大きく形成するこ
とにより、空乏層周囲での降伏や電流のリークを防止し
ていた。

【０００７】

【発明が解決しようとする課題】上述した従来の半導体
電子放出素子の素子構造では、リング状のＮ型半導体領
域（ガードリング構造体）を高濃度に形成するためのイ
オン注入あるいは熱拡散等の製造工程や、その高濃度Ｎ
型半導体のガードリングに電圧を印加するためのオーム
性接合電極を形成する工程が必要となり、製造工程が繁
雑になるという問題点がある。

【０００８】また、ガードリングやそのオーム性接合電
極を形成するための広い領域を必要とし、素子の小型化
が困難であった。

【０００９】本発明は、上記従来の技術が有する問題点
に鑑みてなされたもので、素子構造および製造工程の簡
略化とともに、素子動作の高速化を可能にする小型の半
導体電子放出素子を提供することを目的としている。

【００１０】

【課題を解決するための手段】本発明の半導体電子放出
素子は、金属材料あるいは金属化合物材料と半導体との
ショットキ障壁接合からなる電子放出部を有して固体表
面から電子を放出する半導体電子放出素子において、前
記電子放出部が、前記ショットキ障壁接合を形成してア
バランシェ降伏を生じる第１のＰ型半導体領域を備え、
さらに、前記第１のＰ型半導体領域と接して該第１のＰ
型半導体領域へキャリアを供給する第２のＰ型半導体領
域と、前記第１のＰ型半導体領域の周囲に位置して該第
１のＰ型半導体領域とＰＮ接合を形成するとともに、前
記金属材料あるいは金属化合物材料とショットキ障壁接
合を形成するＮ型半導体領域とを有し、前記第１、第２
のＰ型半導体領域およびＮ型半導体領域のキャリア濃度
の大小関係が、（第１のＰ型半導体領域）＞（第２のＰ型半導体領域）
＞（Ｎ型半導体領域）あるいは、（第２のＰ型半導体領域）≧（第１のＰ型半導体領域）
＞（Ｎ型半導体領域）であることを特徴とする。

【００１１】また、本発明の半導体電子放出素子は、Ｎ
型半導体とＰ型半導体とのＰＮ接合からなる電子放出部
を有して固体表面から電子を放出する半導体電子放出素
子において、前記電子放出部が、前記固体表面に位置す
る第１のＮ型半導体領域と、該第１のＮ型半導体領域と
ＰＮ接合を形成してアバランシェ降伏を生じる第１のＰ
型半導体領域とを備え、さらに、前記第１のＰ型半導体
領域と接して該第１のＰ型半導体領域へキャリアを供給
する第２のＰ型半導体領域と、前記第１のＰ型半導体領
域の周囲に位置して前記前記第１のＰ型半導体領域とＰ
Ｎ接合を形成する第２のＮ型半導体領域とを有し、前記
第１、第２のＰ型半導体領域および第１、第２のＮ型半
導体領域のキャリア濃度の大小関係が、（第１のＮ型半導体領域）＞（第１のＰ型半導体領域）
＞（第２のＰ型半導体領域）＞（第２のＮ型半導体領
域）あるいは、（第１Ｎ型半導体領域）＞（第２のＰ型半導体領域）≧
（第１のＰ型半導体領域）＞（第２のＮ型半導体領域）であることを特徴とする。

【００１２】

【作用】本発明は前記課題を解決するために、以下の手
段を講ずるものである。

【００１３】半導体電子放出素子において、アバランシ
ェ降伏を生じる高濃度の第１のＰ型半導体領域の周囲
に、キャリア濃度が低いＮ型半導体領域を形成する。こ
れにより、動作電圧を印加した状態において、第１のＰ
型半導体領域に形成される空乏層の周囲は、その周囲に
ＰＮ接合により形成される空乏層と連続的に繋がり保護
されるので、第１のＰ型半導体領域の周囲で降伏や電流
のリークは起こらない。したがって、従来、製造工程の
簡略化および素子の小型化の観点からも不都合であった
高濃度Ｎ型半導体のガードリング構造を必要としない素
子構造が可能となる。

【００１４】ここで、第１のＰ型半導体領域へのキャリ
アの供給路として第２のＰ型半導体領域を形成すること
により、素子の直列抵抗値を適切な値とすることが可能
となる。したがって、動作速度を速くすることが可能と
なる。

【００１５】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１６】（実施例１）図１は本発明の第１実施例で
あるショットキ障壁接合型の半導体放出素子を示す断面
図である。

【００１７】本実施例の半導体電子放出素子は、高濃度
Ｐ型半導体基板１０１上の略中央部に、円筒状の、第１
のＰ型半導体領域である高濃度Ｐ型半導体領域１０３と
該高濃度Ｐ型半導体領域１０３にキャリアを供給する第
２のＰ型半導体領域であるＰ型半導体領域１０４とを接
触して配置し、さらに、前記高濃度Ｐ型半導体領域１０
３およびＰ型半導体領域１０４の周囲に外側に向って同
心円状に、Ｎ型半導体領域である低濃度Ｎ型半導体領域
１０２を配置するとともに、素子表面に、前記高濃度Ｐ
型半導体領域１０３とのショットキ障壁接合を形成する
金属膜であるショットキ電極１０８とを配してなるショ
ットキ障壁接合型の素子である。

【００１８】さらに、本実施例の半導体電子放出素子
は、前記ショットキ障壁接合に逆電圧を印加するため
の、高濃度Ｐ型半導体基板１０１に対するオーム性接合
電極１０６と前記ショットキ電極１０８に対する電極配
線１０７とが設けられており、前記逆方向電圧は電源１
０９から印加される。

【００１９】なお、前記電極配線１０７は、前述したＰ
型の各半導体領域との短絡を防ぐために前記低濃度Ｎ型
半導体領域１０２上に形成した絶縁膜１０５上にてショ
ットキ電極１０８と接触している。また、図中１１０
は、前記逆方向電圧を印加した状態での空乏層端の形状
を示している。

【００２０】ここで、図２を参照してショットキ障壁接
合を用いた半導体電子放出素子における電子放出過程に
ついて説明する。

【００２１】Ｐ型半導体とショットキ障壁接合を形成し
てなるショットキダイオードに逆バイアス電圧を印加す
ることにより、Ｐ型半導体の伝導帯の底Ｅ_C はショット
キ障壁を形成する金属電極の真空準位Ｅ_VAC よりも高い
エネルギー準位となり、アバランシェ降伏が発生する。
アバランシェ降伏によって生成された電子は、半導体−
金属電極界面に生ずる空乏層内の電界によって格子温度
よりも高いエネルギーを得て、Ｐ型半導体からショット
キ障壁接合を形成する金属電極へと注入される。ショッ
トキ障壁接合を形成する金属電極表面の仕事関数よりも
大きなエネルギーを持った電子は、真空中へ放出され
る。したがって前述のように、金属電極表面を低仕事関
数処理することは電子放出量の増加につながる。

【００２２】以下、図１に示した半導体電子放出素子の
具体的な製造工程の一例について説明する。

【００２３】（１）キャリア濃度が５×１０¹⁸ｃｍ^ー3の
亜鉛（Ｚｎ）ドープの高濃度Ｐ型半導体基板１０１（Ｇ
ａＡｓ）上に分子線エピタキシャル成長（ＭＢＥ）法に
より、シリコン（Ｓｉ）濃度が１×１０¹⁵ｃｍ^ー3以下の
低濃度Ｎ型ＧａＡｓ半導体層を厚さ０．６μｍ成長し
た。この低濃度Ｎ型ＧａＡｓ半導体層が後に低濃度Ｎ型
半導体領域１０２となる。

【００２４】（２）高濃度Ｐ型半導体領域１０３に相当
する領域には、ほぼ均一にＢｅ濃度が２×１０¹⁸ｃｍ^ー3
となるように、集束イオンビーム（ＦＩＢ）注入法によ
り４０ｋｅＶに加速したＢｅイオンを注入した。

【００２５】（３）Ｐ型半導体領域１０４に相当する領
域には、前記高濃度Ｐ型半導体基板１０１に到達し、Ｂ
ｅ濃度がそれぞれ１×１０¹⁸ｃｍ^ー3となるように、ＦＩ
Ｂ注入法により１６０ｋｅＶに加速したＢｅイオンを注
入した。

【００２６】（４）絶縁膜１０５としてＳｉＯ₂ をスパ
ッタリング法により厚さ約０．２μｍ堆積後、８５０
℃、１０秒間の熱処理により注入部を活性化した。

【００２７】（５）前記高濃度Ｐ型半導体基板１０１の
裏面に金（Ａｕ）／クロム（Ｃｒ）を真空蒸着して３５
０℃、５分の熱処理によりオーム性接合電極１０６を形
成した。

【００２８】（６）前記絶縁膜１０５上にアルミニウム
を真空蒸着し、通常のフォトリソグラフィー法により、
電極配線１０７および絶縁膜１０５の開口部を形成し
た。

【００２９】（７）Ｐ型ＧａＡｓ半導体からなるＰ型半
導体領域１０４および高濃度Ｐ型半導体領域１０３に対
してショットキ障壁接合を形成する材料としてタングス
テン（Ｗ）を選択し、前記開口内に、電子ビーム蒸着と
通常のフォトリソグラフィーにより厚さ８ｎｍのショッ
トキ電極１０８を形成した。

【００３０】このようにして作製した半導体電子放出素
子を真空度が約１×１０^ー7Ｔｏｒｒに保たれた真空チャ
ンバ内に設置し、電源１０９によりオーム性接合電極１
０６と電極配線１０９との間に７Ｖを印加したところ、
高濃度Ｐ型半導体領域１０３の上部のショットキ電極１
０８表面より約１５ｐＡの電子放出が観測された。ま
た、印加電圧（素子電圧）を１０Ｖまで順次増大したと
ころ、図３に示すように、電子放出量（エミッション電
流）も約１００ｐＡまで順次増大した。この素子電圧印
加時の空乏層１１０は、高濃度Ｐ型半導体領域１０３に
おいて、ショットキ電極１０８とのショットキ障壁界面
より約０．０４μｍ広がっていると考えられる。その周
囲はＰＮ接合により形成される厚い空乏層によって保護
されているので、電界が最も集中するのは高濃度Ｐ型半
導体領域１０３の部分であり、この領域において効率良
くアバランシェ降伏が起こる。

【００３１】また、上記作製条件において、第１のＰ型
半導体領域である高濃度Ｐ型半導体領域１０３にキャリ
アを供給する第２のＰ型半導体領域であるＰ型半導体領
域１０４のＢｅ濃度のみを３×１０¹⁸ｃｍ^ー3となるよう
に変えて作製した半導体電子放出素子を同様の真空チャ
ンバ内に設置したときの電気特性を図４に示した。その
半導体電子放出素子に対し電源１０９により素子電圧５
Ｖを印加したところ、高濃度Ｐ型半導体領域１０３の上
部のショットキ電極１０８表面より約２０ｐＡ（エミッ
ション電流）の電子放出が観測された。また、素子電圧
を７Ｖまで順次増大したところ、エミッション電流も約
１００ｐＡまで順次増大した。

【００３２】また、本実施例において、電極配線１０７
に、絶縁膜を介して別の電極を設け、該電極と前記電極
配線１０７間に電位差を設定することにより、電子放出
部から放出した電子の飛行方向および運動エネルギーを
規制することが可能となる。このように、前記Ｐ型半導
体領域１０４のキャリア濃度を変えることにより、半導
体放出素子の電流電圧特性を規定することが可能であ
る。また、Ｐ型半導体領域１０４の抵抗値を低下させる
ことにより、素子の直列抵抗値が減少でき、動作速度を
速くすることが可能となった。

【００３３】上述した実施例では、半導体としてＧａＡ
ｓを用いた例を示したが、他の半導体材料として、原理
的には例えばＳｉ，Ｇｅ，ＧａＰ，ＡｌＡｓ，ＧａＡｓ
Ｐ，ＡｌＧａＡｓ，ＳｉＣ，ＢＰ，ＡｌＮ，ダイヤモン
ド等が適用可能であり、特に間接遷移型でバンドギャッ
プの大きい材料が適している。

【００３４】オーム性接合電極１０６の材料としては、
タングステン（Ｗ）の他にＡｌ，Ａｕ，ＬａＢ₆ 等一般
に知られている、前記Ｐ型半導体に対してショットキ障
壁接合を形成するものであれば良い。ただし、前述した
ように、この電極表面の仕事関数は小さいほど電子放出
効率が増大するので、その材料の仕事関数が大きい場合
は表面にＣｓ等の低仕事関数材料を薄く被覆することに
より電子放出効率が向上する。

【００３５】（実施例２）図５は本発明の第２実施例で
あるＰＮ接合型の半導体電子放出素子を示す断面図であ
る。

【００３６】本実施例の半導体電子放出素子は、高濃度
Ｐ型半導体基板５０１上の略中央部に、円筒状の、第１
のＰ型半導体領域である高濃度Ｐ型半導体領域５０３と
該高濃度Ｐ型半導体領域５０３にキャリアを供給する第
２のＰ型半導体領域であるＰ型半導体領域５０４とを接
触して配置し、さらに、前記高濃度Ｐ型半導体領域５０
３およびＰ型半導体領域５０４の周囲に外側に向って同
心円状に、第２のＮ型半導体領域である低濃度Ｎ型半導
体領域５０２を配置するとともに、前記高濃度Ｐ型半導
体領域５０３とのＰＮ接合を形成する第１のＮ型半導体
領域である高濃度Ｎ型半導体領域５０５とからなる電子
放出部を備えたＰＮ接合型の素子である。

【００３７】さらに、本実施例の半導体電子放出素子
は、前記ＰＮ接合部に逆方向電圧を印加するための、高
濃度Ｐ型半導体基板５０１に対するオーム性接合電極５
０７と、高濃度Ｎ型半導体領域５０５に対するオーム性
接合電極５０８と、前記高濃度Ｎ型半導体領域５０５表
面に形成した低仕事関数被覆５０９とが設けられてお
り、前記逆方向電圧は電源５１０から印加される。

【００３８】なお、前記オーム性接合電極５０８は、低
濃度Ｎ型半導体領域５０２との短絡を防ぐため、該低濃
度Ｐ型半導体領域５０２の表面縁部に沿って形成された
絶縁膜５０６を介して前記高濃度Ｎ型半導体領域５０５
に接触されている。また、図中５１１は、前記逆方向電
圧を印加した状態での空乏層端の形状を示している。

【００３９】以下、本実施例の、ＰＮ接合型の半導体電
子放出素子の具体的な製造工程の一例について説明す
る。

【００４０】（１）キャリア濃度が５×１０¹⁸ｃｍ^ー3の
Ｚｎドープの高濃度Ｐ型半導体基板５０１（ＧａＡｓ）
上にＭＢＥ法により、Ｓｉ濃度が５×１０¹⁵ｃｍ^ー3以下
の低濃度Ｎ型ＧａＡｓ半導体層を厚さ０．６μｍ成長し
た。この低濃度Ｎ型ＧａＡｓ半導体層が後に低濃度Ｎ型
半導体領域５０２となる。

【００４１】（２）高濃度Ｐ型半導体領域５０３に相当
する領域には、ほぼ均一にＢｅ濃度が２×１０¹⁸ｃｍ^ー3
となるように、ＦＩＢ注入法により４０ｋｅＶに加速し
たＢｅイオンを注入した。

【００４２】（３）Ｐ型半導体領域５０４に相当する領
域には、高濃度Ｐ型半導体基板５０１に到達し、Ｂｅ濃
度が５×１０¹⁷ｃｍ^ー3となるように、ＦＩＢ注入法によ
り１６０ｋｅＶに加速したＢｅイオンを注入した。

【００４３】（４）高濃度Ｎ型半導体領域５０５に相当
する領域には、通常のイオン注入法により深さ１０ｎｍ
にわたりＳｉ濃度が約１×１０¹⁹ｃｍ^ー3となるように、
１０ｋｅＶに加速したＳｉイオンを注入した。この高濃
度Ｎ型半導体領域５０５は、その下の高濃度Ｐ型半導体
領域５０３でアバランシェ降伏により生成された電子が
通過する領域であるため、厚く形成すると、そこでの散
乱によるエネルギーロスが大きくなり、電子放出効率が
悪化する。そこで、このイオン注入を低加速電圧で行な
うか、あるいはイオン注入後に表面をエッチングするな
どして、厚さを１０ｎｍ以下に形成するのが望ましい。
この高濃度Ｎ型半導体領域５０５を形成することによ
り、前記高濃度Ｐ型半導体領域とのＰＮ接合からなる電
子放出部が形成されたことになる。

【００４４】（５）絶縁膜５０６としてＳｉＯ₂ をスパ
ッタリング法により厚さ約０．２μｍ堆積後、８５０
℃、１０秒間の熱処理により注入部を活性化した。

【００４５】（６）高濃度Ｐ型半導体基板５０１に対す
るオーム性接合電極５０７として高濃度Ｐ型半導体基板
５０１の裏面にＡｕ／Ｃｒを、また、高濃度Ｎ型半導体
領域５０５に対するオーム性接合電極５０８としてＡｕ
／Ｇｅをそれぞれ真空蒸着し、通常のフォトリソエッチ
ングしたのち、３５０℃、５分の合金化熱処理を行なっ
た。

【００４６】（７）次に、前記高濃度Ｎ型半導体領域５
０５が露出している部分に、低仕事関数材料であるセシ
ウム（Ｃｓ）を超高真空中で単原子層程度蒸着して低仕
事関数被膜５０９とした。

【００４７】このようにして作製した半導体電子放出素
子を約１×１０^-11 Ｔｏｒｒ以下に保たれた真空チャン
バ内に設置し、電源５１０によりオーム性接合電極５０
７、５０８間に６Ｖの素子電圧を印加したところ、高濃
度Ｎ型半導体領域５０５の上部の低仕事関数被膜５０９
（Ｃｓ）表面より約０．１μＡの電子放出が観測され
た。このように本実施例により、従来の半導体電子放出
素子と同等の電子放出特性を有する、製造工程の簡略な
ＰＮ接合型半導体電子放出素子が形成可能となった。

【００４８】また、本実施例の場合も、前述の第１実施
例の場合と同様に、オーム性接合電極５０８と別の電極
との間に電極差を設定することにより、電子の飛行方向
および運動エネルギーを規制することが可能である。

【００４９】（実施例３）図６は本発明の第３実施例で
ある、複数の電子放出部が設けられた、ショットキ障壁
型のマルチ半導体電子放出素子を示す図であり、（ａ）
はその平面図、（ｂ）は（ａ）のＡ−Ａ’線断面図であ
る。

【００５０】本実施例のマルチ半導体電子放出素子は、
半導体基板６０１に形成した高濃度Ｐ型半導体領域６０
２上に、４個の電子放出部６００Ａ，６００Ｂ，６００
Ｃ，６００Ｄをマトリクス状に設けたものである。

【００５１】前記電子放出部６００Ａ，６００Ｂ，６０
０Ｃ，６００Ｄは何れも同じ構成であるので、電子放出
部６００Ａを例にして説明する。

【００５２】電子放出部６００Ａは、第１のＰ型半導体
領域である高濃度Ｐ型半導体領域６０４Ａと、該高濃度
Ｐ型半導体領域６０４Ａに接触して配置されて該高濃度
Ｐ型半導体領域６０４Ａにキャリアを供給する第２のＰ
型半導体領域であるＰ型半導体領域６０５Ａと、前記高
濃度Ｐ型半導体領域６０４ＡおよびＰ型半導体領域６０
５Ａの周囲に位置したＮ型半導体領域である低濃度Ｎ型
半導体領域６０３と、前記高濃度Ｐ型半導体領域６０４
Ａとのショットキ障壁接合を形成するショットキ電極６
１０Ａとからなる、前述した第１実施例と同様な構成の
ものである。

【００５３】さらに、前記ショットキ障壁接合に逆方向
電圧を印加するための、前記高濃度Ｐ型半導体領域６０
２に対するオーム性接合電極６０８とショットキ電極６
１０Ａに対する電極配線６０９Ａとが設けられている。
前記電極配線６０９Ａは、前述したＰ型の各半導体領域
との短絡を防ぐために低濃度Ｎ型半導体領域６０３上に
形成した絶縁膜６０７上にて前記ショットキ電極６１０
Ａと接触している。

【００５４】前記オーム性接合電極６０８は、高濃度Ｐ
型半導体領域６０６を介して前記高濃度Ｐ型半導体領域
６０２に接続されており、本実施例の場合、図６の
（ａ）に示すように、２箇所に設けられている。このオ
ーム性接合電極６０８は、前記４個の電子放出部６００
Ａ、６００Ｂ、６００Ｃ、６００Ｄについて共通の電極
である。

【００５５】また、前記ショットキ電極６１０Ａは、他
の電子放出部６００Ｂ、６００Ｃ、６００Ｄのショット
キ電極６１０Ｂ、６１０Ｃ、６１０Ｄ（６１０Ｃ、６１
０Ｄは不図示）と共通に接続してもよいが、その場合、
前記オーム性接合電極６０８が共通であるため、４個の
電子放出部６００Ａ、６００Ｂ、６００Ｃ、６００Ｄは
同時に電子放出動作がコントロールされることになる。
一方、各電子放出部６００Ａ、６００Ｂ、６００Ｃ、６
００Ｄのショットキ電極６１０Ａ、６１０Ｂ、６１０
Ｃ、６１０Ｄを独立とした場合は、各電子放出部６００
Ａ、６００Ｂ、６００Ｃ、６００Ｄ毎のコントロールが
可能となる。

【００５６】さらに、前述したような構成の４個の電子
放出部６００Ａ、６００Ｂ、６００Ｃ、６００Ｄが形成
された素子表面は、前記絶縁膜６０７上に設けられた、
絶縁材料からなる支持体６１１を介して金属膜からなる
ゲート６１２で、前記オーム性接合電極６０８以外の部
分が覆われている。このゲート６１２には、前記電子放
出部６００Ａ、６００Ｂ、６００Ｃ、６００Ｄの上方に
対応する位置に、それぞれ開口部６１３Ａ、６１３Ｂ、
６１３Ｃ、６１３Ｄが形成されており、各電子放出部６
００Ａ、６００Ｂ、６００Ｃ、６００Ｄからの放出電子
は前記開口部６１３Ａ、６１３Ｂ、６１３Ｃ、６１３Ｄ
を通って外部へ飛び出すことになる。

【００５７】以下、本実施例のマルチ半導体電子放出素
子の具体的な製造工程の一例について説明する。

【００５８】（１）不純物濃度を１×１０¹⁴ｃｍ^ー3以下
としたアンドープの半絶縁性の半導体基板６０１（Ｇａ
Ａｓ）に、通常のフォトリソグラフィー法により反転パ
ターンを形成した後、Ｂｅ濃度が３×１０¹⁸ｃｍ^ー3とな
るように通常のイオン注入を行なった。

【００５９】そして、８５０℃、１０秒間の熱処理によ
り、Ｘ方向に長いストライプ状の高濃度Ｐ型半導体領域
６０２を形成した。

【００６０】（２）ＭＢＥ法によりＳｉ濃度が１×１０
¹⁵ｃｍ^ー3の低濃度Ｎ型半導体領域６０３としてＧａＡｓ
を厚さ０．６μｍだけ成長した。

【００６１】（３）高濃度Ｐ型半導体領域６０４Ａ、６
０４Ｂ、６０４Ｃ、６０４Ｄに相当する領域にはＢｅ濃
度が２×１０¹⁸ｃｍ^ー3となるように、また、Ｐ型半導体
領域６０５Ａ、６０５Ｂ、６０５Ｃ、６０５Ｄに相当す
る領域にはＢｅ濃度が５×１０¹⁷ｃｍ^ー3となるように、
それぞれＦＩＢ注入法により４０ｋｅＶおよび１６０ｋ
ｅＶに加速したＢｅイオンを注入した。

【００６２】（４）高濃度Ｐ型半導体領域６０６に相当
する領域には、低濃度Ｎ型半導体領域６０３より高濃度
Ｐ型半導体領域６０２までＢｅ濃度がほぼ均一に３×１
０¹⁸ｃｍ^ー3となるように、ＦＩＢ注入法によりＢｅイオ
ンを注入した。

【００６３】以上（１）から（４）のＭＢＥ成長工程と
ＦＩＢ注入工程とは、それぞれの装置が真空トンネルで
接続されているので、大気にさらされることなく行なわ
れた。

【００６４】さらに、８５０℃、１０秒間の熱処理によ
り、高濃度Ｐ型半導体領域６０４Ａ、６０４Ｂ、６０４
Ｃ、６０４Ｄ、Ｐ型半導体領域６０５Ａ、６０５Ｂ、６
０５Ｃ、６０５Ｄおよび高濃度Ｐ型半導体領域６０６を
活性化した。

【００６５】（５）前述のようにイオン注入が施された
低濃度Ｐ型半導体領域６０３上に、絶縁膜６０７とし
て、通常のスパッタリング法によりＳｉＯ₂を厚さ０．
２μｍ堆積した後、通常のフォトリソエッチング法によ
りそれぞれの開口を形成した。

【００６６】（６）高濃度Ｐ型半導体領域６０６上には
Ａｕ／Ｃｒを真空蒸着し、３５０℃、５分の熱処理によ
りオーム性接合電極６０８を形成した。

【００６７】（７）電極配線６０９Ａ、６０９Ｂ、６０
９Ｃ、６０９Ｄとしてアルミニウム（Ａｌ）を、また、
高濃度Ｐ型半導体領域６０４Ａ、６０４Ｂ、６０４Ｃ、
６０４Ｄに対してショットキ障壁接合を形成する材料と
してタングステン（Ｗ）を、電子ビーム蒸着によりそれ
ぞれ厚さ０．５μｍおよび８ｎｍ蒸着し、通常のフォト
リソエッチング法により電極配線６０９Ａ、６０９Ｂ、
６０９Ｃ、６０９Ｄおよびショットキ電極６１０Ａ、６
１０Ｂ、６１０Ｃ、６１０Ｄを形成した。

【００６８】（８）絶縁材料による支持体６１１および
ゲート６１２としては、ＳｉＯ₂ およびタングステン
（Ｗ）をそれぞれ真空蒸着法により順次堆積し、通常の
フォトリソエッチング法により開口部６１３Ａ、６１３
Ｂ、６１３Ｃ、６１３Ｄを形成した。

【００６９】以上の工程（１）〜（８）により４個の電
子放出部６００Ａ、６００Ｂ、６００Ｃ、６００Ｄを有
するマルチ半導体電子放出素子が完成した。

【００７０】同様にして電子放出部をＸ方向に２０個、
Ｙ方向に１０個マトリクス状に並べたマルチ半導体電子
放出素子を作製し、真空度が約１×１０^ー7Ｔｏｒｒの真
空チャンバ内に設置し、電子放出部全部に逆方向電圧７
Ｖを印加したところ、合計約２０ｎＡの電子放出が確認
された。また、任意のオーム性接合電極６０８と任意の
電極配線６０９との間のみに逆方向電圧を印加すること
により、その交点の素子のみが電子放出することが確認
された。このように本実施例によれば、従来のマルチ半
導体電子放出素子と同等の電子放出特性を有する、製造
の簡単な電子放出素子が形成可能となった。

【００７１】

【発明の効果】本発明は、以上説明したように構成され
ているので、下記のような効果を奏する。

【００７２】（１）キャリア濃度の高い第１のＰ型半導
体領域の外側に低濃度のＮ型半導体領域を形成すること
で、空乏層の形状を、前記第１のＰ型半導体領域におい
て最も電界が集中しやすい形状にすることができる。そ
れによって、前記第１のＰ型半導体領域でのみ効率良く
アバランシェ降伏が生じることになるので、前述した従
来の技術で設けられていたガードリング構造とそのオー
ム性接合電極が不要となり、小型化でき、素子構造とと
もに製造工程が簡略化される。

【００７３】（２）前記第１のＰ型半導体領域にキャリ
アを供給するための第２のＰ型半導体領域のキャリア濃
度を大きくすることで、素子の直列抵抗値が低下するの
で、動作速度の速い半導体電子放出素子を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の半導体電子放出素子の第１実施例を示
す断面図である。

【図２】ショットキ障壁接合の半導体電子放出素子のエ
ネルギーバンドの一例を示す図である。

【図３】本発明の半導体電子放出素子の電流−電圧特性
の一例を示す図である。

【図４】本発明の半導体電子放出素子の電流−電圧特性
の他の例を示す図である。

【図５】本発明の半導体電子放出素子の第２実施例を示
す断面図である。

【図６】本発明の半導体電子放出素子の第３実施例を示
す断面図である。

【符号の説明】

１０１、５０１高濃度Ｐ型半導体基板１０２、５０２、６０３低濃度Ｎ型半導体領域１０４、５０４、６０５Ｐ型半導体領域１０３、５０３、６０２、６０４、６０６高濃度Ｐ
型半導体領域１０６、５０７、５０８、６０８オーム性接合電極１０５、５０６、６０７絶縁膜１０８、６１０ショットキ電極１０７、６０９電極配線１０９、５１０電源１１０、５１１空乏層５０５高濃度Ｎ型半導体領域５０９低仕事関数被膜６００電子放出部６０１半導体基板６１１支持体６１２ゲート６１３開口部

Claims

【特許請求の範囲】

【請求項１】金属材料あるいは金属化合物材料と半導
体とのショットキ障壁接合からなる電子放出部を有して
固体表面から電子を放出する半導体電子放出素子におい
て、前記電子放出部が、前記ショットキ障壁接合を形成して
アバランシェ降伏を生じる第１のＰ型半導体領域を備
え、さらに、前記第１のＰ型半導体領域と接して該第１のＰ
型半導体領域へキャリアを供給する第２のＰ型半導体領
域と、前記第１のＰ型半導体領域の周囲に位置して該第１のＰ
型半導体領域とＰＮ接合を形成するとともに、前記金属
材料あるいは金属化合物材料とショットキ障壁接合を形
成するＮ型半導体領域とを有し、前記第１、第２のＰ型半導体領域およびＮ型半導体領域
のキャリア濃度の大小関係が、（第１のＰ型半導体領域）＞（第２のＰ型半導体領域）
＞（Ｎ型半導体領域）であることを特徴とする半導体電子放出素子。
【請求項２】電子放出部から放出した電子の飛行方向
を規定するための電極を固体表面近傍に設けたことを特
徴とする請求項１記載の半導体電子放出素子。
【請求項３】電子放出部から放出した電子の運動エネ
ルギーを規定するための電極を固体表面近傍に設けたこ
とを特徴とする請求項１あるいは２記載の半導体電子放
出素子。
【請求項４】電子放出部の、ショットキ障壁接合を形
成する金属材料あるいは金属化合物材料の表面に、該金
属材料あるいは金属化合物材料とは仕事関数の異なる材
料を堆積したことを特徴とする請求項１、２あるいは３
記載の半導体電子放出素子。
【請求項５】電子放出部が半導体基板上に形成された
ことを特徴とする請求項１、２、３あるいは４記載の半
導体電子放出素子。
【請求項６】電子放出部が同一基板上に複数個設けら
れていることを特徴とする請求項１、２、３あるいは４
記載の半導体電子放出素子。
【請求項７】基板が半導体基板であることを特徴とす
る請求項６記載の半導体電子放出素子。
【請求項８】複数の電子放出部が、それぞれ電気的に
独立し、個々に電子放出可能なことを特徴とする請求項
６あるいは７記載の半導体電子放出素子。
【請求項９】電子放出部の第１、第２のＰ型半導体領
域およびＮ型半導体領域をイオン注入法により形成した
ことを特徴とする請求項１、２、３、４、５、６、７あ
るいは８記載の半導体電子放出素子。
【請求項１０】金属材料あるいは金属化合物材料と半
導体とのショットキ障壁接合からなる電子放出部を有し
て固体表面から電子を放出する半導体電子放出素子にお
いて、前記電子放出部が、前記ショットキ障壁接合を形成して
アバランシェ降伏を生じる第１のＰ型半導体領域を備
え、さらに、前記第１のＰ型半導体領域と接して該第１のＰ
型半導体領域へキャリアを供給する第２のＰ型半導体領
域と、前記第１のＰ型半導体領域の周囲に位置して該第１のＰ
型半導体領域とＰＮ接合を形成するとともに、前記金属
材料あるいは金属化合物材料とショットキ障壁接合を形
成するＮ型半導体領域とを有し、前記第１、第２のＰ型半導体領域およびＮ型半導体領域
のキャリア濃度の大小関係が、（第２のＰ型半導体領域）≧（第１のＰ型半導体領域）
＞（Ｎ型半導体領域）であることを特徴とする半導体電子放出素子。
【請求項１１】電子放出部から放出した電子の飛行方
向を規定するための電極を素子表面近傍に設けたことを
特徴とする請求項１０記載の半導体電子放出素子。
【請求項１２】電子放出部から放出した電子の運動エ
ネルギーを規定するための電極を素子表面近傍に設けた
ことを特徴とする請求項１０あるいは１１記載の半導体
電子放出素子。
【請求項１３】電子放出部の、ショットキ障壁接合を
形成する金属材料あるいは金属化合物材料の表面に、該
金属材料あるいは金属化合物材料とは仕事関数の異なる
材料を堆積したことを特徴とする請求項１０，１１ある
いは１２記載の半導体電子放出素子。
【請求項１４】電子放出部が半導体基板上に形成され
たことを特徴とする請求項１０、１１，１２あるいは１
３記載の半導体電子放出素子。
【請求項１５】電子放出部が同一基板上に複数個設け
られていることを特徴とする請求項１０、１１、１２あ
るいは１３記載の半導体電子放出素子。
【請求項１６】基板が半導体基板であることを特徴と
する請求項１５記載の半導体電子放出素子。
【請求項１７】複数の電子放出部が、それぞれ電気的
に独立し、個々に電子放出可能なことを特徴とする請求
項１５あるいは１６記載の半導体電子放出素子。
【請求項１８】電子放出部の第１、第２のＰ型半導体
領域およびＮ型半導体領域を、イオン注入法により形成
したことを特徴とする請求項９、１０、１１、１２、１
３、１４、１５、１６あるいは１７記載の半導体電子放
出素子。
【請求項１９】Ｎ型半導体とＰ型半導体とのＰＮ接合
からなる電子放出部を有して固体表面から電子を放出す
る半導体電子放出素子において、前記電子放出部が、前記固体表面に位置する第１のＮ型
半導体領域と、該第１のＮ型半導体領域とＰＮ接合を形
成してアバランシェ降伏を生じる第１のＰ型半導体領域
とを備え、さらに、前記第１のＰ型半導体領域と接して該第１のＰ
型半導体領域へキャリアを供給する第２のＰ型半導体領
域と、前記第１のＰ型半導体領域の周囲に位置して前記前記第
１のＰ型半導体領域とＰＮ接合を形成する第２のＮ型半
導体領域とを有し、前記第１、第２のＰ型半導体領域および第１、第２のＮ
型半導体領域のキャリア濃度の大小関係が、（第１のＮ型半導体領域）＞（第１のＰ型半導体領域）
＞（第２のＰ型半導体領域）＞（第２のＮ型半導体領
域）であることを特徴とする半導体電子放出素子。
【請求項２０】電子放出部から放出した電子の飛行方
向を規定するための電極を固体表面近傍に設けたことを
特徴とする請求項１９記載の半導体電子放出素子。
【請求項２１】電子放出部から放出した電子の運動エ
ネルギーを規定するための電極を固体表面近傍に設けた
ことを特徴とする請求項１９あるいは２０記載の半導体
電子放出素子。
【請求項２２】電子放出部の第１のＮ型半導体領域の
表面に、仕事関数の異なる材料を堆積したことを特徴と
する請求項１９、２０あるいは２１記載の半導体電子放
出素子。
【請求項２３】電子放出部が半導体基板上に形成され
たことを特徴とする請求項１９、２０、２１あるいは２
２記載の半導体電子放出素子。
【請求項２４】電子放出部が同一基板上に複数個設け
られていることを特徴とする請求項１９、２０、２１あ
るいは２２記載の半導体電子放出素子。
【請求項２５】基板が半導体基板であることを特徴と
する請求項２４記載の半導体電子放出素子。
【請求項２６】複数の電子放出部が、それぞれ電気的
に独立し、それぞれ個々に電子放出可能なことを特徴と
する請求項２４あるいは２５記載の半導体電子放出素
子。
【請求項２７】第１、第２のＰ型半導体領域および第
１、第２のＮ型半導体領域をイオン注入法により形成し
たことを特徴とする請求項１９、２０、２１、２２、２
３、２４、２５あるいは２６記載の半導体電子放出素
子。
【請求項２８】Ｎ型半導体とＰ型半導体とのＰＮ接合
からなる電子放出部を有して固体表面から電子を放出す
る半導体電子放出素子において、前記電子放出部が、前記固体表面に位置する第１のＮ型
半導体領域と、該第１のＮ型半導体領域とＰＮ接合を形
成してアバランシェ降伏を生じる第１のＰ型半導体領域
とを備え、さらに、前記第１のＰ型半導体領域と接して該第１のＰ
型半導体領域へキャリアを供給する第２のＰ型半導体領
域と、前記第１のＰ型半導体領域の周囲に位置して前記前記第
１のＰ型半導体領域とＰＮ接合を形成する第２のＮ型半
導体領域とを有し、前記第１、第２のＰ型半導体領域および第１、第２のＮ
型半導体領域のキャリア濃度の大小関係が、（第１Ｎ型半導体領域）＞（第２のＰ型半導体領域）≧
（第１のＰ型半導体領域）＞（第２のＮ型半導体領域）であることを特徴とする半導体電子放出素子。
【請求項２９】電子放出部から放出した電子の飛行方
向を規定するための電極を固体表面近傍に設けたことを
特徴とする請求項２８記載の半導体電子放出素子。
【請求項３０】電子放出部から放出した電子の運動エ
ネルギーを規定するための電極を固体表面近傍に設けた
ことを特徴とする請求項２８あるいは２９記載の半導体
電子放出素子。
【請求項３１】電子放出部の第１のＮ型半導体領域の
表面に、仕事関数の異なる材料を堆積したことを特徴と
する請求項２８、２９あるいは３０記載の半導体電子放
出素子。
【請求項３２】電子放出部が半導体基板上に形成され
たことを特徴とする請求項２８、２９、３０あるいは３
１記載の半導体電子放出素子。
【請求項３３】電子放出部が同一基板上に複数個設け
られていることを特徴とする請求項２８、２９、３０あ
るいは３１記載の半導体電子放出素子。
【請求項３４】基板が半導体基板であることを特徴と
する請求項３３記載の半導体電子放出素子。
【請求項３５】複数の電子放出部が、それぞれ電気的
に独立し、それぞれ個々に電子放出可能なことを特徴と
する請求項３３あるいは３４記載の半導体電子放出素
子。
【請求項３６】第１、第２のＰ型半導体領域および第
１、第２のＮ型半導体領域を、イオン注入法により形成
したことを特徴とする請求項２８、２９、３０、３１、
３２、３３、３４あるいは３５記載の半導体電子放出素
子。