JPH0574167B2 - - Google Patents

Info

Publication number
JPH0574167B2
JPH0574167B2 JP63306582A JP30658288A JPH0574167B2 JP H0574167 B2 JPH0574167 B2 JP H0574167B2 JP 63306582 A JP63306582 A JP 63306582A JP 30658288 A JP30658288 A JP 30658288A JP H0574167 B2 JPH0574167 B2 JP H0574167B2
Authority
JP
Japan
Prior art keywords
particles
copper
powder
oxide powder
copper oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63306582A
Other languages
English (en)
Other versions
JPH02152105A (ja
Inventor
Kenichiro Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63306582A priority Critical patent/JPH02152105A/ja
Priority to CA002004231A priority patent/CA2004231C/en
Priority to EP89122196A priority patent/EP0371512B1/en
Priority to US07/444,423 priority patent/US5116657A/en
Priority to DE68914104T priority patent/DE68914104T2/de
Publication of JPH02152105A publication Critical patent/JPH02152105A/ja
Priority to US07/639,262 priority patent/US5087413A/en
Priority to US07/639,217 priority patent/US5080966A/en
Publication of JPH0574167B2 publication Critical patent/JPH0574167B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 〔概要〕 グリーンシートの貫通穴に充填され、該グリー
ンシートの焼成によつてビアを形成する導電材料
に関し、 ビアの形成時に於けるポアーをなくし、粒子の
密度を向上させることを目的とし、 銅粉末に所定量の酸化銅粉末を加えることで有
機チタンを含む溶剤によつて混合、乾燥し、該銅
粉末および酸化銅粉末のそれぞれの粒子に有機チ
タンの皮膜を形成させ、更に、乾燥後、凝固粒を
除去することで、高速気流衝突法により分散、球
形化処理を該粒子に施すことで形成されるように
する。
〔産業上の利用分野〕
本発明はグリーンシートの貫通穴に充填され、
該グリーンシートの焼成によつてビアを形成する
導電材料に関する。
電子機器に広く用いられるプリント基板は半導
体素子の高密度実装化に伴い、グリーンシートを
積層することで構成される多層セラミツク基板が
使用されるようになつた。
このような多層セラミツク基板は、一般的に、
貫通穴に導電材料の充填が行われたグリーンシー
トの複数枚を積層し、焼成することで形成され、
貫通穴に形成されたビアによつてグリーンシート
の積層間におけるパターンの導通が行われるよう
に構成される。
したがつて、このような貫通穴に導電材料が充
填されることでビアの形成を行う導電材料として
は、通常、銅材が使用され、電気抵抗が低くなる
ように配慮されている。
〔従来の技術〕
従来は第５図および第６図に示す従来の説明図
に示すように構成されていた。第５図のａはビア
の製作説明図、ｂは銅ペーストの製造工程図、第
６図のａ１，ａ２は粒子の焼結説明図、ｂはビア
の断面図、ｃは多層セラミツク基板の側面図であ
る。
第５図のａに示すように、所定個所に貫通穴１
２が設けられたグリーンシート１１にマスク１４
を重ね合わせることで、銅ペースト１７がスキー
ジ１５によつて塗布され、それぞれの貫通穴１２
に銅ペースト１７の充填を行う。
また、この銅ペースト１７は第５図のｂに示す
ように、粒径1μmm程度の銅粉末１と油性剤、
MEKなどの溶剤１６とを混合し、ミキサーによ
る混合工程Ｆによつて混練することで製造されて
いた。
このような銅ペースト１７は貫通穴１２に充填
された状態では、第６図のａ１に示すように、銅
粉末１の粒子１Ａの互いの間には隙間が生じる状
態となつているが、グリーンシート１１の約800
℃の温度による焼結と同時に、粒子１Ａの互いが
焼結され、ａ２に示すように粒子１Ａの互が結合
される。
そこで、貫通穴１２に充填された銅ペースト１
７はグリーンシート１１の焼結によつてｂに示す
ビア１３の形成が行われていた。
〔発明が解決しようとする課題〕
このような銅ペース１７の焼結によつてビア１
３を形成する場合、銅ペースト１７には多くの有
機物が含まれているため、焼結の過程でその有機
物がガス化され飛散されることになる。
しかし、このようなガス化による飛散が銅粉末
１およびグリーンシート１１の焼結の進行過程の
後期に発生すると、第６図のｂに示すように、貫
通穴１２とビア１３の界面およびビア１３の内部
にポアー１３Ａが生じ、銅粉末１における粒子１
Ａの互の結合が粗となる。
したがつて、ビア１３の電気抵抗が大きくなる
ばかりでなく、第６図のｃのように複数のグリー
ンシート１１を積層、焼成することで多層セラミ
ツク基板１８を構成した時、Ｇ１部に示すよう
に、ビア１３に盛り上がりが生じたり、または、
Ｇ２に示すように表面層に形成されたパターン１
０を剥離させることになり、ビア１３がパターン
１０に確実に接合されなくなる問題を有してい
た。
そこで、本発明では、ビアに於けるポアーをな
くし、粒子の密度を向上させることを目的とす
る。
〔課題を解決するための手段〕
第１図は本第１の発明の原理説明図で、第２図
は本第２の発明の原理説明図である。
第１図および第２図に示すように、銅粉末１に
所定量の酸化銅粉末２を加えて、有機チタンを含
む溶剤によつて混合、乾燥し、該銅粉末１および
酸化銅粉末２のそれぞれの粒子１Ａ，２Ａに有機
チタンの皮膜４を形成させ、更に、乾燥後、凝固
粒を除去することで、高速気流衝突法により分
散、球形化処理を該粒子に施すことで形成される
ようにする。
このように形成することによつて前述の課題は
解決される。
〔作用〕
即ち、銅粉末１に所定量の酸化銅粉末２を加え
ることで焼結工程に於ける有機物のガス化を促進
させ、ガス化による飛散が比較的低温時に行われ
るようにし、また、銅粉末１と酸化銅粉末２との
混合した粒子１Ａ，２Ａに有機チタンの皮膜４を
形成し、該有機チタンの皮膜４によつて貫通穴の
壁面に対する該粒子１Ａ，２Ａの密着性の向上を
図り、更に、分散、球形化処理を該粒子に施すこ
とで充填に際しての銅粉末１および酸化銅粉末２
の充填量が増加されるようにしたものである。
したがつて、焼成に際して、従来の銅ペースト
のようなポアーの発生を防ぐことができ、ビアの
電気抵抗を小さくすると共に、パターンの接合が
確実となり、品質の向上を図ることができる。
〔実施例〕
以下本発明を第３図および第４図を参考に詳細
に説明する。第３図は本第１の発明による一実施
例の説明図でａ１〜ａ３は導電材料の構成図、ｂ
はグリーンシートの側面断面図、ｃはビアの断面
図、第４図は本第２の発明による一実施例の製造
工程図である。全図を通じて、同一符号は同一対
象物を示す。
第３図のａ１に示すように、銅粉末１と酸化銅
粉末２とを混合したそれぞれの粒子１Ａ，２Ａに
は有機チタンによる皮膜４をａ２に示すように形
成し、更に、それぞれの粒子１Ａ，２Ａがａ３に
示すように分離、球形化することで導電材料６を
構成するようにしたものである。
そこで、このように構成された導電材料６をｂ
に示すように、グリーンシート１１の貫通穴１２
に充填させる。
この充填は前述と同様にマスクフイルム１４に
よつて行われるが、この場合は、それぞれの粒子
１Ａ，２Ａが球形化されているため、密度の高い
充填を行うことができる。
また、このようにして導電材料６が充填された
グリーンシート１１を焼成することで多層セラミ
ツク基板１８を形成するとｃに示すように、貫通
穴１２に充填された導電材料６が焼結され、ビア
７が形成される。
このようなグリーンシート１１の焼成は、通
常、約800℃の温度によつて行われるが、その際、
有機物が約400℃程度で分解を開始し、その後ガ
ス化するものと炭素として残るものとがあり、炭
素として残留したものは高温域（600〜800℃程
度）でなければガス化しない。
しかし、導電材料６に酸化銅粉末が混入される
ことで残留炭素の分解、ガス化を促進させること
が行われ、低温域で残留炭素の分解を行うことが
できる。
また、有機チタン３Ｂによつて形成された皮膜
４は、グリーンシート１１の焼成温度である約
800℃で酸化チタンTiO2となり、銅粉末１と酸化
銅粉末２とを混合した粒子１Ａ，２Ａをグリーン
シート１１に含まれるアルミナに結合させ、ビア
７が貫通穴１２の内壁に密着させるように形成さ
れる。
したがつて、ビア７に於ける粒子１Ａ，２Ａの
密度が高くなり、しかも、ビア７の内部および界
面にはポアーの発生がなくなり、ビア７に於ける
電気抵抗を低くすることができる。
また、このような導電材料６は第４図に示す製
造工程によつて製造することができる。
先づ、粒径1μmm程度の銅粉末１に対して１〜
20％の酸化銅粉末２を混合し、一方、この銅粉末
１と酸化銅粉末２との混合に対して重量比0.5％
の有機チタン３Ｂ（イソスルホニルトリドデシル
ベンゼンチタネート）をMEK3Aに溶解すること
で溶剤３を形成し、混合工程Ａでは、ミキサによ
つて銅粉末１と酸化銅粉末２とを溶剤３によつて
約30分間混合を行う。
この混合後は、乾燥工程Ｂによつて溶剤３中の
MEK3Aを蒸発させ、乾燥を行う。この乾燥によ
つて前述のそれぞれの粒子１Ａ，２Ａの外周には
有機チタン３Ｂによる有機チタンの皮膜４を形成
させることが行われる。
次に、乾燥工程Ｂによつて凝固された粉末を解
砕し、選択工程Ｃではフイルタ（約100メツシユ）
などによつて分級し、それぞれの粒子１Ａ，２Ａ
が所定の粒径以下になるように選別を行う。
このようにして形成された混合粉末は、分散、
球形化工程Ｄで、例えば、ハイブリダイゼーシヨ
ンシステム（奈良機械製作所）を用い高速気流衝
突法により分散および粒子の球形化を行い、導電
材料６の形成を行う。
したがつて、導電材料６は、銅粉末１に酸化銅
粉末２を混合したものであり、更に、混合された
それぞれの粒子１Ａ，２Ａには有機チタンの皮膜
４が形成され、また、それぞれの粒子１Ａ，２Ａ
は凝固することのないように分散され、しかも、
それぞれが球形化されるように製造することが行
われたものである。
ここで、酸化銅粉末２の添加量の有効範囲につ
いて検討するよう酸化銅粉末２の銅粉末１に対
し、「１％」、「５％」、「10％」、「25％」、「50％
」
添加して導電材料６を形成してみた。
その結果を第７図ａ〜ｆの金属組織を示す顕微
鏡写真により説明する。
これら第７図ａ〜ｆは多層セラミツク着板１８
の側面断面で、ビア７が露出されるようセラミツ
クを選択エツチングするようにしたものであり、
倍率は1000倍である。
第７図ａは酸化銅粉末２が添加されていない場
合の従来のビア１３の場合の例で、中央部の上下
に貫通する白色の柱状のビア１３には黒色の空洞
となつたポアー１３Ａが多く発生している。
ｂは酸化銅粉末２を「１％」添加した本発明に
よるビア７の例で、中央部の上下に貫通する白色
の柱状のビア７には小さな黒点のポアー１３Ａが
若干発生するが、極めて小さくなつており、酸化
銅粉末２によるポアー１３Ａの低減効果が極めて
大きいことを示している。
ｃ，ｄ，ｅはそれぞれ酸化銅粉末２を「５％」、
「10％」、「25％」添加した例で、同様の柱状のい
づれのビア７に対しても前述のような黒色の空洞
となつたポアー１３Ａはほとんどなく、良好なビ
ア７を形成することができる。
しかし、ｆに示すように、酸化銅粉末２を「50
％」添加した場合は、前述と同様にポアー１３Ａ
は発生しないが、この場合は酸化銅の還元が困難
となり、酸化銅粉末２の添加量が多くなることに
より、銅の粒子形状が不規則となり、断線し易く
なる。
したがつて、酸化銅粉末２の添加量は「50％」
未満にすることが望ましい。
また、銅粉末１と酸化銅粉末２とを混合した粉
末を球形、分散化処理することによる効果を第８
図ａ，ｂの金属組織を示す顕微鏡写真を用いて説
明する。
第８図ａ，ｂはビア７，１３の断面で、ビア
７，１３が貫通穴１２に形成されている状態が明
確になるよう銅を選択エツチングするようにした
ものであり、倍率は1000倍である。
第８図ａは球形、分散化処理をしなかつた従来
例で、円形状の貫通穴１２に対する充填性が悪
く、貫通穴１２の内壁面および円柱状のビア１３
の内部に黒色の空洞のポアー１３Ａが発生する
が、ｂは分級し、更に、球形、分散化処理を行つ
た本発明による例で、円形状の貫通穴１２に対す
る充填性が良くなり、前述のような貫通穴１２の
内壁面および円柱状のビア７の内部には黒色の空
洞のポアー１３Ａの発生がなくなる。
したがつて、ｂの例は、銅粉末１を90ｇ、酸化
銅粉末２を10ｇ、有機チタンを0.5ｇ、MEKを
200ml混合し、乾燥させ、MEKを蒸発させ、解
砕、分級した後、球形、分散化処理させたものを
貫通穴１２に充填することで形成された例であ
る。
一方、ａの例は同様の材料で、球形、分散化処
理をしなかつたものを貫通穴１２に充填すること
で形成された例である。
〔発明の効果〕
以上説明したように、本発明によれば、銅粉末
に酸化銅粉末を混合させ、更に、混合したそれぞ
れの粒子には有機チタンによる皮膜を形成し、し
かも、それぞれの粒子を球形化することで導電材
料を形成することで、充填に際しては密度の高い
充填が行われるようにし、かつ、焼結に際しては
ガス化の促進が図れると共に、グリーンシートに
対する密着を良くすることが行われるようにした
ものである。
したがつて、従来の銅ペースト１７に比べ、ポ
アー１３Ａの発生がなくなり、また、密度の高い
電気抵抗の低いビアを形成することができ、品質
の向上が図れ、実用的効果は大である。
【図面の簡単な説明】
第１図は本第１の発明の原理説明図、第２図は
本第２の発明の原理説明図、第３図は本第１の発
明による一実施例の説明図で、ａ１〜ａ３は導電
材料の構成図、ｂはグリーンシートの側面断面
図、ｃはビアの断面図、第４図は本第２の発明に
よる一実施例の製造工程図、第５図および第６図
は従来の説明図で、第５図のａはビアの製作説明
図、ｂは銅ペーストの製造工程図、第６図のａ
１，ａ２は粒子の焼結説明図、ｂはビアの断面
図、ｃは多層セラミツク基板の側面図、第７図の
ａ〜ｆおよび第８図のａ，ｂは金属組織を示す顕
微鏡写真を示す。 図において、１は銅粉末、２は酸化銅粉末、３
は溶剤、４は有機チタンの皮膜、１Ａ，２Ａは粒
子、Ａは混合工程、Ｂは乾燥工程、Ｃは選択工
程、Ｄは分散、球形化工程を示す。

Claims (1)

  1. 【特許請求の範囲】 １ グリーンシートの貫通穴に充填され、該グリ
    ーンシートの焼成によつてビアを形成する導電材
    料であつて、 銅粉末１と酸化銅粉末２とが混合された粒子１
    Ａ，２Ａに有機チタンの皮膜４を形成させると共
    に、該粒子１Ａ，２Ａを分散、球形化することで
    形成されることを特徴とする導電材料。 ２ 前記銅粉末１に所定量の前記酸化銅粉末２を
    加え、有機チタンを含む溶剤３によつて混合する
    混合工程Ａと、該溶剤３を除去する乾燥工程Ｂ
    と、前記粒子１Ａ，２Ａの粒径を所定の大きさ以
    下とするよう選択する選択工程Ｃと、選択された
    該粒子１Ａ，２Ａを高速気流衝突法により分散、
    および球形化する分散、球形化工程Ｄとによつて
    特許請求の範囲第１項記載の導電材料を製造する
    ことを特徴とする製造方法。
JP63306582A 1988-12-01 1988-12-01 導電材料およびその製造方法 Granted JPH02152105A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63306582A JPH02152105A (ja) 1988-12-01 1988-12-01 導電材料およびその製造方法
CA002004231A CA2004231C (en) 1988-12-01 1989-11-30 Conducting material and a method of fabricating thereof
EP89122196A EP0371512B1 (en) 1988-12-01 1989-12-01 Conducting material and method of fabrication thereof
US07/444,423 US5116657A (en) 1988-12-01 1989-12-01 Conducting material and a method of fabricating thereof
DE68914104T DE68914104T2 (de) 1988-12-01 1989-12-01 Leitfähiges Material und Verfahren zu seiner Herstellung.
US07/639,262 US5087413A (en) 1988-12-01 1991-01-09 Conducting material and a method of fabricating thereof
US07/639,217 US5080966A (en) 1988-12-01 1991-01-09 Conducting material and a method of fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63306582A JPH02152105A (ja) 1988-12-01 1988-12-01 導電材料およびその製造方法

Publications (2)

Publication Number Publication Date
JPH02152105A JPH02152105A (ja) 1990-06-12
JPH0574167B2 true JPH0574167B2 (ja) 1993-10-15

Family

ID=17958797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63306582A Granted JPH02152105A (ja) 1988-12-01 1988-12-01 導電材料およびその製造方法

Country Status (5)

Country Link
US (3) US5116657A (ja)
EP (1) EP0371512B1 (ja)
JP (1) JPH02152105A (ja)
CA (1) CA2004231C (ja)
DE (1) DE68914104T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
JP2012122132A (ja) * 2010-11-18 2012-06-28 Mitsubishi Materials Corp 焼結体形成用の粘土状組成物、焼結体形成用の粘土状組成物用粉末、焼結体形成用の粘土状組成物の製造方法、銅焼結体及び銅焼結体の製造方法
CN105337143A (zh) * 2015-11-23 2016-02-17 晋源电气集团股份有限公司 一种电缆用铜导体及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282178A (ja) * 1988-05-07 1989-11-14 Fujitsu Ltd 銅ペースト組成物およびガラスセラミック基板への導電パターン形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852877A (en) * 1969-08-06 1974-12-10 Ibm Multilayer circuits
FR2296988A1 (fr) * 1974-12-31 1976-07-30 Ibm France Perfectionnement aux procedes de fabrication d'un module de circuits multicouches en ceramique
JPS57143203A (en) * 1981-02-27 1982-09-04 Taiyo Yuden Kk Conductive paste for forming conductive layer by baking on porcelain
US4434134A (en) * 1981-04-10 1984-02-28 International Business Machines Corporation Pinned ceramic substrate
JPS6058268B2 (ja) * 1981-10-29 1985-12-19 藤倉化成株式会社 導電性銅ペ−スト組成物
US4671928A (en) * 1984-04-26 1987-06-09 International Business Machines Corporation Method of controlling the sintering of metal particles
US4594181A (en) * 1984-09-17 1986-06-10 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
US4599277A (en) * 1984-10-09 1986-07-08 International Business Machines Corp. Control of the sintering of powdered metals
CA1273853C (en) * 1986-12-17 1990-09-11 METHOD OF PRODUCTION OF A CERAMIC CIRCUIT BOARD
JPH0719971B2 (ja) * 1987-12-14 1995-03-06 富士通株式会社 セラミック基板のビア充填材
US4868034A (en) * 1988-02-11 1989-09-19 Heraeus Incorporated Cermalloy Division Non-oxidizing copper thick film conductors
US4961879A (en) * 1988-06-08 1990-10-09 Akzo America Inc. Conductive metal-filled substrates via developing agents
US4954313A (en) * 1989-02-03 1990-09-04 Amdahl Corporation Method and apparatus for filling high density vias

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282178A (ja) * 1988-05-07 1989-11-14 Fujitsu Ltd 銅ペースト組成物およびガラスセラミック基板への導電パターン形成方法

Also Published As

Publication number Publication date
DE68914104T2 (de) 1994-07-07
DE68914104D1 (de) 1994-04-28
EP0371512A3 (en) 1991-10-02
US5116657A (en) 1992-05-26
EP0371512A2 (en) 1990-06-06
JPH02152105A (ja) 1990-06-12
CA2004231C (en) 1993-08-17
EP0371512B1 (en) 1994-03-23
CA2004231A1 (en) 1990-06-01
US5087413A (en) 1992-02-11
US5080966A (en) 1992-01-14

Similar Documents

Publication Publication Date Title
RU97111859A (ru) Многослойная плата печатной схемы и способ ее получения
KR960001354B1 (ko) 다층 유리-세라믹 회로판의 제조방법
US6083340A (en) Process for manufacturing a multi-layer circuit board
JP2002083515A (ja) 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法
US20090057265A1 (en) Method of manufacturing multilayer printed circuit board
JP2000285731A (ja) 導体ペーストおよびセラミック多層基板の製造方法
KR100286091B1 (ko) 비아홀용 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹기판의 제조방법
US3829356A (en) Sintered ceramic bodies with porous portions
JP2005267900A (ja) 導電性ペースト及びその製造方法
JPH0574167B2 (ja)
KR100729211B1 (ko) 금속입자 함유 조성물, 도전 페이스트 및 그 제조방법
JP2003092024A (ja) ビアホール充填用導電性ペーストとそれを用いた回路基板とその製造方法
JP2003141929A (ja) 銅ペースト用の銅粉
JP3498197B2 (ja) セラミック基板の製造方法
JP2002016345A (ja) 導電性ペーストおよび導電性粉末組成物、グリーンシート、セラミック多層回路基板およびその製造方法
JPH03295295A (ja) 多層セラミック基板のバイヤ形成方法
JP2571952B2 (ja) スルーホールを有するセラミック配線基板の製造方法
CN113226596B (zh) 银浆
JPH033321B2 (ja)
JP3173213B2 (ja) セラミック多層配線基板の製造方法
JP2545485B2 (ja) 多層セラミック基板のバイヤ形成方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JP2004227799A (ja) グラビア印刷用導電性インク、及び積層セラミック電子部品
JPH043494A (ja) 多層セラミック基板のバイヤ形成方法
JPH03295296A (ja) 多層セラミック基板のバイヤ形成方法