JPH02152105A - 導電材料およびその製造方法 - Google Patents

導電材料およびその製造方法

Info

Publication number
JPH02152105A
JPH02152105A JP63306582A JP30658288A JPH02152105A JP H02152105 A JPH02152105 A JP H02152105A JP 63306582 A JP63306582 A JP 63306582A JP 30658288 A JP30658288 A JP 30658288A JP H02152105 A JPH02152105 A JP H02152105A
Authority
JP
Japan
Prior art keywords
particles
copper
conductive material
powder
oxide powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63306582A
Other languages
English (en)
Other versions
JPH0574167B2 (ja
Inventor
Kenichiro Abe
健一郎 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63306582A priority Critical patent/JPH02152105A/ja
Priority to CA002004231A priority patent/CA2004231C/en
Priority to US07/444,423 priority patent/US5116657A/en
Priority to DE68914104T priority patent/DE68914104T2/de
Priority to EP89122196A priority patent/EP0371512B1/en
Publication of JPH02152105A publication Critical patent/JPH02152105A/ja
Priority to US07/639,262 priority patent/US5087413A/en
Priority to US07/639,217 priority patent/US5080966A/en
Publication of JPH0574167B2 publication Critical patent/JPH0574167B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 グリーンシートの貫通穴に充填され、該グリーンシート
の焼成によってビアを形成する導電剤に関し、 ビアの形成時に於けるポアーをなくし、粒子の密度を向
上させることを目的とし、 銅粉末に所定量の酸化銅粉末を加えることで有機チタン
を含む溶剤によって混合、乾燥し、該銅粉末および酸化
銅粉末のそれぞれの粒子に有機チタンの皮膜を形成させ
、更に、乾燥後、凝固粒を除去することで、高速気流衝
突法により分散２球形化処理を該粒子に施すことで形成
されるようにする。
〔産業上の利用分野〕
本発明はグリーンシートの貫通穴に充填され、該グリー
ンシートの焼成によってビアを形成する導電剤に関する
。
電子機器に広く用いられるプリント基板は半導体素子の
高密度実装化に伴い、グリーンシートを積層することで
構成される多層セラミンク基板が使用されるようになっ
た。
このような多層セラミック基板は、−船釣に、貫通穴に
導電材料の充填が行われたグリーンシートの複数枚を積
層し、焼成することで形成され、貫通穴に形成されたビ
アによってグリーンシートの積層間におけるパターンの
導通が行われるように構成される。
したがって、このような貫通穴に導電材料が充填される
ことでビアの形成を行う導電材料としては、通常、銅材
が使用され、電気抵抗が低くなるように配慮されている
。
〔従来の技術〕
従来は第５図および第６図に示す従来の説明図に示すよ
うに構成されていた。第５図の（ａ）はビアの製作説明
図、（ｂ）は銅ペーストの製造工程図。
第６図の（ａｌ）　（Ｇ２）は粒子の焼結説明図、（ｂ
）はビアの断面図、（Ｃ）は多層セラミック基板の側面
図である。
第５図の（ａ）に示すように、所定個所に貫通穴１２が
設けられたグリーンシートＩＩにマスク１４を重ね合わ
せることで、ξ同次−スト１７がスキージ１５によって
塗布され、それぞれの貫通穴１２に銅ペースト１７の充
填を行う。
また、この銅ベース［７は第５図の（ｂ）に示すように
、粒径１μ価程度の銅粉末１と油性剤、　ｌ’ｌＥＫな
どの溶剤１６とを混合し、ミキサーにょする混合工程Ｆ
によって混練することで製造されていた。
このような銅ペースト１７は貫通穴１２に充填された状
態では、第６図の（ａｌ）に示すように、銅粉末工の粒
子ＩＡの互いの間には隙間が生じる状態となっているが
、グリーンシート１１の約８００″Ｃの温度による焼結
と同時に、粒子ＩＡの互いが焼結され、（Ｇ２）に示す
ように粒子ＩＡの互が結合される。
そこで、貫通穴１２に充填された銅ペースト１７はグリ
ーンシート１１の焼結によって（ｂ）に示すビア１３の
形成が行われていた。
〔発明が解決しようとする課題〕
このような銅ペース１７の焼結によってビア１３を形成
する場合、銅ペースト１７には多くの有機物が含まれて
いるため、焼結の過程でその有機物がガス化され飛散さ
れることになる。
しかし、このようなガス化による飛散が銅粉末１および
グリーンシート１１の焼結の進行過程の後期に発生する
と、第６図の（ｂ）に示すように、貫通穴１２とビア１
３の界面およびビアＩ３の内部にボアー１３Ａが生じ、
銅粉末ｌにおける粒子ＩＡの互の結合が粗となる。
したがって、ビア１３の電気抵抗が大きくなるばかりで
なく、第６図の（ｃ）のように複数のグリーンシート１
１を積層、焼成することで多層セラミック基板１８を構
成した時、Ｇ１部に示すように、ビア１３に盛り上がり
が生じたり、または、Ｇ２に示すように表面層に形成さ
れたパターン１ｏを剥離させることになり、と７１３が
パターン１ｏに確実に接合されなくなる問題を有してい
た。
そこで、本発明では、ビアに於けるボアーをなくし、粒
子の密度を向上させることを目的とする。
〔課題を解決するための手段〕
第１図は木筆１の発明の原理説明図で、第２図は木筆２
の発明の原理説明図である。
第１図および第２図に示すように、銅粉末１に所定量の
酸化銅粉末２を加えて、有機チタンを含む溶剤によって
混合、乾燥し、該銅粉末１および酸化銅粉末２のそれぞ
れの粒子１Ａ，２Ａに有機チタンの皮膜４を形成させ、
更に、乾燥後、凝固粉を除去することで、高速気流衝突
法により分散１球形化処理を該粒子に施すことで形成さ
れるようにする。
このように形成することによって前述の課題は解決され
る。
〔作用〕
即ち、銅粉末１に所定量の酸化銅粉末２を加えることで
焼結工程に於ける有機物のガス化を促進させ、ガス化に
よる飛散が比較的低温時に行われるようにし、また、銅
粉末１と酸化銅粉末２との混合した粒子１Ａ，２Ａに有
機チタンの皮膜４を形成し、該有機チタンの皮膜４によ
って貫通穴の壁面に対する該粒子１Ａ，２Ａの密着性の
向上を図り、更に、分散９球形化処理を該粒子に施すこ
とで充填に際しての銅粉末１および酸化銅粉末２の充填
量が増加されるようにしたものである。
したがって、焼成に際して、従来の銅ペーストのような
ポアーの発生を防ぐことができ、ビアの電気抵抗を小さ
くすると共に、パターンの接合が確実となり、品質の向
上を図ることができる。
〔実施例〕
以下本発明を第３図および第４図を参考に詳細に説明す
る。第３図は木筆１の発明による一実施例の説明図で（
ａｌ）〜（ａ３）は導電材料の構成図、（ｂ）はグリー
ンシートの側面断面図、（Ｃ）はビアの断面図、第４図
は木筆２の発明による一実施例の製造工程図である。全
図を通じて、同一符号は同一対象物を示す。
第３図の（ａｌ）に示すように、銅粉末１と酸化銅粉末
２とを混合したそれぞれの粒子１Ａ，２Ａには有機チタ
ンによる皮膜４を（ａ２）に示すように形成し、更に、
それぞれの粒子１Ａ，２Ａが（ａ３）に示すように分離
１球形化することで導電材料６を構成するようにしたも
のである。
そこで、このように構成された導電材料６を（ｂ）に示
すように、グリーンシート１１の貫通穴１２に充填させ
る。
この充填は前述と同様にマスクフィルム１４によって行
われるが、この場合は、それぞれの粒子ＩＡ。
２Ａが球形化されているため、密度の高い充填を行うこ
とができる。
また、このようにして導電材料６が充填されたグリーン
シート１１を焼成することで多層セラミック基板１８を
形成すると（ｃ）に示すように、貫通穴１２に充填され
た導電材料６が焼結され、ビア７が形成される。
このようなグリーンシーＨ１の焼成は、通常、約８００
″Ｃの温度によって行われるが、その際、有機物が約４
００°Ｃ程度で分解を開始し、その後ガス化するものと
炭素として残るものとがあり、炭素として残留したもの
は高温域（６００〜８００　’Ｃ程度）でなければガス
化しない。
しかし、導電材料６に酸化銅粉末が混入されることで残
留炭素の分解、ガス化を促進させることが行われ、低温
域で残留炭素の分解を行うことができる。
また、有機チタン３Ｂによって形成された皮膜４は、グ
リーンシート１１の焼成温度である約８００°Ｃで酸化
チタンＴｉＯ□となり、銅粉末ｌと酸化銅粉末２とを混
合した粒子１＾、２Ａをグリーンシー１−１１に含まれ
るアルミナに結合させ、ビア７が貫通穴１２の内壁に密
着させるように形成される。
したがって、ビア７に於ける粒子１Ａ，２Ａの密度が高
くなり、しかも、ビア７の内部および界面にはボアーの
発生がなくなり、ビア７に於ける電気抵抗を低くするこ
とができる。
また、このような導電材料６は第４図に示す製造工程に
よって製造することができる。
先づ、粒径１μ胴程度の銅粉末１に対して１〜２０％の
酸化銅粉末２を混合し、一方、この銅粉末ｌと酸化銅粉
末２との混合に対して重量比０．５％の有機チタン３Ｂ
（イソスルホニルトリドデシルベンゼンチタネート）を
ＭＥＫ　３Ａに溶解することで溶剤３を形成し、混合工
程へでは、ミキサによって銅粉末１と酸化銅粉末２とを
溶剤３によって約３０分間混合を行う。
この混合後は、乾燥工程Ｂによって溶剤３中のＭＥＫ３
Ａを蒸発させ、乾燥を行う。この乾燥によって前述のそ
れぞれの粒子１Ａ，２Ａの外周には有機チタン３Ｂによ
る有機チタンの皮膜４を形成させることが行われる。
次に、乾燥工程Ｂによって凝固された粉末を解砕し、選
択工程Ｃではフィルタ（約１００メツシユ）などによっ
て分級し、それぞれの粒子１Ａ，２Ａが所定の粒径以下
になるように選別を行う。
このようにして形成された混合粉末は、分散。
球形化工程りで、例えば、ハイブリダイゼーションシス
テム（奈良機械製作所）を用い高速気流衝突法により分
散および粒子の球形化を行い、導電材料６の形成を行う
。
したがって、導電材料６は、銅粉末１に酸化銅粉末２を
混合したものであり、更に、混合されたそれぞれの粒子
１Ａ，　２Ａには有機チタンの皮膜４が形成され、また
、それぞれの粒子１Ａ，２Ａは凝固することのないよう
に分散され、しかも、それぞれが球形化されるように製
造することが行われたものである。
ここで、酸化銅粉末２の添加量の有効範囲について検討
するよう酸化銅粉末２を銅粉末１に対し、「１％」、「
５％、、、、ｒｔｏ％Ｊ、ｒ２５％Ｊ、ｒ５０％」添加
して導電材料６を形成してみた。
その結果を第７図（ａ）〜（ｆ）の金属組織を示す顕微
鏡写真により説明する。
これら第７図（ａ）〜（ｆ）は多層セラミック基板１８
の側面断面で、ビア７が露出されるようセラミックを選
択エツチングするようにしたものであり、倍率は１００
０倍である。
第７図（ａ）は酸化銅粉末２が添加されていない場合の
従来のビア１３の場合の例で、中央部の上下に貫通する
白色の柱状のビア１３には黒色の空洞となったボアー１
３Ａが多（発生している。
（ｂ）は酸化銅粉末２を「１％」添加した本発明による
ビア７の例で、中央部の上下に貫通する白色の柱状のビ
ア７には小さな黒点のボアー１３Ａが若干発生するが、
極めて小さくなっており、酸化銅粉末２によるボアー１
３Ａの低減効果が極めて大きいことを示している。
（ｃ）　（ｄ）　（ｅ）はそれぞれ酸化銅粉末２を「５
％」。
「１０％Ｊ、”２５％」添加した例で、同様の柱状のい
づれのビア７に対しても前述のような黒色の空洞となっ
たボアー１３Ａはほとんどなく、良好なビア７を形成す
ることができる。
しかし、（ｆ）に示すように、酸化銅粉末２を「５０％
」添加した場合は、前述と同様にボアー１３Ａは発生し
ないが、この場合は酸化銅の還元が困難となり、酸化銅
粉末２の添加量が多くなることにより、銅の粒子形状が
不規則きなり、断線し易くなる。
したがって、酸化銅粉末２の添加量は「５０％」未満に
することが望ましい。
また、銅粉末１と酸化銅粉末２とを混合した粉末を球形
１分散化処理することによる効果を第８図（ａ）　（ｂ
）の金属組織を示す顕微鏡写真を用いて説明する。
第８図（ａ）　（ｂ）はビア７．１３の断面で、ビア７
．１３が貫通穴１２に形成されている状態が明確になる
よう銅を選択エツチングするようにしたものであり、倍
率は１０００倍である。
第８図（ａ）は球形１分散化処理をしなかった従来例で
、円形状の貫通穴１２に対する充填性が悪く、貫通穴１
２の内壁面および円柱状のビア１３の内部に黒色の空洞
のボアー１３八が発生するが、（ｂ）は分級し、更に、
球形１分散化処理を行った本発明による例で、円形状の
貫通穴１２に対する充填性が良くなり、前述のような貫
通穴１２の内壁面および円柱状のビア７の内部には黒色
の空洞のボアー１３Ａの発生がなくなる。
したがって、（ｂ）の例は、銅粉末１を９０ｇ、酸化銅
粉末２を１０ｇ、有機チタンを０．５ｇ、ＭＥＫを２０
０　ｍｌ混合し、乾燥させ、？ＩＥＫを蒸発させ、解砕
１分級した後、球形９分散化処理させたものを貫通穴１
２に充填することで形成された例である。
一方、（ａ）の例は同様の材料で、球形１分散化処理を
しなかったものを貫通穴１２に充填することで形成され
た例である。
〔発明の効果〕
以上説明したように、本発明によれば、銅粉末に酸化銅
粉末を混合させ、更に、混合したそれぞれの粒子には有
機チタンによる皮膜を形成し、しかも、それぞれの粒子
を球形化することで導電材料を形成することで、充填に
際しては密度の高い充填が行われるようにし、かつ、焼
結に際してはガス化の促進が図れると共に、グリーンシ
ートに対する密着を良（することが行われるようにした
ものである。
したがって、従来の銅ペースト１７に比べ、ボアー１３
への発生がなくなり、また、密度の高い電気抵抗の低い
ビアを形成することができ、品質の向上が図れ、実用的
効果は大である。
【図面の簡単な説明】
第１図は本箱１の発明の原理説明図。 第２図は本箱２の発明の原理説明図 第３図は本箱１の発明による一実施例の説明図で、（ａ
ｌ）〜（ａ３）は導電材料の構成図、（ｂ）はグリーン
シートの側面断面図、（Ｃ）はビアの断面図。 第４図は本箱２の発明による一実施例の製造工程図。 第５図および第６図は従来の説明図で、第５図の（ａ）
はビアの製作説明図、（ｂ）は銅ペーストの製造工程図
、第６図の（ａｌ）　（ａ２）は粒子の焼結説明図、（
ｂ）はビアの断面図（ｃ）は多層セラミック基板の側面
図。 第７図の（ａ）　〜（ｆ）および第８図の（ａ）　（ｂ
）は金属組織を示す顕微鏡写真を示す。 図において、 １は銅粉末、　　　　　　２は酸化銅粉末。 ３は溶剤、　　　　　　　４は有機チタンの皮膜１八、
２Ａは粒子、　　　　Ａは混合工程。 Ｂは乾燥工程、　　　　　Ｃは選択工程。 Ｄは分散２球形化工程を示す。 ／ｆｌ　ざづづ’禾＋　２　？ｊＬ　イ乙く辷うｑγン
外フチミＡ第）ｎ売朗ｎカ、理言之四図 第　１２ ノド　３ら　２のイご　日月　め　４や、シ里　３多ζ
　日月　ｇつ第　２　図 ノド　２ろ　Ｈｔｎ４６　日β　（二　よ　ろ−１１方
己イ！リ　寡を　朗　ｍ区 （す （ｂン 弔（禾グＬ言す月　■ろ （〒／）１） 第 乏 クト第２σフベ々≦ｇ月ｔ４う−ヴＰジｈ記とイクリｔ
す？ドＥ’Ｘ５乙コニオ’ＬＬ巧り第 区 ユ胡、粉末 Ｌ６紗禾 （αυ Ｃｂ） ＣＣ，） 従来Ｃ名シ’＝ｇ月　図 （そ／）２） 第 図 金芝紘遼＆丞１販漱姓寧↓ 第７図（その１） 金属級張忘丞マハ々漿１濃 第７図（＋の９ １、ノー） 合墓扛殖ε示Ｊ簸倣遂写盈 第７１偕の２） ／ｊ）） 仝属鉱遼ヒ氷Ｔ致やｊ克写渓 第３図

Claims (1)

  1. 【特許請求の範囲】 〔１〕グリーンシートの貫通穴に充填され、該グリーン
    シートの焼成によってビアを形成する導電剤であって、
    銅粉末（１）と酸化銅粉末（２）とが混合された粒子（
    １Ａ，２Ａ）に有機チタンの皮膜（４）を形成させると
    共に、該粒子（１Ａ，２Ａ）を分散，球形化すことで形
    成されることを特徴とする導電材料。 〔２〕前記銅粉末（１）に所定量の前記酸化銅粉末（２
    ）を加え、有機チタンを含む溶剤（３）によって混合す
    る混合工程（Ａ）と、該溶剤（３）を除去する乾燥工程
    （Ｂ）と、前記粒子（１Ａ，２Ａ）の粒径を所定の大き
    さ以下とするよう選択する選択工程（Ｃ）と、選択され
    た該粒子（１Ａ，２Ａ）を高速気流衝突法により分散、
    および、球形化する分散，球形化工程（Ｄ）とによって
    特許請求の範囲第１項記載の導電材料を製造することを
    特徴とする製造方法。
JP63306582A 1988-12-01 1988-12-01 導電材料およびその製造方法 Granted JPH02152105A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63306582A JPH02152105A (ja) 1988-12-01 1988-12-01 導電材料およびその製造方法
CA002004231A CA2004231C (en) 1988-12-01 1989-11-30 Conducting material and a method of fabricating thereof
US07/444,423 US5116657A (en) 1988-12-01 1989-12-01 Conducting material and a method of fabricating thereof
DE68914104T DE68914104T2 (de) 1988-12-01 1989-12-01 Leitfähiges Material und Verfahren zu seiner Herstellung.
EP89122196A EP0371512B1 (en) 1988-12-01 1989-12-01 Conducting material and method of fabrication thereof
US07/639,262 US5087413A (en) 1988-12-01 1991-01-09 Conducting material and a method of fabricating thereof
US07/639,217 US5080966A (en) 1988-12-01 1991-01-09 Conducting material and a method of fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63306582A JPH02152105A (ja) 1988-12-01 1988-12-01 導電材料およびその製造方法

Publications (2)

Publication Number Publication Date
JPH02152105A true JPH02152105A (ja) 1990-06-12
JPH0574167B2 JPH0574167B2 (ja) 1993-10-15

Family

ID=17958797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63306582A Granted JPH02152105A (ja) 1988-12-01 1988-12-01 導電材料およびその製造方法

Country Status (5)

Country Link
US (3) US5116657A (ja)
EP (1) EP0371512B1 (ja)
JP (1) JPH02152105A (ja)
CA (1) CA2004231C (ja)
DE (1) DE68914104T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
JP2012122132A (ja) * 2010-11-18 2012-06-28 Mitsubishi Materials Corp 焼結体形成用の粘土状組成物、焼結体形成用の粘土状組成物用粉末、焼結体形成用の粘土状組成物の製造方法、銅焼結体及び銅焼結体の製造方法
CN105337143A (zh) * 2015-11-23 2016-02-17 晋源电气集团股份有限公司 一种电缆用铜导体及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282178A (ja) * 1988-05-07 1989-11-14 Fujitsu Ltd 銅ペースト組成物およびガラスセラミック基板への導電パターン形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852877A (en) * 1969-08-06 1974-12-10 Ibm Multilayer circuits
FR2296988A1 (fr) * 1974-12-31 1976-07-30 Ibm France Perfectionnement aux procedes de fabrication d'un module de circuits multicouches en ceramique
JPS57143203A (en) * 1981-02-27 1982-09-04 Taiyo Yuden Kk Conductive paste for forming conductive layer by baking on porcelain
US4434134A (en) * 1981-04-10 1984-02-28 International Business Machines Corporation Pinned ceramic substrate
JPS6058268B2 (ja) * 1981-10-29 1985-12-19 藤倉化成株式会社 導電性銅ペ−スト組成物
US4671928A (en) * 1984-04-26 1987-06-09 International Business Machines Corporation Method of controlling the sintering of metal particles
US4594181A (en) * 1984-09-17 1986-06-10 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
US4599277A (en) * 1984-10-09 1986-07-08 International Business Machines Corp. Control of the sintering of powdered metals
CA1273853A (en) * 1986-12-17 1990-09-11 Hitoshi Suzuki Method for production of ceramic circuit board
JPH0719971B2 (ja) * 1987-12-14 1995-03-06 富士通株式会社 セラミック基板のビア充填材
US4868034A (en) * 1988-02-11 1989-09-19 Heraeus Incorporated Cermalloy Division Non-oxidizing copper thick film conductors
US4961879A (en) * 1988-06-08 1990-10-09 Akzo America Inc. Conductive metal-filled substrates via developing agents
US4954313A (en) * 1989-02-03 1990-09-04 Amdahl Corporation Method and apparatus for filling high density vias

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282178A (ja) * 1988-05-07 1989-11-14 Fujitsu Ltd 銅ペースト組成物およびガラスセラミック基板への導電パターン形成方法

Also Published As

Publication number Publication date
EP0371512B1 (en) 1994-03-23
DE68914104D1 (de) 1994-04-28
EP0371512A3 (en) 1991-10-02
EP0371512A2 (en) 1990-06-06
US5080966A (en) 1992-01-14
CA2004231A1 (en) 1990-06-01
DE68914104T2 (de) 1994-07-07
JPH0574167B2 (ja) 1993-10-15
CA2004231C (en) 1993-08-17
US5116657A (en) 1992-05-26
US5087413A (en) 1992-02-11

Similar Documents

Publication Publication Date Title
TWI302159B (ja)
KR960001354B1 (ko) 다층 유리-세라믹 회로판의 제조방법
JP2000285731A (ja) 導体ペーストおよびセラミック多層基板の製造方法
JP2002083515A (ja) 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法
JPH07201570A (ja) 厚膜積層インダクタ
US3829356A (en) Sintered ceramic bodies with porous portions
JPH02152105A (ja) 導電材料およびその製造方法
KR100729211B1 (ko) 금속입자 함유 조성물, 도전 페이스트 및 그 제조방법
JPH08274470A (ja) 多層配線基板
JPH02116196A (ja) セラミック多層回路基板の製造方法
CN113242774B (zh) 银浆
JP2007142223A (ja) セラミック基板の製造方法
CN113226596B (zh) 银浆
JP3173213B2 (ja) セラミック多層配線基板の製造方法
JPH03295295A (ja) 多層セラミック基板のバイヤ形成方法
JPH04290492A (ja) 低誘電率セラミックス回路基板の製造方法
JP2016054278A (ja) 表面に導電層と絶縁層とが形成されたセラミック基板が積層された部品の製造及び製造方法
JP2545485B2 (ja) 多層セラミック基板のバイヤ形成方法
JPH03211789A (ja) セラミック基板のビアホールへの金属微粉末充填方法
JPH09245522A (ja) 導電ペースト及びセラミック基板
JPS605597A (ja) セラミツク複合焼成体の製造方法
JPS6164189A (ja) セラミツク多層配線基板の製造方法
JPS60200856A (ja) 絶縁ペ−ストの製造方法
JPH0215690A (ja) 配線用ペーストおよびこれを用いたセラミック配線基板
JPS58192317A (ja) 磁器コンデンサの内部電極用ペ−ストの製造方法