JPH0569301B2 - - Google Patents

Info

Publication number
JPH0569301B2
JPH0569301B2 JP61144753A JP14475386A JPH0569301B2 JP H0569301 B2 JPH0569301 B2 JP H0569301B2 JP 61144753 A JP61144753 A JP 61144753A JP 14475386 A JP14475386 A JP 14475386A JP H0569301 B2 JPH0569301 B2 JP H0569301B2
Authority
JP
Japan
Prior art keywords
recognition
wafer
chips
chip
wafer chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61144753A
Other languages
English (en)
Other versions
JPS632344A (ja
Inventor
Masaharu Kuinose
Naohito Taniwaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP61144753A priority Critical patent/JPS632344A/ja
Publication of JPS632344A publication Critical patent/JPS632344A/ja
Publication of JPH0569301B2 publication Critical patent/JPH0569301B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明はダイボンダの如き電子部品の自動実装
機における視覚認識によるウエハチツプの検出方
法に関する。
(背景技術) ウエハチツプは、多数の半導体回路が形成され
た円板状のウエハを半導体回路単位毎に格子状に
切断して得られるものであり、第7図に示すよう
に接着剤付透明シート12の上にウエハ10を載
せ、カツタ(図示せず)により格子状に切断した
後、接着剤付透明シート12を拡げ、第8図に示
すように個々の半導体回路単位(ウエハチツプ1
1)に分離し、ダイボンダ等による実装を行える
ようにしている。
しかして、ウエハチツプは上記のようにして製
造されるため、以下の如き不規則要因を含んでい
る。すなわち、 ウエハは円形をしているため、端面のウエハ
チツプは均一な形状をしていない。また、水
平,垂直方向のウエハチツプの数も不均一であ
る。
ウエハの切断時に一部のウエハチツプに欠
け,割れ等を生じることがある。
ウエハを引き延ばす際にウエハチツプ間の引
き延ばし率がばらつき、ウエハチツプ間のピツ
チが不均一となることがある。
等である。
このようなことから、ウエハチツプの実装を行
うダイボンダ等の自動実装機にあつては、要求さ
れる位置精度を満たすために視覚認識により、実
装に先立つてウエハチツプの形状良否の判定およ
び取出位置の検出を行う必要がある。
第9図は従来の認識方法を示したものであり、
認識に先立つてオペレータより (1) 認識スタート位置(いずれかのウエハチツプ
のチツプセンター) (2) ウエハチツプ間のピツチ がデータとして与えられる。
しかして、動作は次のように行われる。
最初にオペレータより与えられた認識位置に
おいてウエハチツプを認識し(ステツプ201)、
形状の良否を判断し、実装の可否を判断する
(ステツプ202)。
実装可の場合はウエハチツプの位置を検出
し、実装を行い(ステツプ203)、オペレータに
より与えられたピツチデータにより次の認識位
置へ移動し(ステツプ204)、同様に認識を行う
(ステツプ201)。
実装否の場合は実装を行わず、次の認識位置
に移動し(ステツプ204)、再び認識を行う(ス
テツプ201)。
以上を繰り返し実行し、ウエハチツプの実装
を行つていく。
しかして、上記の従来の方法では、第10図イ
に示すようにウエハチツプ11が一定のピツチp
で整列している場合には認識エリアA内でウエハ
チツプ11が繰り返し検出でき、問題は生じない
が、第10図ロ,ハの如くウエハチツプ11の引
き延ばし率がばらついている場合やウエハチツプ
11が全体的に傾いている場合には認識エリアA
内でウエハチツプ11が検出できず、検出を中断
したオペレータによるピツチデータの補正あるい
はウエハチツプの傾き補正を行う必要があつた。
また、上記の方法では不良品のウエハチツプを
検出した際に再認識を必要とするため、実装タク
トに与える影響が問題となつていた。すなわち、
ウエハチツプが良品である場合は認識に続いて実
装が行えるが、不良品である場合は良品を検出す
るまで実装を見送らなければならないため、所定
のリズムで実装を行うことができなかつた。
一方、第11図は従来における列認識終了(1
列のウエハチツプの認識を終了した状態)を判断
する方法を示したものであり、第11図イの→
→のように3回連続して不良品あるいはチツ
プ無しと判断した場合に列認識終了と判断するよ
うにしていた。なお、第11図ロはそのフローチ
ヤートであり、ステツプ205において不良品ある
いはチツプ無しが3回連続するのを判断し、結果
がYESであればステツプ206において列認識終了
と判断していた。
また、第12図は全認識終了(全てのウエハチ
ツプの認識を終了した状態)を判断する方法を示
したものであり、第12図イの→→→→
→のように列認識終了の後に6回連続して
不良品あるいはチツプ無しと判断した場合に全認
識終了と判断するようにしていた。なお、第12
図ロはそのフローチヤートであり、ステツプ207
において列認識終了の後に不良品あるいはチツプ
無しが6回連続するのを判断し、結果がYESで
あればステツプ208において全認識終了と判断し
ていた。
しかして、列認識終了,全認識終了のいずれも
判断までに要する認識の回数が多く、実装タクト
に影響を与えていた。
(発明の目的) 本発明は上記の点に鑑み提案されたものであ
り、認識位置の自動補正を行うことによりオペレ
ータの介在をなくすと共に、不良品ウエハチツプ
のための再認識等による実装タクトへの影響をな
くすことができるウエハチツプの検出方法を提供
することを目的としている。
(発明の開示) 以下、実施例を示す図面に沿つて本発明を詳述
する。
第1図は本発明を具体化したシステムの構成を
示すものであり、XYテーブル15上にウエハチ
ツプ11が並ぶウエハリング14を固定し、ウエ
ハチツプ11をITVカメラ1により撮像し、撮
像した画像信号より認識装置2で画像処理を行
い、認識結果をRS−232C回線の如き通信回線3
によりダイボンダコントローラ4に転送し、ウエ
ハチツプ11の認識位置および取出位置へとXY
テーブル15を制御するようになつている。
以下、本発明によるウエハチツプの検出方法
を、同時に認識するウエハチツプの個数を4個と
して説明する。
第2図は認識および実装の工程を示したもので
あり、認識に先立つてオペレータより (1) 認識スタート位置(4個のウエハチツプのセ
ンター) がデータとして与えられる。
しかして、最初にオペレータにより与えられた
認識位置にて4個のウエハチツプを同時に認識し
(ステツプ102)、認識結果より、ウエハチツプの
取出位置にXYテーブル15を移動させ、ウエハ
チツプの実装を行い(ステツプ103)、次に次の認
識位置をピツチ補正を含めて算出し(ステツプ
104)、XYテーブル15を移動させ(ステツプ
101)、同様に認識を行う(ステツプ102)。そし
て、これらの動作を繰り返し行い、ウエハチツプ
の実装を行つていく。
第3図は認識の様子を示したものであり、イは
ウエハチツプ11が一定のピツチで整列している
場合、ロはウエハチツプ11の引き延ばし率がば
らついてピツチがずれている場合、ハはウエハチ
ツプ11全体が傾斜している場合である。しかし
て、同時に認識した4個のウエハチツプ11a,
11b,11c,11dより次の4個のウエハチ
ツプのチツプセンターCを算出して補正を与え、
認識エリアAを移動させていくので、認識エリア
A内にウエハチツプが検出できなくなるというこ
とがなくなるものである。
次に、ウエハチツプの取出位置および次回の認
識における認識エリアのセンターの算出方法につ
いて説明する。
第4図は認識エリアA内の4個のウエハチツプ
11a,11b,11c,11dを示しており、
〓はその認識の際のセンター(認識センター)、
1,〓2,〓3,〓4はウエハチツプ11a,11
b,11c,11dの重心位置、〓′は4個のウ
エハチツプ11a,11b,11c,11dのセ
ンター(4チツプセンター)である。なお、〓1
2,〓3,〓4,〓′はセンター〓を基準とした相
対位置を示すベクトルである。
しかして、画像処理により4個のウエハチツプ
11a,11b,11c,11dの重心位置〓1
2,〓3,〓4が測定されるので、ダイボンダに
よる取出位置は次のように求められ、良品のウエ
ハチツプにつき実装が行われる。
11a:〓+〓1 11b:〓+〓2 11c:〓+〓3 11d:〓+〓4 また、4チツプセンター〓′は 〓′=(〓1+〓2+〓3+〓4)/4 により求めることができる。なお、この〓′は認
識センターと4個のウエハチツプのセンターとの
ズレを示すものである。
しかして、次回の認識位置のセンターは次式に
より求められる。
X成分:CX+C′X+2PX Y成分:CY+C′Y なお、CX,C′Xは〓,〓′のX成分を、CY,C′Y
は〓,〓′のY成分を表わすものとする。また、
上式におけるPXはX軸方向のウエハチツプ間の
ピツチであり、 PX=(C2X−C1X+C4X−C3X)/2 で求められ、ここでは4個のウエハチツプを同時
に認識するようにしているのでPXを2倍したも
のを加算するようにしている。
次いで、上記の認識を1列に沿つて繰り返して
行き、列認識終了を判断した際には次式により次
の認識位置の算出を行う。
X成分:CX−C′X−2PX Y成分:CY−C′Y+2PY なお、上式におけるPYはY軸方向のウエハチ
ツプ間のピツチであり、 PY=(C1Y−C3Y+C2Y−C4Y)/2 で求められる。そして、この計算結果により垂直
方向への認識位置の移動を行い、再び水平方向の
認識位置の移動を行う。なお、折返し後の水平方
向の移動方向は前回までの方向と逆向きであり、
よつて、次回の認識を行う位置は次式のようにな
る。
X成分:CX+C′X−2PX Y成分:CY+C′Y なお、上記の各式におけるウエハチツプ11
a,11b,11c,11dの重心位置〓1,〓
,〓3,〓4は、認識エリアA内に4個ともウエ
ハチツプが存在し、かつ形状良品ウエハチツプの
場合しか得られないため、不良がある場合や列の
最後にあつては〓′,PX,PYが計算できないが、
そのような場合は前回に検知された〓′,PX,PY
を使用するものである。
しかして、上記の動作を全認識終了を判断する
まで繰り返し行い、その都度、同時認識する4個
のウエハチツプに対し、1個のウエハチツプを実
装するようにしているため、不良がはなはだしい
部分に認識エリアがさしかかつた場合やウエハ端
部においても、既に前回までの認識において良品
と判断されたウエハチツプ(その位置がダイボン
ダコントローラ4内のバツフアに蓄えられてい
る。)の実装を行え、実装タクトを乱すことなく
作業を進めることができる。
なお、実際の認識においては上記の位置を示す
データの他に、 形状良品チツプ バツドマークチツプ 形状不良品チツプ チツプ無し といつたウエハチツプの状態を検出するようにし
ている。なお、上記のバツドマークとは電気的な
特性に異常があるウエハチツプに付されたマーク
である。
次に、第5図は列認識終了を判断する方法を示
したものであり、第5図イののように認識エリ
アA内に2個以上のウエハチツプが形状不良であ
るかチツプ無しである場合と、のように認識エ
リアA内のウエハチツプが4個とも無い場合が連
続した際に列認識終了と判断するようにしてい
る。なお、第5図ロはそのフローチヤートであ
り、ステツプ105において認識エリアA内におい
て2個以上のウエハチツプが形状不良であるかチ
ツプ無しであるかを判断し、ステツプ106におい
て次の認識エリア内のウエハチツプが4個とも無
いかどうかを判断し、両者が満たされた場合にス
テツプ107において列認識終了と判断するように
している。
また、第6図は全認識終了を判断する方法を示
したものであり、第6図イの→のように、列
認識が行われたの後に認識エリアA内のウエハ
チツプが4個とも無い状態を2回接続して検出し
た場合に全認識終了と判断するようにしている。
なお、第6図ロはそのフローチヤートであり、ス
テツプ108において列認識終了の後に認識エリア
A内のウエハチツプが4個とも無い状態を2回連
続して検出したかどうかを判断し、結果がYES
であればステツプ10において全認識終了と判断す
るようにしている。
しかして、本発明では複数のウエハチツプを同
時に認識するようにしているので、上記のように
ウエハの端部の特徴を検出することが容易であ
り、列認識終了,全認識終了に要する認識の回数
が少なくでき、実装タクトに与える影響を更に小
さくすることができる。
(発明の効果) 以上のように本発明にあつては、視覚認識によ
りウエハチツプの欠け,割れ等の形状判定、電気
的な不良を示すバツドマークの検出、および良品
チツプの位置情報の検出を行うウエハチツプの検
出方法において、1回の視覚検出において複数個
のウエハチツプを同時に1つの認識エリア内に取
り込み、認識エリア内での認識エリアセンターを
基準とした複数個のウエハチツプの位置関係とウ
エハチツプ間のピツチとを検出し、次の複数個の
ウエハチツプの認識位置を算出し、認識位置の補
正を行いつつ認識位置を移動して検出を行うよう
にしているので、 (イ) ウエハチツプの引き延ばし率のばらつきやウ
エハリングをXYテーブルに固定する際の傾き
を自動補正し、実際の配列に追従した認識が可
能となり、従来のようなオペレータの介在を不
要とすることができる。
(ロ) 1チツプ認識・1チツプ実装ではなく、その
都度実装するウエハチツプの数よりも多い数の
ウエハチツプを先行認識するため、不良品が連
続しても実装タクトを乱すことがない。
(ハ) 複数のウエハチツプを同時に認識するため、
ウエハ端部の特徴を検出することが容易であ
り、列認識終了,全認識終了に要する認識の回
数が少なくでき、実装タクトに与える影響を小
さくすることができる。
等の効果がある。
【図面の簡単な説明】
第1図は本発明のウエハチツプの検出方法を具
体化したシステムの構成図、第2図は認識および
実装の工程を示すフローチヤート、第3図は認識
エリアの設定の様子を示す図、第4図は認識エリ
ア内の各ウエハチツプの位置関係を示す図、第5
図は列認識終了を判断する方法の説明図、第6図
は全認識終了を判断する方法の説明図、第7図お
よび第8図はウエハチツプの説明図、第9図は従
来の検出方法における認識および実装の工程を示
すフローチヤート、第10図はその認識エリアの
設定の様子を示す図、第11図は列認識終了を判
断する従来の方法の説明図、第12図は全認識終
了を判断する従来の方法の説明図である。 1……ITVカメラ、2……認識装置、3……
通信回線、4……ダイボンダコントローラ、1
1,11a,11b,11c,11d……ウエハ
チツプ、14……ウエハリング、15……XYテ
ーブル、A……認識エリア。

Claims (1)

    【特許請求の範囲】
  1. 1 視覚認識によりウエハチツプの欠け,割れ等
    の形状判定、電気的な不良を示すバツドマークの
    検出、および良品チツプの位置情報の検出を行う
    ウエハチツプの検出方法において、1回の視覚検
    出において複数個のウエハチツプを同時に1つの
    認識エリア内に取り込み、認識エリア内での認識
    エリアセンターを基準とした複数個のウエハチツ
    プの位置関係とウエハチツプ間のピツチとを検出
    し、次の複数個のウエハチツプの認識位置を算出
    し、認識位置の補正を行いつつ認識位置を移動し
    て検出を行うことを特徴としたウエハチツプの検
    出方法。
JP61144753A 1986-06-23 1986-06-23 ウエハチツプの検出方法 Granted JPS632344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61144753A JPS632344A (ja) 1986-06-23 1986-06-23 ウエハチツプの検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61144753A JPS632344A (ja) 1986-06-23 1986-06-23 ウエハチツプの検出方法

Publications (2)

Publication Number Publication Date
JPS632344A JPS632344A (ja) 1988-01-07
JPH0569301B2 true JPH0569301B2 (ja) 1993-09-30

Family

ID=15369578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61144753A Granted JPS632344A (ja) 1986-06-23 1986-06-23 ウエハチツプの検出方法

Country Status (1)

Country Link
JP (1) JPS632344A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526301B2 (ja) * 1990-05-01 1996-08-21 ローム株式会社 半導体ペレットのピックアップ装置
JP4715986B2 (ja) * 2001-07-17 2011-07-06 株式会社島津製作所 X線透視装置
JP4490786B2 (ja) * 2004-10-27 2010-06-30 日本電産トーソク株式会社 ボンディング装置
JP4946668B2 (ja) * 2007-07-02 2012-06-06 日本電気株式会社 基板位置検出装置及び基板位置検出方法
WO2011128981A1 (ja) * 2010-04-13 2011-10-20 パイオニア株式会社 部品移送装置及び方法
CN103460029B (zh) * 2011-03-25 2015-08-19 东丽工程株式会社 外观检查方法及其装置
US9263397B2 (en) * 2013-03-12 2016-02-16 Microchip Technology Incorporated Wafer mapping process control with indicator line
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JPS632344A (ja) 1988-01-07

Similar Documents

Publication Publication Date Title
US6449516B1 (en) Bonding method and apparatus
IE49684B1 (en) Systems for bonding pellets,for example semiconductor chips,to supports
JPH0569301B2 (ja)
KR0142223B1 (ko) 워크피스 컷팅방법 및 장치
JP2570585B2 (ja) プローブ装置
JPH0536765A (ja) プローバ
JPH0843042A (ja) 半導体チップの外観検査方法
JP4761672B2 (ja) ボンディング方法及びボンディング装置
JPH06224293A (ja) 半導体ウェーハの切断ライン位置検出方法及び装置
JPH1187278A (ja) 半導体基板のダイシング方法
JP2722469B2 (ja) 認識位置補正方法
JPH05347326A (ja) ワイヤボンディング装置におけるキャピラリのセッティング方法
JP3724256B2 (ja) 基板の切断方法及び装置
JPH074737B2 (ja) クランプずれ量補正装置
US11017554B2 (en) Method for securing a bonding product in a working region of a bonder
JP2533375B2 (ja) テ―プボンディングにおけるリ―ドとバンプの位置検出方法
JP4215302B2 (ja) 加工結果の認識方法
JPS61148828A (ja) ワイヤボンデイングの検査方法
JP2526301B2 (ja) 半導体ペレットのピックアップ装置
JPH08264622A (ja) アライメント方法及びキーパターン検出方法
JPH06120335A (ja) 半導体ウェーハのダイシング装置
JP2853252B2 (ja) アライメント方法並びにその装置
JP2694462B2 (ja) 半導体ウェーハチップの位置合わせ方法
JP2006041089A (ja) ボンディング装置
JPH1030911A (ja) 微小ワーク片の位置検出方法