JPH0567058A - カウンタ - Google Patents
カウンタInfo
- Publication number
- JPH0567058A JPH0567058A JP22676291A JP22676291A JPH0567058A JP H0567058 A JPH0567058 A JP H0567058A JP 22676291 A JP22676291 A JP 22676291A JP 22676291 A JP22676291 A JP 22676291A JP H0567058 A JPH0567058 A JP H0567058A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- counter
- read
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【構成】制御部２１は複数のプロセッサ（ＣＰＵ）１１
〜１ｎの中の任意のＣＰＵからのリード信号２４を入力
してカウント要求信号２５及びリードライト制御信号２
６を出力する。メモリ２３は指定されたアドレスにカウ
ンタ値を格納する。カウント部２２は、ＣＰＵのメモリ
アクセスサイクル内に、カウント要求信号２５を受信し
メモリ２３の中の指定されたアドレスＡ番地をリードす
ると共にこのメモリ２３がリードライト制御信号２６を
受信したときこのメモリ２３によりロードされリードし
た旧カンウンタ値に対し一つ加算更新しメモリ２３のア
ドレスＡ番地にライトする。 【効果】カウンタ更新処理と、他のプロセッサがカウン
タにアクセスしている間のカウンタ更新持ち処理とが軽
減され、プロセッサの使用効率が上がる。
〜１ｎの中の任意のＣＰＵからのリード信号２４を入力
してカウント要求信号２５及びリードライト制御信号２
６を出力する。メモリ２３は指定されたアドレスにカウ
ンタ値を格納する。カウント部２２は、ＣＰＵのメモリ
アクセスサイクル内に、カウント要求信号２５を受信し
メモリ２３の中の指定されたアドレスＡ番地をリードす
ると共にこのメモリ２３がリードライト制御信号２６を
受信したときこのメモリ２３によりロードされリードし
た旧カンウンタ値に対し一つ加算更新しメモリ２３のア
ドレスＡ番地にライトする。 【効果】カウンタ更新処理と、他のプロセッサがカウン
タにアクセスしている間のカウンタ更新持ち処理とが軽
減され、プロセッサの使用効率が上がる。
Description
【０００１】
【産業上の利用分野】本発明はカウンタに関し、特にマ
ルチプロセッサ且つマルチタスクで動作するカウンタに
関する。
ルチプロセッサ且つマルチタスクで動作するカウンタに
関する。
【０００２】
【従来の技術】従来のカウンタの構成を図３に、図３に
おけるタイムチャートを図４に示す。図３，４におい
て、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ
（ＣＰＵ：中央処理ユニット）３１がカウンタＡのカウ
ンタ値を一つ加算するためには、ＣＰＵ３１が制御部５
０を介しそのカウンタＡに該当するアドレスＡ番地内の
データを読み出して、現在のカウンタ値としてカウンタ
４１にロードしてきてカウントを行い、＋１更新したカ
ウンタ４１の出力をデータとしてＣＰＵ３１が制御部５
０を介し元のアドレスＡ番地に書き込むという動作を行
っている。
おけるタイムチャートを図４に示す。図３，４におい
て、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ
（ＣＰＵ：中央処理ユニット）３１がカウンタＡのカウ
ンタ値を一つ加算するためには、ＣＰＵ３１が制御部５
０を介しそのカウンタＡに該当するアドレスＡ番地内の
データを読み出して、現在のカウンタ値としてカウンタ
４１にロードしてきてカウントを行い、＋１更新したカ
ウンタ４１の出力をデータとしてＣＰＵ３１が制御部５
０を介し元のアドレスＡ番地に書き込むという動作を行
っている。
【０００３】また、Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅ
ｍｏｒｙ（ＲＡＭ：ランダムアクセスメモリ）を使用せ
ずハードカウンタで構成すれば、ＣＰＵがリードしただ
けでカウンタ値を＋１更新することが可能である。
ｍｏｒｙ（ＲＡＭ：ランダムアクセスメモリ）を使用せ
ずハードカウンタで構成すれば、ＣＰＵがリードしただ
けでカウンタ値を＋１更新することが可能である。
【０００４】
【発明が解決しようとする課題】この従来のカウンタで
は、図３のようにカウンタＡを＋１に更新するためには
ＣＰＵ３１がアドレスＡ番地のデータをカウンタ４１に
読み込み、カウンタ４１が一つ加算したデータをアドレ
スＡ番地に書き込むという二つの処理を行うため、図４
のようにＣＰＵ３１がカウンタＡを＋１更新する時にリ
ードとライトの間に共通バスの空き時間が生じ、他のＣ
ＰＵ（図ではＣＰＵ３２）がカウンタをアクセスしてし
まう可能性がある。このためＣＰＵ３１がカウンタＡを
＋１更新している間は他のＣＰＵはカウンタＡを更新で
きないように管理する処理が必要であり、ＣＰＵ３１が
カウンタＡを更新終了するまで他のＣＰＵは待機する処
理に時間をとられた。
は、図３のようにカウンタＡを＋１に更新するためには
ＣＰＵ３１がアドレスＡ番地のデータをカウンタ４１に
読み込み、カウンタ４１が一つ加算したデータをアドレ
スＡ番地に書き込むという二つの処理を行うため、図４
のようにＣＰＵ３１がカウンタＡを＋１更新する時にリ
ードとライトの間に共通バスの空き時間が生じ、他のＣ
ＰＵ（図ではＣＰＵ３２）がカウンタをアクセスしてし
まう可能性がある。このためＣＰＵ３１がカウンタＡを
＋１更新している間は他のＣＰＵはカウンタＡを更新で
きないように管理する処理が必要であり、ＣＰＵ３１が
カウンタＡを更新終了するまで他のＣＰＵは待機する処
理に時間をとられた。
【０００５】また、ハードカウンタを用いれば上記のよ
うな問題は無くなるが多数のカウンタを使用する場合、
回路の構成部品が多くなるという問題点があった。
うな問題は無くなるが多数のカウンタを使用する場合、
回路の構成部品が多くなるという問題点があった。
【０００６】
【課題を解決するための手段】本発明のカウンタは、複
数のプロセッサの中の任意のプロセッサからのリード信
号を入力してカウント要求のための第１の信号及びリー
ドライト制御のための第２の信号を出力する制御部と、
指定されたアドレスにカウント値を格納するメモリと、
前記プロセッサのメモリアクセスサイクル内に前記第１
の信号を受信し前記メモリの中の指定されたアドレスを
リードすると共にこのメモリが前記第２の信号を受信し
たときこのメモリによりロードされリードした旧カウン
ト値に対し一つ加算更新し前記メモリの指定されたアド
レスにライトするカウンタ部とを備える構成である。
数のプロセッサの中の任意のプロセッサからのリード信
号を入力してカウント要求のための第１の信号及びリー
ドライト制御のための第２の信号を出力する制御部と、
指定されたアドレスにカウント値を格納するメモリと、
前記プロセッサのメモリアクセスサイクル内に前記第１
の信号を受信し前記メモリの中の指定されたアドレスを
リードすると共にこのメモリが前記第２の信号を受信し
たときこのメモリによりロードされリードした旧カウン
ト値に対し一つ加算更新し前記メモリの指定されたアド
レスにライトするカウンタ部とを備える構成である。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】本発明の一実施例を示す図１を参照する
と、カウンタは、複数のプロセッサ（ＣＰＵ）１１〜１
ｎの中の任意のＣＰＵからのリード信号２４を入力して
カウント要求信号２５及びリードライト制御信号２６を
出力する制御部２１と、指定されたアドレスにカウンタ
値を格納するメモリ２３と、ＣＰＵのメモリアクセスサ
イクル内にカウント要求信号２５を受信しメモリ２３の
中の指定されたアドレスＡ番地をリードすると共にこの
メモリ２３がリードライト制御信号２６を受信したとき
このメモリ２３によりロードされリードした旧カウンタ
値に対し一つ加算更新しメモリ２３の指定されたアドレ
スＡ番地にライトするカウンタ部２２とを備える。
と、カウンタは、複数のプロセッサ（ＣＰＵ）１１〜１
ｎの中の任意のＣＰＵからのリード信号２４を入力して
カウント要求信号２５及びリードライト制御信号２６を
出力する制御部２１と、指定されたアドレスにカウンタ
値を格納するメモリ２３と、ＣＰＵのメモリアクセスサ
イクル内にカウント要求信号２５を受信しメモリ２３の
中の指定されたアドレスＡ番地をリードすると共にこの
メモリ２３がリードライト制御信号２６を受信したとき
このメモリ２３によりロードされリードした旧カウンタ
値に対し一つ加算更新しメモリ２３の指定されたアドレ
スＡ番地にライトするカウンタ部２２とを備える。
【０００９】以下に動作を説明する。
【００１０】ＣＰＵ１１がカウンタＡのカウンタ値を＋
１更新する場合、制御部２１に対してリード信号２４を
出す。制御部２１はＣＰＵ１１からリード信号２４を受
け取ると、リードライト制御信号２６をリードにするこ
とによりメモリ２３のアドレスＡ番地のデータをカウン
タ部２２にロードし、カウント要求信号２５をカウンタ
部２２に出す。
１更新する場合、制御部２１に対してリード信号２４を
出す。制御部２１はＣＰＵ１１からリード信号２４を受
け取ると、リードライト制御信号２６をリードにするこ
とによりメモリ２３のアドレスＡ番地のデータをカウン
タ部２２にロードし、カウント要求信号２５をカウンタ
部２２に出す。
【００１１】カウント要求信号２５を受け取ったカウン
タ部２２はロードしたアドレスＡ番地のデータを一つ加
算して出力する。制御部２１はリードライト制御信号２
６をライトすることによりカウンタ部２２の出力をアド
レスＡ番地に格納する。
タ部２２はロードしたアドレスＡ番地のデータを一つ加
算して出力する。制御部２１はリードライト制御信号２
６をライトすることによりカウンタ部２２の出力をアド
レスＡ番地に格納する。
【００１２】このようにしてカウンタＡのカウンタ値＋
１更新する。この間共通バスはＣＰＵ１１が占有してい
るので図２のタイムチャートでも明らかなように他のＣ
ＰＵがカウンタＡをアクセスすることはない。
１更新する。この間共通バスはＣＰＵ１１が占有してい
るので図２のタイムチャートでも明らかなように他のＣ
ＰＵがカウンタＡをアクセスすることはない。
【００１３】
【発明の効果】以上説明したように本発明は、プロセッ
サから一度リードするだけでカウンタ値が一つ加算され
るので、カウンタ更新処理と、他のプロセッサがカウン
タにアクセスしている間のカウンタ更新待ち処理とが軽
減され、プロセッサの使用効率が上がり、多数のカウタ
を使用する場合はハードカウンタよりも回路の構成部品
を少なくできるという効果を有する。
サから一度リードするだけでカウンタ値が一つ加算され
るので、カウンタ更新処理と、他のプロセッサがカウン
タにアクセスしている間のカウンタ更新待ち処理とが軽
減され、プロセッサの使用効率が上がり、多数のカウタ
を使用する場合はハードカウンタよりも回路の構成部品
を少なくできるという効果を有する。
【図１】本発明の一実施例を示す構成図である。
【図２】図１におけるタイムチャートである。
【図３】従来のカウンタの構成図である。
【図４】図３におけるタイムチャートである。
【符号の説明】 １１〜１ｎ ＣＰＵ ２１ 制御部 ２２ カウンタ部 ２３ メモリ ２４ リード信号 ２５ カウント要求信号 ２６ リードライト制御信号 ２７ データ
Claims (1)
- 【請求項１】 複数のプロセッサの中の任意のプロセッ
サからのリード信号を入力してカウント要求のための第
１の信号及びリードライト制御のための第２の信号を出
力する制御部と、指定されたアドレスにカウント値を格
納するメモリと、前記プロセッサのメモリアクセスサイ
クル内に前記第１の信号を受信し前記メモリの中の指定
されたアドレスをリードすると共にこのメモリが前記第
２の信号を受信したときこのメモリによりロードされリ
ードした旧カウント値に対し一つ加算更新し前記メモリ
の指定されたアドレスにライトするカウンタ部とを備え
ることを特徴とするカウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22676291A JPH0567058A (ja) | 1991-09-06 | 1991-09-06 | カウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22676291A JPH0567058A (ja) | 1991-09-06 | 1991-09-06 | カウンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567058A true JPH0567058A (ja) | 1993-03-19 |
Family
ID=16850220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22676291A Pending JPH0567058A (ja) | 1991-09-06 | 1991-09-06 | カウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567058A (ja) |
-
1991
- 1991-09-06 JP JP22676291A patent/JPH0567058A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845433B2 (ja) | 集積回路装置 | |
| EP0260837B1 (en) | Microprocessor with selective cache memory | |
| US5012410A (en) | Data processor with instruction cache memory | |
| JPH0567058A (ja) | カウンタ | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| JPH07146814A (ja) | メモリ装置 | |
| JPS6074074A (ja) | 優先順位制御方式 | |
| JP2847729B2 (ja) | 情報処理装置 | |
| JPS6014435B2 (ja) | 記憶装置 | |
| JP2684752B2 (ja) | 拡張記憶制御方式 | |
| JP2810045B2 (ja) | 情報処理装置 | |
| JPH01243123A (ja) | 情報処理装置 | |
| JPS63240651A (ja) | キヤツシユメモリ | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JPH0695304B2 (ja) | デ−タ処理装置 | |
| JPH05334233A (ja) | データ転送装置 | |
| JPS6124734B2 (ja) | ||
| JPS59114657A (ja) | マイクロコンピユ−タのメモリ用インタ−フエイス回路 | |
| JPH03263242A (ja) | データ処理装置 | |
| JPH02219153A (ja) | メモリとｃｐｕとプロセッサ・エレメントおよびプロセッサ・システム | |
| JPS6112306B2 (ja) | ||
| JPH04280325A (ja) | パイプライン型プロセッサ | |
| JPH0310977B2 (ja) | ||
| JPH10222422A (ja) | キャッシュメモリ制御方式 | |
| JPH04260156A (ja) | ファジィ演算機能を備えたプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980922 |