JPH056180A - 電子鍵盤楽器の発音装置 - Google Patents
電子鍵盤楽器の発音装置Info
- Publication number
- JPH056180A JPH056180A JP3183001A JP18300191A JPH056180A JP H056180 A JPH056180 A JP H056180A JP 3183001 A JP3183001 A JP 3183001A JP 18300191 A JP18300191 A JP 18300191A JP H056180 A JPH056180 A JP H056180A
- Authority
- JP
- Japan
- Prior art keywords
- key
- sound
- channel
- order
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/18—Selecting circuits
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/18—Selecting circuits
- G10H1/22—Selecting circuits for suppressing tones; Preference networks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S84/00—Music
- Y10S84/02—Preference networks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】
【目的】 電子鍵盤器において、発音チャンネルに対応
するキー情報の割当て処理及び構成を簡単にする。 【構成】 アサイメントメモリ３３に少なくとも１チャ
ンネル分のキー情報を記憶し、そのキー情報に基いて楽
音発生回路１９の音源をセットする。一方、キー番号に
対応させたビットを有するキーオン／オフ・レジスタ３
１にキーのオン／オフ情報を記憶する。アサイメントメ
モリ３３に記憶された発音中のキー情報に対応するキー
がオフされたとき、サーチ手段３２によってレジスタ３
１のオンキー情報を例えば高音側から調べ、残っている
オンキーがあればそのキー情報でもってアサイメントメ
モリ３３の内容を書換えて、発音させる。
するキー情報の割当て処理及び構成を簡単にする。 【構成】 アサイメントメモリ３３に少なくとも１チャ
ンネル分のキー情報を記憶し、そのキー情報に基いて楽
音発生回路１９の音源をセットする。一方、キー番号に
対応させたビットを有するキーオン／オフ・レジスタ３
１にキーのオン／オフ情報を記憶する。アサイメントメ
モリ３３に記憶された発音中のキー情報に対応するキー
がオフされたとき、サーチ手段３２によってレジスタ３
１のオンキー情報を例えば高音側から調べ、残っている
オンキーがあればそのキー情報でもってアサイメントメ
モリ３３の内容を書換えて、発音させる。
Description
【０００１】
【産業上の利用分野】本発明は、電子キーボード楽器等
における発音装置に関する。
における発音装置に関する。
【０００２】
【従来の技術】電子ピアノ、電子オルガンのような電子
キーボード楽器は、ＰＣＭ波形メモリに記憶された音源
情報を音色及びキー情報に従って読出し、振幅、エンベ
ロープ等の加工を行ってから発音信号として出力する。
いくつかのキーの同時押しや伴奏音の発音のために、楽
音発生回路は、複数個の同時発音チャンネルを有してい
る。
キーボード楽器は、ＰＣＭ波形メモリに記憶された音源
情報を音色及びキー情報に従って読出し、振幅、エンベ
ロープ等の加工を行ってから発音信号として出力する。
いくつかのキーの同時押しや伴奏音の発音のために、楽
音発生回路は、複数個の同時発音チャンネルを有してい
る。
【０００３】チャンネルアサイナ（チャンネル分配器）
が発音チャンネルの管理を行っていて、空きチャンネル
や優先度の低いチャンネルに新たに生じる発音を割当て
ている。
が発音チャンネルの管理を行っていて、空きチャンネル
や優先度の低いチャンネルに新たに生じる発音を割当て
ている。
【０００４】アサイナによるキーアサイン方式として、
先押優先方式や後押し優先方式が知られている。また空
きチャンネルがないとき、割当てられている発音波形間
のエンベロープを比較し、エンベロープレベルが一番低
い発音チャンネル、即ち発音の終端に近いチャンネルに
新たなキーを割当てる方式（エンベロープ最小値検出方
式）も知られている。
先押優先方式や後押し優先方式が知られている。また空
きチャンネルがないとき、割当てられている発音波形間
のエンベロープを比較し、エンベロープレベルが一番低
い発音チャンネル、即ち発音の終端に近いチャンネルに
新たなキーを割当てる方式（エンベロープ最小値検出方
式）も知られている。
【０００５】ところで、鍵盤操作に対応した発音チャン
ネルとして１チャンネルのみ（又は２チャンネル）を割
当て、他の発音チャンネルを自動伴奏発音等に割当てた
ソロ（単音）演奏モードを選択できるようにした電子キ
ーボード楽器が知られている。このソロ演奏モードで
は、復鍵方式と称されているチャンネル割当て処理を行
うことがある。
ネルとして１チャンネルのみ（又は２チャンネル）を割
当て、他の発音チャンネルを自動伴奏発音等に割当てた
ソロ（単音）演奏モードを選択できるようにした電子キ
ーボード楽器が知られている。このソロ演奏モードで
は、復鍵方式と称されているチャンネル割当て処理を行
うことがある。
【０００６】復鍵方式では、発音は単音の後押し優先で
あり、常に最後に押された鍵が単一の発音チャンネルに
割当てられる。複数個の鍵が押された時は、後押し優先
で順次発音し、同時に押鍵順序を記憶しておく。発音中
の鍵が離された時には、他に押鍵中の鍵があれば、押鍵
順記憶テーブル中の後押し順序の最後の鍵を発音チャン
ネルに割当てて発音する（復鍵処理）。
あり、常に最後に押された鍵が単一の発音チャンネルに
割当てられる。複数個の鍵が押された時は、後押し優先
で順次発音し、同時に押鍵順序を記憶しておく。発音中
の鍵が離された時には、他に押鍵中の鍵があれば、押鍵
順記憶テーブル中の後押し順序の最後の鍵を発音チャン
ネルに割当てて発音する（復鍵処理）。
【０００７】上述のようなソロ演奏モードでの復鍵処理
は、複雑な処理ステップを必要とし、また押鍵順を記憶
するためにメモリのスタック領域を必要とする。
は、複雑な処理ステップを必要とし、また押鍵順を記憶
するためにメモリのスタック領域を必要とする。
【０００８】図６は従来の復鍵方式のアサイナ（チャン
ネル割当て）処理の手順を示し、図７は押鍵順を記憶す
るためのメモリのスタック処理を説明する図である。
ネル割当て）処理の手順を示し、図７は押鍵順を記憶す
るためのメモリのスタック処理を説明する図である。
【０００９】まずステップ７１でポリ（多音）演奏モー
ドかソロ（単音）演奏モードかの判断を行い、ポリ演奏
モードでは、ステップ７２のポリ処理を行う。ソロ演奏
モードでは、ステップ７３でキーのオン／オフを判別
し、オンであれば、ステップ７４で発音チャンネルをサ
ーチして割当てると共に、ステップ７５で押鍵順序を復
鍵のための情報としてスタックにストアする。図７
（ａ）はこのときのスタック１９ａの内容を示し、Ｃ、
Ｂ、Ａの順序にキーオンされると、ノートコード（キー
コード）Ａ、Ｂ、Ｃの情報がスタック領域１９ａに下か
らＡ、Ｂ、Ｃの順に記憶される。ここでキーＤが新たに
押されると、ノートＤが発音されると共に、スタック領
域１９ａの下端にノートコードＤが記憶される（プッシ
ュ）。
ドかソロ（単音）演奏モードかの判断を行い、ポリ演奏
モードでは、ステップ７２のポリ処理を行う。ソロ演奏
モードでは、ステップ７３でキーのオン／オフを判別
し、オンであれば、ステップ７４で発音チャンネルをサ
ーチして割当てると共に、ステップ７５で押鍵順序を復
鍵のための情報としてスタックにストアする。図７
（ａ）はこのときのスタック１９ａの内容を示し、Ｃ、
Ｂ、Ａの順序にキーオンされると、ノートコード（キー
コード）Ａ、Ｂ、Ｃの情報がスタック領域１９ａに下か
らＡ、Ｂ、Ｃの順に記憶される。ここでキーＤが新たに
押されると、ノートＤが発音されると共に、スタック領
域１９ａの下端にノートコードＤが記憶される（プッシ
ュ）。
【００１０】ステップ７３でキーオフの場合には、次に
ステップ７６で現に発音中のチャンネルと同一キーであ
るか否かを判断し、同一であれば、ステップ７７でその
キーのオフ情報を作成する（アサインオフ）。そして次
のステップ７８でスタック領域の書換え（プル）を行
い、ステップ７９でスタックされている最後のキー情報
を発音チャンネルに割当てる（復鍵処理）。例えば、図
７（ｂ）のように、スタック領域にノートコードＣ、
Ｂ、Ａの順でスタックされているときに、キーＡが離鍵
されると、キーＡの消音に伴ってノートコードＡがスタ
ック領域から押出されると共に、ノートコードＢが発音
チャンネルに割当てられる。
ステップ７６で現に発音中のチャンネルと同一キーであ
るか否かを判断し、同一であれば、ステップ７７でその
キーのオフ情報を作成する（アサインオフ）。そして次
のステップ７８でスタック領域の書換え（プル）を行
い、ステップ７９でスタックされている最後のキー情報
を発音チャンネルに割当てる（復鍵処理）。例えば、図
７（ｂ）のように、スタック領域にノートコードＣ、
Ｂ、Ａの順でスタックされているときに、キーＡが離鍵
されると、キーＡの消音に伴ってノートコードＡがスタ
ック領域から押出されると共に、ノートコードＢが発音
チャンネルに割当てられる。
【００１１】またステップ７６で、オフのキーが現在の
発音中のチャンネル内容と異なる場合には、ステップ８
０で復鍵情報の書換え処理のみを行う。例えば図７
（ｃ）に示すように、ノートコードＣ、Ｂ、Ａの順にス
タックされているときに、キーＢが離鍵されると、ノー
トコードＢがスタック領域から削除され、押鍵順がＣ、
Ａとなる。キーＡに対応した発音は継続される。
発音中のチャンネル内容と異なる場合には、ステップ８
０で復鍵情報の書換え処理のみを行う。例えば図７
（ｃ）に示すように、ノートコードＣ、Ｂ、Ａの順にス
タックされているときに、キーＢが離鍵されると、ノー
トコードＢがスタック領域から削除され、押鍵順がＣ、
Ａとなる。キーＡに対応した発音は継続される。
【００１２】
【発明が解決しようとする課題】上述のように、従来の
ソロ演奏モードにおける復鍵処理は、多くのプログラム
ステップを必要とし、また押鍵順を記憶するスタック領
域を消費する。電子楽器のプログラムはリアルタイム処
理であるから、高価な高速マイクロプロセッサを必要と
する。
ソロ演奏モードにおける復鍵処理は、多くのプログラム
ステップを必要とし、また押鍵順を記憶するスタック領
域を消費する。電子楽器のプログラムはリアルタイム処
理であるから、高価な高速マイクロプロセッサを必要と
する。
【００１３】またスタック領域を節約すると、復鍵情報
の保持数が制限され、多数の鍵が一時に押されたときに
復鍵が困難になることがある。
の保持数が制限され、多数の鍵が一時に押されたときに
復鍵が困難になることがある。
【００１４】本発明は上述の問題にかんがみ、ソロ演奏
モードでのキーアサイン方式を簡略にし、プログラムス
テップ数をを少なくして低速プロセッサでも十分な応答
が得られるようにすることを一つの目的とする。
モードでのキーアサイン方式を簡略にし、プログラムス
テップ数をを少なくして低速プロセッサでも十分な応答
が得られるようにすることを一つの目的とする。
【００１５】本発明の別の目的は、押鍵順序を記憶する
ことなく、従ってスタックを使用せずに復鍵処理を行う
ことにより、処理に必要なハードウェアの負担を軽減す
ることである。
ことなく、従ってスタックを使用せずに復鍵処理を行う
ことにより、処理に必要なハードウェアの負担を軽減す
ることである。
【００１６】
【課題を解決するための手段】本発明の発音チャンネル
割当て装置は、少なくとも１チャンネル分のキー情報を
記憶し、そのキー情報を楽音発生器１９に伝達するアサ
イメントメモリ３３と、キー番号に対応した各ビットに
キーのオン／オフ情報を記憶する記憶手段（キーオン／
オフ・レジスタ３１）と、上記記憶手段に記憶されたオ
ンキー情報を所定の音高順にサーチするサーチ手段３２
と、上記アサイメントメモリ３３に記憶された発音中の
キー情報に対応するキーがオフされたとき、上記サーチ
手段３２によって得た他のオン中のキー情報でもってア
サイメントメモリ３３の内容を書換えて上記楽音発生器
１９に送出させるアサイメントコントロール手段とを具
備する。
割当て装置は、少なくとも１チャンネル分のキー情報を
記憶し、そのキー情報を楽音発生器１９に伝達するアサ
イメントメモリ３３と、キー番号に対応した各ビットに
キーのオン／オフ情報を記憶する記憶手段（キーオン／
オフ・レジスタ３１）と、上記記憶手段に記憶されたオ
ンキー情報を所定の音高順にサーチするサーチ手段３２
と、上記アサイメントメモリ３３に記憶された発音中の
キー情報に対応するキーがオフされたとき、上記サーチ
手段３２によって得た他のオン中のキー情報でもってア
サイメントメモリ３３の内容を書換えて上記楽音発生器
１９に送出させるアサイメントコントロール手段とを具
備する。
【００１７】
【作用】サーチ手段３２は、記憶手段３１に記憶された
キーオン／オフのビット情報を例えば高音から順にサー
チする。従って発音中のキーがオフになったとき、他に
オン中のキーがあれば、単純に高音優先で発音キーとし
て発音チャンネルに割当てられる。なお、オフキーが発
音中のキーでなければ、そのキーに対応した記憶手段３
１のビットがキーオフにリセットされる。
キーオン／オフのビット情報を例えば高音から順にサー
チする。従って発音中のキーがオフになったとき、他に
オン中のキーがあれば、単純に高音優先で発音キーとし
て発音チャンネルに割当てられる。なお、オフキーが発
音中のキーでなければ、そのキーに対応した記憶手段３
１のビットがキーオフにリセットされる。
【００１８】
【実施例】図１は、本発明の一実施例を示す電子楽器の
要部ブロック図である。この電子楽器は、鍵盤１１、操
作パネル１２を備える。電子楽器の回路部は、バス１５
を介して互いに結合されたＣＰＵ１８、ＲＯＭ１７、Ｒ
ＡＭ１６から成るマイクロコンピュータで構成されてい
る。
要部ブロック図である。この電子楽器は、鍵盤１１、操
作パネル１２を備える。電子楽器の回路部は、バス１５
を介して互いに結合されたＣＰＵ１８、ＲＯＭ１７、Ｒ
ＡＭ１６から成るマイクロコンピュータで構成されてい
る。
【００１９】ＣＰＵ１８は、鍵盤操作に対応した音符情
報や、テンキー１２ａ、パネルスイッチ１２ｂ等の操作
に対応したリズム、音色などのパラメータ情報を楽音発
生回路１９に送出する。楽音発生回路１９は、これらの
情報に基いてＲＯＭ１７からＰＣＭ音源データを読み出
し、その振幅やエンベロールを加工してＤ／Ａ変換器２
０に出力する。Ｄ／Ａ変換器２０から得られる楽音信号
は、アンプ２１を介してスピーカ２２に与えられる。
報や、テンキー１２ａ、パネルスイッチ１２ｂ等の操作
に対応したリズム、音色などのパラメータ情報を楽音発
生回路１９に送出する。楽音発生回路１９は、これらの
情報に基いてＲＯＭ１７からＰＣＭ音源データを読み出
し、その振幅やエンベロールを加工してＤ／Ａ変換器２
０に出力する。Ｄ／Ａ変換器２０から得られる楽音信号
は、アンプ２１を介してスピーカ２２に与えられる。
【００２０】図２は、図１の電子楽器におけるチャンネ
ルアサイナ３０の機能ブロック図である。なお、アサイ
ナの機能は、図１のＣＰＵ１８とＲＯＭ１７に書込まれ
たプログラム及びＲＡＭ１６により実現されている。こ
のアサイナ３０は、ソロ演奏モードに対応するものであ
り、ポリ演奏モード時には、従来のアサイナが構成され
る。
ルアサイナ３０の機能ブロック図である。なお、アサイ
ナの機能は、図１のＣＰＵ１８とＲＯＭ１７に書込まれ
たプログラム及びＲＡＭ１６により実現されている。こ
のアサイナ３０は、ソロ演奏モードに対応するものであ
り、ポリ演奏モード時には、従来のアサイナが構成され
る。
【００２１】アサイナ３０の主な構成要素は、楽音発生
回路１９に割当てたキー情報を伝達する１チャンネル分
のアサイメントメモリ３３、全鍵Ｎ１〜Ｎｎに対応して
キーのオン”１”及びオフ”０”を記憶するノートオン
／オフ・レジスタ３１、このレジスタ３１の内容を所定
の順序でサーチするサーチ手段３２及びアサイメントコ
ントローラ３４から成る。
回路１９に割当てたキー情報を伝達する１チャンネル分
のアサイメントメモリ３３、全鍵Ｎ１〜Ｎｎに対応して
キーのオン”１”及びオフ”０”を記憶するノートオン
／オフ・レジスタ３１、このレジスタ３１の内容を所定
の順序でサーチするサーチ手段３２及びアサイメントコ
ントローラ３４から成る。
【００２２】なお、ノートオン／オフ・レジスタ３１
は、鍵盤１１の押作をＣＰＵ１８が把握するために設け
られているもので、従来の電子楽器におけるアサイナで
も使用されている。
は、鍵盤１１の押作をＣＰＵ１８が把握するために設け
られているもので、従来の電子楽器におけるアサイナで
も使用されている。
【００２３】図３〜図５は、ＣＰＵ１８による発音処理
手順を示す。図３はメインルーチンであて、まずステッ
プ４０の初期化処理でシステムの初期化を行い、次にス
テップ４１でパネルスイッチのスキャン検出を行い、オ
ンのスイッチがあればパネル処理のステップ４２を行
う。更に、ステップ４３でキースイッチのスキャン検出
を行い、オンのスイッチがあれば、対応するキーの発音
処理をステップ４４で行う。次にステップ４５で自動演
奏のためのＭＩＤＩ処理を行い、更にステップ４６で他
の処理を行う。このメインルーチンは一定の周期で巡回
する。
手順を示す。図３はメインルーチンであて、まずステッ
プ４０の初期化処理でシステムの初期化を行い、次にス
テップ４１でパネルスイッチのスキャン検出を行い、オ
ンのスイッチがあればパネル処理のステップ４２を行
う。更に、ステップ４３でキースイッチのスキャン検出
を行い、オンのスイッチがあれば、対応するキーの発音
処理をステップ４４で行う。次にステップ４５で自動演
奏のためのＭＩＤＩ処理を行い、更にステップ４６で他
の処理を行う。このメインルーチンは一定の周期で巡回
する。
【００２４】図４は図３の発音処理のステップ４４を示
し、まずステップ５０でアサイナ処理（チャンネルアサ
イン）を行い、次にステップ５１でアサイナ３０から楽
音発生回路１９に発音パラメータを渡して、音源をセッ
トし、発音を行う。楽音発生回路１９は、セットされた
発音パラメータに基いて、指定の音色のＰＣＭ信号を指
定のピッチで波形メモリ１７ａから読出し、更に波形の
エンベロープ及び振幅を変調して楽音信号として導出す
る。
し、まずステップ５０でアサイナ処理（チャンネルアサ
イン）を行い、次にステップ５１でアサイナ３０から楽
音発生回路１９に発音パラメータを渡して、音源をセッ
トし、発音を行う。楽音発生回路１９は、セットされた
発音パラメータに基いて、指定の音色のＰＣＭ信号を指
定のピッチで波形メモリ１７ａから読出し、更に波形の
エンベロープ及び振幅を変調して楽音信号として導出す
る。
【００２５】図５はアサイナ３０の処理ステップを示
す。まずステップ６０で、キーのオン／オフを判定し、
オンであれば、ステップ６１で図２のノートオン／オフ
・レジスタ３１の該当キー番号Ｎｉのビットをセットす
る。次にステップ６２で現在発音中であるか否かを判定
し、発音中であればアサイナ３０において消音情報を生
成し（アサイナオフ処理）、更にステップ６４に進んで
オンキーに対応するチャンネルアサインを行う。即ち、
楽音発生回路１９に渡す発音情報をアサインメントメモ
リ３３にセットする。これらのステップ６３、６４の処
理は、アサイメントコントローラ３４が行っている。
す。まずステップ６０で、キーのオン／オフを判定し、
オンであれば、ステップ６１で図２のノートオン／オフ
・レジスタ３１の該当キー番号Ｎｉのビットをセットす
る。次にステップ６２で現在発音中であるか否かを判定
し、発音中であればアサイナ３０において消音情報を生
成し（アサイナオフ処理）、更にステップ６４に進んで
オンキーに対応するチャンネルアサインを行う。即ち、
楽音発生回路１９に渡す発音情報をアサインメントメモ
リ３３にセットする。これらのステップ６３、６４の処
理は、アサイメントコントローラ３４が行っている。
【００２６】従って、キーオン時のアサイナ処理は従来
と同じであり、押鍵順に発音される。但し、押鍵順を記
憶するスタックは使用しない。
と同じであり、押鍵順に発音される。但し、押鍵順を記
憶するスタックは使用しない。
【００２７】ステップ６０でキーオフであれば、ステッ
プ６５でノートオン／オフ・レジスト３１の該当キー番
号Ｎｉのビットをクリアする。次にステップ６６でキー
オフのノート（キー番号）が現在発音中のキーと同一で
あるか否かを判定する。この判定は図２のアサイメント
メモリ３３の内容に基いてアサイメントコントローラ３
４が行う。
プ６５でノートオン／オフ・レジスト３１の該当キー番
号Ｎｉのビットをクリアする。次にステップ６６でキー
オフのノート（キー番号）が現在発音中のキーと同一で
あるか否かを判定する。この判定は図２のアサイメント
メモリ３３の内容に基いてアサイメントコントローラ３
４が行う。
【００２８】ステップ６５の判定で、同一ノートの発音
中でなければメインルーチンに戻る。即ち、現在の発音
は継続される。また同一ノートの発音中であれば、ステ
ップ６７に進んで該当キーについてのアサインオフの処
理（消音情報のセット）を行い、消音する。
中でなければメインルーチンに戻る。即ち、現在の発音
は継続される。また同一ノートの発音中であれば、ステ
ップ６７に進んで該当キーについてのアサインオフの処
理（消音情報のセット）を行い、消音する。
【００２９】更にステップ６８に進み、ノートオン／オ
フ・レジスタ３１のビットを例えば高音側からサーチ
し、ステップ６９でビット有を検出したら、ステップ７
０でそのビットに対応するキーについてアサイン処理
（発音情報のセット）を行う。即ち、消音したときに押
鍵中のキーが残っていれば、高音優先でそのキーを発音
チャンネルに割当てる（復鍵処理）。なおステップ６９
でビット無しの判定があれば、復鍵することなく、メイ
ンルーチンに戻る。
フ・レジスタ３１のビットを例えば高音側からサーチ
し、ステップ６９でビット有を検出したら、ステップ７
０でそのビットに対応するキーについてアサイン処理
（発音情報のセット）を行う。即ち、消音したときに押
鍵中のキーが残っていれば、高音優先でそのキーを発音
チャンネルに割当てる（復鍵処理）。なおステップ６９
でビット無しの判定があれば、復鍵することなく、メイ
ンルーチンに戻る。
【００３０】以上のように、例えばキー番号のＦ3 、Ｄ
3 、Ｃ3 の順にキーを離すことなく押して行くと、
Ｆ3 、Ｄ3 、Ｃ3 の順に発音する。そしてＣ3 のキーを
離すと、残りのＦ3 、Ｄ3 のキーのうち高い方のキーＦ
3 が発音に割当てられる。つまり押鍵順序を記憶するス
タック領域を使わなくても、復鍵処理ができる。この場
合、押されているキーの数に制限なく復鍵が可能であ
る。従来では押鍵順に復鍵され、また復鍵可能なキー数
はスタックのセグメント数により制限されているから、
本方式によれば、従来にない演奏効果が期待できる。
3 、Ｃ3 の順にキーを離すことなく押して行くと、
Ｆ3 、Ｄ3 、Ｃ3 の順に発音する。そしてＣ3 のキーを
離すと、残りのＦ3 、Ｄ3 のキーのうち高い方のキーＦ
3 が発音に割当てられる。つまり押鍵順序を記憶するス
タック領域を使わなくても、復鍵処理ができる。この場
合、押されているキーの数に制限なく復鍵が可能であ
る。従来では押鍵順に復鍵され、また復鍵可能なキー数
はスタックのセグメント数により制限されているから、
本方式によれば、従来にない演奏効果が期待できる。
【００３１】図５のステップ６８の処理では、一例とし
てノートオン／オフ・レジスタ３１を高音順にサーチし
たが、低音順にサーチしてもよい。或いは、サーチ順序
を予めランダムな音高順に定めておき、この順序でサー
チしても同様な効果が期待できる。
てノートオン／オフ・レジスタ３１を高音順にサーチし
たが、低音順にサーチしてもよい。或いは、サーチ順序
を予めランダムな音高順に定めておき、この順序でサー
チしても同様な効果が期待できる。
【００３２】なお上述の実施例では、アサイナ３０のア
サイメントメモリ３３は１チャンネル分であるが、例え
ば右手と左手に対応させた２チャンネル分を用意しても
よい。
サイメントメモリ３３は１チャンネル分であるが、例え
ば右手と左手に対応させた２チャンネル分を用意しても
よい。
【００３３】
【発明の効果】本発明は上述のように、キー番号に対応
したビットを有する記憶手段（キーオン／オフ・レジス
タ３１）に保持されたキーのオン／オフ情報に基いて、
発音中のキーがオフしたときには、記憶手段を例えば高
音側からサーチし、他にオンキーが残っている場合に
は、そのサーチによって得たキー情報で発音内容を変更
するようにしたことを特徴とする。
したビットを有する記憶手段（キーオン／オフ・レジス
タ３１）に保持されたキーのオン／オフ情報に基いて、
発音中のキーがオフしたときには、記憶手段を例えば高
音側からサーチし、他にオンキーが残っている場合に
は、そのサーチによって得たキー情報で発音内容を変更
するようにしたことを特徴とする。
【００３４】従って、本発明によると、押鍵順序を記憶
していた従来の複雑な処理によらずに、高音順或いは低
音順の単純なサーチアルゴリズムによりキーオフ時に残
りのオンキーへの発音変更（復鍵）処理を行うので、プ
ログラムステップが少なくなり、安価な低速マイクロプ
ロセッサを使用しても高速対応が可能となる。
していた従来の複雑な処理によらずに、高音順或いは低
音順の単純なサーチアルゴリズムによりキーオフ時に残
りのオンキーへの発音変更（復鍵）処理を行うので、プ
ログラムステップが少なくなり、安価な低速マイクロプ
ロセッサを使用しても高速対応が可能となる。
【００３５】また従来のように押鍵順序を記憶するメモ
リのスタック領域を使用しないので、構成が簡単であ
り、必要なハードウェアが減少する。
リのスタック領域を使用しないので、構成が簡単であ
り、必要なハードウェアが減少する。
【図１】本発明の一実施例の電子楽器の全体構造を示す
ブロック図である。
ブロック図である。
【図２】本発明の特徴的な構成要素を示す要部ブロック
図である。
図である。
【図３】ＣＰＵによるメインルーチンの処理を示すフロ
ーチャートである。
ーチャートである。
【図４】発音処理を示すフローチャートである。
【図５】アサイナ処理を示すフローチャート図である。
【図６】従来のアサイナ処理を示すフローチャート図で
ある。
ある。
【図７】従来のアサイナ処理に使用されるスタック領域
の説明図である。
の説明図である。
１１ 鍵盤
１２ パネル操作
１３ キースイッチ回路
１４ パネルスイッチ回路
１５ バス
１６ ＲＡＭ
１７ ＲＯＭ
１８ ＣＰＵ
１９ 楽音発生回路
２０ Ｄ／Ａ変換器
２１ アンプ
２２ スピーカ
３０ アサイナ
３１ キーオン／オフ・レジスタ
３２ サーチ手段
３３ アサイメントメモリ
３４ アサイメントコントローラ
Claims (3)
- 【請求項１】 少なくとも１チャンネル分のキー情報を
記憶し、そのキー情報を楽音発生器に伝達するアサイメ
ントメモリと、キー番号に対応した各ビットにキーのオ
ン／オフ情報を記憶する記憶手段と、上記記憶手段に記
憶されたオンキー情報を所定の音高順にサーチするサー
チ手段と、上記アサイメントメモリに記憶された発音中
のキー情報に対応するキーがオフされたとき、上記サー
チ手段によって得た他のオン中のキー情報でもってアサ
イメントメモリの内容を書換えて上記楽音発生器に送出
させるアサイメントコントロール手段とを具備する電子
鍵盤楽器の発音装置。 - 【請求項２】 上記サーチ手段における所定の音高順
が、高音順であることを特徴とする請求項１に記載の発
音装置。 - 【請求項３】 上記サーチ手段における所定の音高順
が、低音順であることを特徴とする請求項１に記載の発
音装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183001A JP2639604B2 (ja) | 1991-06-27 | 1991-06-27 | 電子鍵盤楽器の発音装置 |
| US07/904,483 US5212335A (en) | 1991-06-27 | 1992-06-25 | Electronic keyboard instrument with a simple tone generation assignor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183001A JP2639604B2 (ja) | 1991-06-27 | 1991-06-27 | 電子鍵盤楽器の発音装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056180A true JPH056180A (ja) | 1993-01-14 |
| JP2639604B2 JP2639604B2 (ja) | 1997-08-13 |
Family
ID=16128022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3183001A Expired - Fee Related JP2639604B2 (ja) | 1991-06-27 | 1991-06-27 | 電子鍵盤楽器の発音装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5212335A (ja) |
| JP (1) | JP2639604B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547922A (en) * | 1977-06-20 | 1979-01-20 | Matsushita Electric Ind Co Ltd | Predominant change-over device for electronic instrument |
| JPS55108695A (en) * | 1979-02-14 | 1980-08-21 | Nippon Musical Instruments Mfg | Key assigner for electronic musical instrument |
| JPS58181093A (ja) * | 1982-04-16 | 1983-10-22 | 日本ビクター株式会社 | 電子楽器の楽音選択方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365496A (ja) * | 1986-09-06 | 1988-03-24 | 株式会社河合楽器製作所 | キ−アサイナ方式 |
-
1991
- 1991-06-27 JP JP3183001A patent/JP2639604B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-25 US US07/904,483 patent/US5212335A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547922A (en) * | 1977-06-20 | 1979-01-20 | Matsushita Electric Ind Co Ltd | Predominant change-over device for electronic instrument |
| JPS55108695A (en) * | 1979-02-14 | 1980-08-21 | Nippon Musical Instruments Mfg | Key assigner for electronic musical instrument |
| JPS58181093A (ja) * | 1982-04-16 | 1983-10-22 | 日本ビクター株式会社 | 電子楽器の楽音選択方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5212335A (en) | 1993-05-18 |
| JP2639604B2 (ja) | 1997-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177374B2 (ja) | 自動伴奏情報発生装置 | |
| JP2565069B2 (ja) | 電子楽器 | |
| JP2639604B2 (ja) | 電子鍵盤楽器の発音装置 | |
| JPH06259064A (ja) | 電子楽器 | |
| JP2640992B2 (ja) | 電子楽器の発音指示装置及び発音指示方法 | |
| JP2701177B2 (ja) | 楽音発生装置 | |
| JP3424989B2 (ja) | 電子楽器の自動伴奏装置 | |
| JP2953217B2 (ja) | 電子楽器 | |
| JPH0566773A (ja) | 電子楽器 | |
| JPH06242781A (ja) | 電子楽器 | |
| JPH056179A (ja) | 楽音チヤンネル割当て装置 | |
| JP3614117B2 (ja) | 楽音信号処理装置 | |
| JP3015226B2 (ja) | 電子楽器 | |
| JPH05108068A (ja) | フレーズ情報入出力装置 | |
| JP2814479B2 (ja) | 電子楽器 | |
| JPH06337677A (ja) | 自動伴奏装置 | |
| JPH10319949A (ja) | 電子楽器 | |
| JP3573617B2 (ja) | トランスポーズ設定装置及び方法 | |
| JP3090382B2 (ja) | 楽音割当装置及び楽音発生装置 | |
| JP3476863B2 (ja) | 電子楽器の自動伴奏装置 | |
| JP3346143B2 (ja) | 楽音制御装置 | |
| JP2565152B2 (ja) | 自動伴奏装置 | |
| JPH07104753A (ja) | 電子楽器の自動調律装置 | |
| JPH0719149B2 (ja) | 電子楽器のキ−アサイナ | |
| JPH07199940A (ja) | 電子楽器のデモ演奏制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |