JPH0555627U - Ｍｏｓトランジスタを用いた電流駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 電源電圧が高くなると駆動トランジスタの駆
動能力を下げる。 【構成】 駆動トランジスタ２のゲートに接続されたイ
ンバータ４のソースが演算増幅器１０の非反転増幅回路
の出力端子に接続されている。演算増幅器１０の非反転
入力端子には電源電圧Ｖccと同一方向に変化する入力電
圧Ｖｉが印加され、演算増幅器１０の非反転入力端子に
は基準電圧Ｖｒが印加されている。駆動トランジスタ２
のゲート・ソース間電圧Ｖgsは Ｖgs＝ＢＶｒ−｛Ａ（１＋Ｂ）−１｝Ｖcc で表わされるので、Ａ（１＋Ｂ）＜１となるように、抵
抗値Ｒ１，Ｒ２，Ｒｉ，Ｒｆを設定すれば、電源電圧Ｖ
ccが上がればＶgsが下がって駆動トランジスタ２の駆動
能力が下がる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は電子回路においてリレーその他の負荷を駆動する電流駆動回路に関し 、特にＭＯＳトランジスタを駆動トランジスタとする電流駆動回路に関するもの である。

【０００２】

【従来の技術】

ＭＯＳトランジスタを駆動トランジスタとしてリレーなどの負荷に電流を流し て駆動する電流駆動回路の例を図３（Ａ），（Ｂ）に示す。 図３（Ａ）はＰＭＯＳトランジスタ（ＰチャネルＭＯＳトランジスタ）を駆動 トランジスタとするものであり、駆動トランジスタ２のゲートにはインバータ４ を介して制御信号が印加され、駆動トランジスタ２のソースには電源電圧Ｖccが 印加され、ドレインにはグラウンド端子との間にリレーなどの負荷６が接続され ている。

【０００３】 図３（Ｂ）はＮＭＯＳトランジスタ（ＮチャネルＭＯＳトランジスタ）８を駆 動トランジスタとするもりであり、その駆動トランジスタ８のゲートにはインバ ータ４を介して制御信号が印加され、ソースがグラウンド端子に接続され、ソー スと電源電圧Ｖcc端子との間に負荷６が接続されている。 図３の駆動回路においては、ＭＯＳトランジスタ２，８がオンになるときはそ のゲート・ソース間電圧Ｖgsは電源電圧Ｖccに等しくなる。

【０００４】

【考案が解決しようとする課題】

電源電圧Ｖccが変化した場合、Ｖccが高くなる程駆動トランジスタ２，８の駆 動能力は大きくなる。しかし、出力負荷として例えばリレーを用いる場合、駆動 電圧が高くなれば、感動電圧の高いリレーほど駆動電流は少なくてよい。すなわ ち、図３の駆動回路では、電源Ｖccが高くなるほど駆動トランジスタ２の駆動能 力が小さくてもよいので、電源電圧Ｖccの変化は駆動トランジスタ２の実力と相 反する結果を招く。 また、電源電圧Ｖccが高いほど、負荷６が短絡した場合に駆動トランジスタ２ ，８のゲート・ソース間電圧もソース・ドレイン間電圧も大きくなり、駆動トラ ンジスタ２，８が破壊しやすくなる。 本考案は印加電圧が高いほど駆動電流が少なくてよい負荷に適用するのに適し 、また負荷が短絡したときの貫通電流を下げて駆動トランジスタの耐久性を増す 電流駆動回路を提供することを目的とするものである。

【０００５】

【課題を解決するための手段】

本考案では電源電圧が高くなると駆動トランジスタの駆動能力を下げ、逆に電 源電圧が低くなると駆動トランジスタの駆動能力を上げる。そのために、負荷に かかる電源電圧の変化の方向と逆方向に駆動トランジスタのゲート・ソース間電 圧を変化させるゲート電圧設定回路を備える。

【０００６】 駆動トランジスタがＰＭＯＳトランジスタである場合、ゲート電圧設定回路は 高電圧側電源電圧と低電圧側電源電圧間の電位差に比例する入力電圧を演算増幅 器の非反転入力とし、電源電圧に依存しない基準電圧をその演算増幅器の反転入 力とする非反転増幅回路を含み、その非反転増幅回路の出力電圧と高電圧側電源 電圧との電位差により駆動トランジスタのゲート・ソース間電圧を設定する。 駆動トランジスタがＮＭＯＳトランジスタである場合、ゲート電圧設定回路は 高電圧側電源電圧と低電圧側電源電圧間の電位差に比例する入力電圧を演算増幅 器の反転入力とし、電源電圧に依存しない基準電圧をその演算増幅器の非反転入 力とする反転増幅回路を含み、その反転増幅回路の出力電圧と低電圧側電源電圧 との電位差により駆動トランジスタのゲート・ソース間電圧を設定する。

【０００７】

【実施例】

図１は図３（Ａ）に対応してＰＭＯＳトランジスタを駆動トランジスタとする 実施例を表わす。各図で同一部分には同一の記号を用いる。 駆動トランジスタのＰＭＯＳトランジスタ２のゲートにはＣＭＯＳインバータ ４を介して制御信号が印加され、駆動トランジスタ２のソースは高電圧側電源電 圧Ｖcc端子に接続され、駆動トランジスタ２のドレインと低電圧側電源電圧ＧＮ Ｄ端子との間に負荷６が接続されている。インバータ４のＰＭＯＳトランジスタ のソースは電源電圧Ｖcc端子に接続され、インバータ４のＮＭＯＳトランジスタ のソースは非反転増幅回路を構成する演算増幅器１０の出力端子に接続されてい る。演算増幅器１０の非反転入力端子には電源電圧ＶccとグラウンドＧＮＤ電圧 間の電位差が抵抗１２，１４で分割されて規定される電圧Ｖｉが印加されている 。この入力電圧Ｖｉは電源電圧Ｖccの増減と同一方向にシフトする。演算増幅器 １０の非反転入力端子には基準電圧回路１６により電源電圧Ｖccに依存しない基 準電圧Ｖｒが入力抵抗１８を経て印加されている。反転入力端子と出力端子の間 に帰還抵抗２０が接続されて演算増幅器１０の負帰還回路を構成している。

【０００８】 図１の実施例で、駆動トランジスタ２がオンになるときは、インバータ４では ＮＭＯＳトランジスタがオンとなり、駆動トランジスタ２のゲート・ソース間電 圧Ｖｇｓは電源電圧Ｖccと演算増幅器１０の出力電圧Ｖｏの電位差により定まる 。ここで、このゲート・ソース間電圧Ｖｇｓを算出する。 Ｖｉ＝（Ｒ２／（Ｒ１＋Ｒ２））Ｖcc Ｖｏ＝Ｖｉ＋（Ｖｉ−Ｖｒ）（Ｒｆ／Ｒｉ） ＝Ｖｉ（１＋（Ｒｆ／Ｒｉ））−Ｖｒ（Ｒｆ／Ｒｉ） ＝Ｖcc（Ｒ２／（Ｒ１＋Ｒ２））（１＋（Ｒｆ／Ｒｉ）） −Ｖｒ（Ｒｆ／Ｒｉ） ＝Ａ（１＋Ｂ）Ｖcc−ＢＶｒ ただし、Ａ＝Ｒ２／（Ｒ１＋Ｒ２）＜１，Ｂ＝Ｒｆ／Ｒｉである。

【０００９】 駆動トランジスタ２がオンのとき、 Ｖgs＝Ｖcc−Ｖｏ ＝Ｖcc−Ａ（１＋Ｂ）Ｖcc＋ＢＶｒ ＝ＢＶｒ−｛Ａ（１＋Ｂ）−１｝Ｖcc ここで、Ａ（１＋Ｂ）＜１となるように、抵抗値Ｒ１，Ｒ２，Ｒｉ，Ｒｆを設定 すれば、電源電圧Ｖccとゲート・ソース間電圧Ｖgsとは逆方向に変化する。すな わち、Ｖccが上がればＶgsが下がって駆動トランジスタ２の駆動能力が下がり、 その逆方向に電源電圧Ｖccが変化すれば駆動トランジスタ２の駆動能力が上がる 。

【００１０】 図２はＮＭＯＳトランジスタ８を駆動トランジスタとする図３（Ｂ）の駆動回 路に本考案を適用したものである。 ＣＭＯＳインバータ４のＮＭＯＳトランジスタのソースがＧＮＤ端子に接続さ れ、インバータ４のＰＭＯＳトランジスタのソースが演算増幅器１０の出力端子 に接続されている。演算増幅器１０の反転入力端子には電源電圧ＶccとＧＮＤ電 圧間の電位差を分割する分割抵抗１２，１４により定まる電圧Ｖｉが入力抵抗Ｒ ｉを経て印加され、非反転入力端子には基準電圧回路１６から基準電圧Ｖｒが印 加されている。帰還抵抗２０が演算増幅器１０の反転入力端子と出力端子の間に 接続されて演算増幅器１０の負帰還回路を構成している。

【００１１】 図２では駆動トランジスタ８のゲート・ソース電圧Ｖgsは演算増幅器１０の出 力電圧ＶｏとＧＮＤ電圧との電位差で定まる。抵抗値Ｒ１，Ｒ２，Ｒｉ，Ｒｆを 設定しておけば、演算増幅器１０の負帰還回路は反転増幅回路であるので、出力 電圧Ｖｏは入力電圧Ｖｉと反対の方向に変化し、電源電圧Ｖccが上がれば演算増 幅器１０の入力電圧Ｖｉが上がり、出力電圧Ｖｏが下がる。その結果、駆動トラ ンジスタ８のゲート・ソース電圧Ｖgsが下がって駆動能力が下がる。その逆に電 源電圧Ｖccが下がれば駆動トランジスタ８のゲート・ソース電圧Ｖgsが上がって 駆動能力が上がる。 本考案は実施例に示された回路構成に限定されるものではなく、本考案の主旨 に沿って変形することができる。

【００１２】

【考案の効果】

本考案では電源電圧が高いほど駆動トランジスタの駆動能力が下がるので、リ レーのように印加電圧が高いほど駆動電流が少なくてよい負荷に適用するのに好 都合である。また、負荷が短絡した場合にも駆動トランジスタの貫通電流が少な く、出力部の耐久性が増す。

【図面の簡単な説明】

【図１】ＰＭＯＳトランジスタを駆動トランジスタとし
た実施例を示す回路図である。

【図２】ＮＭＯＳトランジスタを駆動トランジスタとし
た実施例を示す回路図である。

【図３】従来の駆動回路を示す回路図であり、（Ａ）は
ＰＭＯＳトランジスタを駆動トランジスタとした例、
（Ｂ）はＮＭＯＳトランジスタを駆動トランジスタとし
た例である。

【符号の説明】

２，８ 駆動トランジスタ ６ 負荷 １０ 演算増幅器 １２，１４ 分割抵抗 １６ 基準電圧回路 １８ 入力抵抗 ２０ 帰還抵抗

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 負荷を駆動する駆動ＭＯＳトランジスタ
   と、負荷にかかる電源電圧の変化の方向と逆方向に前記
   駆動ＭＯＳトランジスタのゲート・ソース間電圧を変化
   させるゲート電圧設定回路とを備えた電流駆動回路。
2. 【請求項２】 前記駆動ＭＯＳトランジスタがＰチャネ
   ルＭＯＳトランジスタであり、前記ゲート電圧設定回路
   は高電圧側電源電圧と低電圧側電源電圧間の電位差に比
   例する入力電圧を演算増幅器の非反転入力とし、電源電
   圧に依存しない基準電圧をその演算増幅器の反転入力と
   する非反転増幅回路を含み、その非反転増幅回路の出力
   電圧と高電圧側電源電圧との電位差により前記駆動ＭＯ
   Ｓトランジスタのゲート・ソース間電圧を設定するもの
   である請求項１に記載の電流駆動回路。
3. 【請求項３】 前記駆動ＭＯＳトランジスタがＮチャネ
   ルＭＯＳトランジスタであり、前記ゲート電圧設定回路
   は高電圧側電源電圧と低電圧側電源電圧間の電位差に比
   例する入力電圧を演算増幅器の反転入力とし、電源電圧
   に依存しない基準電圧をその演算増幅器の非反転入力と
   する反転増幅回路を含み、その反転増幅回路の出力電圧
   と低電圧側電源電圧との電位差により前記駆動ＭＯＳト
   ランジスタのゲート・ソース間電圧を設定するものであ
   る請求項１に記載の電流駆動回路。