JPH0555402A - セラミツク基板の構造およびその製造方法 - Google Patents
セラミツク基板の構造およびその製造方法Info
- Publication number
- JPH0555402A JPH0555402A JP3216794A JP21679491A JPH0555402A JP H0555402 A JPH0555402 A JP H0555402A JP 3216794 A JP3216794 A JP 3216794A JP 21679491 A JP21679491 A JP 21679491A JP H0555402 A JPH0555402 A JP H0555402A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic substrate
- component mounting
- pad
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 多層セラミック基板におけるパッドのメタラ
イズ強度の向上、高さ寸法精度の向上、表裏面のパタ−
ンとスル−ホ−ルの整合性の向上を図ることにある。 【構成】 ダミ−パッドの下にスル−ホ−ルを設置し、
かつ電気的に孤立させるため第2層の該当位置にスル−
ホ−ルを除いた層を挿入する。また、表裏両面のパッド
に対して、スル−ホ−ルをポンチ挿入面側を向けて配置
する。ダミ−パッドに対して、その下方にスル−ホ−ル
を設置することにより、メタライズ剪断強度を向上さ
せ、高さ寸法精度を向上させる。また、表裏面に対して
スル−ホ−ルのポンチ挿入面側を向けることにより、パ
タ−ンとスル−ホ−ルの整合性を向上させることができ
る。
イズ強度の向上、高さ寸法精度の向上、表裏面のパタ−
ンとスル−ホ−ルの整合性の向上を図ることにある。 【構成】 ダミ−パッドの下にスル−ホ−ルを設置し、
かつ電気的に孤立させるため第2層の該当位置にスル−
ホ−ルを除いた層を挿入する。また、表裏両面のパッド
に対して、スル−ホ−ルをポンチ挿入面側を向けて配置
する。ダミ−パッドに対して、その下方にスル−ホ−ル
を設置することにより、メタライズ剪断強度を向上さ
せ、高さ寸法精度を向上させる。また、表裏面に対して
スル−ホ−ルのポンチ挿入面側を向けることにより、パ
タ−ンとスル−ホ−ルの整合性を向上させることができ
る。
Description
【0001】
【産業上の利用分野】本発明は、汎用大形コンピュ−タ
における多層配線セラミック基板の構造およびその製造
方法に関し、特にメタライズ強度の向上と高さ方向寸法
精度の向上と、部品搭載面およびI/O接合面の整合性
の向上を図ることができる多層配線セラミック基板の構
造とその製造方法に関する。
における多層配線セラミック基板の構造およびその製造
方法に関し、特にメタライズ強度の向上と高さ方向寸法
精度の向上と、部品搭載面およびI/O接合面の整合性
の向上を図ることができる多層配線セラミック基板の構
造とその製造方法に関する。
【0002】
【従来の技術】汎用大形コンピュ−タ等には多数の多層
配線セラミック基板が設けられ、その上にLSIやその
他の部品が搭載されている。多層配線セラミック基板の
各層間には複数本のスル−ホ−ルが設けられ、それらの
スルホ−ル内に導体を埋め込むことにより、層間の信号
伝達が行われる。図3(a)に示すように、多層セラミ
ック基板13には、LSI12等を搭載するための部品
接合面とその反対側のプリント板I/O面とがあって、
部品接合面側の部品搭載用パッド15とLSI側の信号
入出力用パッド16を、例えばCCB(コントロ−ルド
・コンデント・ボンディング(IBM))方式によるハ
ンダ付けにより接合している。これにより、LSI12
から出力された信号をそのままセラミック基板13側に
入力することができる。ところで、多層セラミック基板
13の部品搭載面に設けられるLSI等の部品接合用パ
ッド15は、パタ−ンを共通化するとともに、部品との
接続信頼性の向上のために、電気的信号入出力用として
は無用のパッドを設置しているのが通常である。すなわ
ち、多層セラミック基板13上に種々のパタ−ンを有す
るLSI12を搭載しようとする場合、図3(b)に示
すように、基板上の各領域毎にA,B,CのLSIを搭
載配置することになる。大量生産でない場合には、30
0パッドを備えたAのLSI、400パッドを備えたB
のLSI、および500パッドを備えたCのLSI毎
に、それぞれパッドの数を異ならせて、部品搭載面を製
造すればよい。しかし、大量生産の場合には、パタ−ン
設計上の工数がかかり過ぎるため、一般的にはパタ−ン
を共通化したものを製造している。上記の場合には、最
もパッド数の多いCのLSIのパタ−ンに共通化して設
計される。そして、共通化した場合には、BのLSIを
搭載したとき100パッド分が余ってしまい、AのLS
Iを搭載したときには200パッド分が余ってしまう。
パッド数が少ないと、LSIを支承するための信頼性が
低下するので、信号入出力には寄与しないパッドもその
まま使用される。信号に寄与しないパッドは、ダミ−パ
ッドと呼ばれる。これらのダミ−パッドを電気信号から
孤立させるための方法として、従来より、多層セラミッ
ク基板の部品搭載面のすぐ下の絶縁体層にスル−ホ−ル
を設けない構造にする方法が用いられている。このよう
な多層セラミック基板の構造に関する文献としては、例
えば、工業調査会編集部編、最新ファインセラミックス
技術(1987年5月)第55頁に記述されている。
配線セラミック基板が設けられ、その上にLSIやその
他の部品が搭載されている。多層配線セラミック基板の
各層間には複数本のスル−ホ−ルが設けられ、それらの
スルホ−ル内に導体を埋め込むことにより、層間の信号
伝達が行われる。図3(a)に示すように、多層セラミ
ック基板13には、LSI12等を搭載するための部品
接合面とその反対側のプリント板I/O面とがあって、
部品接合面側の部品搭載用パッド15とLSI側の信号
入出力用パッド16を、例えばCCB(コントロ−ルド
・コンデント・ボンディング(IBM))方式によるハ
ンダ付けにより接合している。これにより、LSI12
から出力された信号をそのままセラミック基板13側に
入力することができる。ところで、多層セラミック基板
13の部品搭載面に設けられるLSI等の部品接合用パ
ッド15は、パタ−ンを共通化するとともに、部品との
接続信頼性の向上のために、電気的信号入出力用として
は無用のパッドを設置しているのが通常である。すなわ
ち、多層セラミック基板13上に種々のパタ−ンを有す
るLSI12を搭載しようとする場合、図3(b)に示
すように、基板上の各領域毎にA,B,CのLSIを搭
載配置することになる。大量生産でない場合には、30
0パッドを備えたAのLSI、400パッドを備えたB
のLSI、および500パッドを備えたCのLSI毎
に、それぞれパッドの数を異ならせて、部品搭載面を製
造すればよい。しかし、大量生産の場合には、パタ−ン
設計上の工数がかかり過ぎるため、一般的にはパタ−ン
を共通化したものを製造している。上記の場合には、最
もパッド数の多いCのLSIのパタ−ンに共通化して設
計される。そして、共通化した場合には、BのLSIを
搭載したとき100パッド分が余ってしまい、AのLS
Iを搭載したときには200パッド分が余ってしまう。
パッド数が少ないと、LSIを支承するための信頼性が
低下するので、信号入出力には寄与しないパッドもその
まま使用される。信号に寄与しないパッドは、ダミ−パ
ッドと呼ばれる。これらのダミ−パッドを電気信号から
孤立させるための方法として、従来より、多層セラミッ
ク基板の部品搭載面のすぐ下の絶縁体層にスル−ホ−ル
を設けない構造にする方法が用いられている。このよう
な多層セラミック基板の構造に関する文献としては、例
えば、工業調査会編集部編、最新ファインセラミックス
技術(1987年5月)第55頁に記述されている。
【0003】また、スル−ホ−ルを有する絶縁体層を多
層化する場合には、全層共通に、かつ統一して、スル−
ホ−ルのポンチ挿入面を、多層セラミック基板の部品搭
載面側か、あるいはI/O接合面側に向けて層構成した
構造が一般的に用いられる。このようにすれば、最も効
率よく、かつ積層ずれ等に対する危険性を最小限に抑え
られる。多層セラミック基板は、グリ−ンシ−トを積層
して構成されるが、それらのグリ−ンシ−ト上にはスル
−ホ−ル用の穴明けが行われる。すなわち、グリ−ンシ
−ト穴明けの際には、図4(a)に示すように、スル−
ホ−ルの数だけ配置されたポンチ17とダイブッシュ1
8の間にグリ−ンシ−ト19を配置して、全てのポンチ
17を落下させることにより、グリ−ンシ−ト19上に
全ての穴が明けられる。その場合、ポンチ17が挿入す
るポンチ挿入面側の穴径は小さく(穴径は100〜12
0μm)であるのに対して、ダイブッシュ18側である
ポンチ突き抜け側の穴径は大きくなる(穴径は120〜
160μm)。このように、ポンチ挿入側よりポンチ突
き抜け側の穴径は20〜40μmだけ大きいので、隣接
する層が大きい穴径どうしで接触すると、積層ずれ等が
生じたときには、隣接層のパタ−ンとショ−トするおそ
れがある。従って、通常は、図4(b)に示すように、
部品搭載面側またはI/O接合面側を同じ向きに配列し
て、効率よく積層している。この種の構造に関連する文
献としては、例えば、特開昭62−158398号公報
がある。
層化する場合には、全層共通に、かつ統一して、スル−
ホ−ルのポンチ挿入面を、多層セラミック基板の部品搭
載面側か、あるいはI/O接合面側に向けて層構成した
構造が一般的に用いられる。このようにすれば、最も効
率よく、かつ積層ずれ等に対する危険性を最小限に抑え
られる。多層セラミック基板は、グリ−ンシ−トを積層
して構成されるが、それらのグリ−ンシ−ト上にはスル
−ホ−ル用の穴明けが行われる。すなわち、グリ−ンシ
−ト穴明けの際には、図4(a)に示すように、スル−
ホ−ルの数だけ配置されたポンチ17とダイブッシュ1
8の間にグリ−ンシ−ト19を配置して、全てのポンチ
17を落下させることにより、グリ−ンシ−ト19上に
全ての穴が明けられる。その場合、ポンチ17が挿入す
るポンチ挿入面側の穴径は小さく(穴径は100〜12
0μm)であるのに対して、ダイブッシュ18側である
ポンチ突き抜け側の穴径は大きくなる(穴径は120〜
160μm)。このように、ポンチ挿入側よりポンチ突
き抜け側の穴径は20〜40μmだけ大きいので、隣接
する層が大きい穴径どうしで接触すると、積層ずれ等が
生じたときには、隣接層のパタ−ンとショ−トするおそ
れがある。従って、通常は、図4(b)に示すように、
部品搭載面側またはI/O接合面側を同じ向きに配列し
て、効率よく積層している。この種の構造に関連する文
献としては、例えば、特開昭62−158398号公報
がある。
【0004】
【発明が解決しようとする課題】しかしながら、前述の
従来技術では、(イ)LSI等の部品との接合のために
設置されたダミ−パッドのメタライズ剪断強度、および
高さ方向の寸法精度について配慮されていない。すなわ
ち、ダミ−パッドのメタライズ剪断強度が他の信号入出
力用パッドと比較して弱く、また部品搭載時にパッド間
の高さ方向の精度が必要となるが、ダミ−パッドと信号
入出力用パッドとの間で高さに大きな差があるため、高
さ方向の必要精度を確保できないという問題があった。
つまり、図5(a)に示すように、セラミック側は積層
体の場合、X,Y方向(平面方向)に10〜15%の延
びが生じる一方、Z方向(高さ方向)に20%前後の縮
みが生じる。他方、セラミックのスル−ホ−ルに充填さ
れたペ−ストは、方向性がないため、一率に縮むので、
メタライズの収縮を15%近辺に合わせると、図5
(b)に示すように、左側のダミ−パッドがそのままの
状態であるのに対して、右側のメタライズされたパッド
はX,Y方向の15%に合わされてセラミック基板と同
じ収縮となるが、高さが10〜20μmも高くなってし
まう。また、スル−ホ−ルがない場合には、時間の経過
等でクラックが生じるが、スル−ホ−ルがあると、破壊
し難く、クラッチは入らない。
従来技術では、(イ)LSI等の部品との接合のために
設置されたダミ−パッドのメタライズ剪断強度、および
高さ方向の寸法精度について配慮されていない。すなわ
ち、ダミ−パッドのメタライズ剪断強度が他の信号入出
力用パッドと比較して弱く、また部品搭載時にパッド間
の高さ方向の精度が必要となるが、ダミ−パッドと信号
入出力用パッドとの間で高さに大きな差があるため、高
さ方向の必要精度を確保できないという問題があった。
つまり、図5(a)に示すように、セラミック側は積層
体の場合、X,Y方向(平面方向)に10〜15%の延
びが生じる一方、Z方向(高さ方向)に20%前後の縮
みが生じる。他方、セラミックのスル−ホ−ルに充填さ
れたペ−ストは、方向性がないため、一率に縮むので、
メタライズの収縮を15%近辺に合わせると、図5
(b)に示すように、左側のダミ−パッドがそのままの
状態であるのに対して、右側のメタライズされたパッド
はX,Y方向の15%に合わされてセラミック基板と同
じ収縮となるが、高さが10〜20μmも高くなってし
まう。また、スル−ホ−ルがない場合には、時間の経過
等でクラックが生じるが、スル−ホ−ルがあると、破壊
し難く、クラッチは入らない。
【0005】次に、(ロ)従来の技術では、表裏面層の
パタ−ンとスル−ホ−ル径との関係について配慮がなさ
れておらず、位置誤差等により部品搭載面のパタ−ンと
スル−ホ−ルが整合せずに、導体間隔が確保できないと
いう問題があった。すなわち、図4(b)に示すよう
に、穴径の大きい方を同一方向に揃えて多層を構成して
いるので、その穴径が部品搭載面に表われるときには、
パッドの径もそれに合わせて大きくする必要があり、そ
の結果、その面に配線されている導体の間隔の余裕が小
さくなり、信頼性が低下する。本発明の第1の目的は、
これら従来の課題を解消し、(イ)ダミ−パッドのメタ
ライズ剪断強度を向上し、かつ信号入出力パッドとの高
さの差を縮小することが可能なセラミック基板の構造お
よびその製造方法を提供することにある。また、本発明
の第2の目的は、(ロ)表裏両面のパタ−ンとスル−ホ
−ルとの整合を向上させることが可能なセラミック基板
の構造およびその製造方法を提供することにある。
パタ−ンとスル−ホ−ル径との関係について配慮がなさ
れておらず、位置誤差等により部品搭載面のパタ−ンと
スル−ホ−ルが整合せずに、導体間隔が確保できないと
いう問題があった。すなわち、図4(b)に示すよう
に、穴径の大きい方を同一方向に揃えて多層を構成して
いるので、その穴径が部品搭載面に表われるときには、
パッドの径もそれに合わせて大きくする必要があり、そ
の結果、その面に配線されている導体の間隔の余裕が小
さくなり、信頼性が低下する。本発明の第1の目的は、
これら従来の課題を解消し、(イ)ダミ−パッドのメタ
ライズ剪断強度を向上し、かつ信号入出力パッドとの高
さの差を縮小することが可能なセラミック基板の構造お
よびその製造方法を提供することにある。また、本発明
の第2の目的は、(ロ)表裏両面のパタ−ンとスル−ホ
−ルとの整合を向上させることが可能なセラミック基板
の構造およびその製造方法を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるセラミック基板の構造は、(イ)部品
搭載面および部品搭載面とは逆の面にI/O接合面を備
えた多層配線セラミック基板において、電気的入出力用
としては無用であり、パタ−ンの共通化と部品接続の信
頼性のために設けられたダミ−パッドに対して、ダミ−
パッドの下方にスル−ホ−ルを設置し、さらにその下方
にそのスル−ホ−ルを電気的に無効化するための層を配
置したことに特徴がある。また、(ロ)スル−ホ−ルの
ポンチ挿入面側を部品搭載面およびI/O接合面の両面
に向けて配置したことにも特徴がある。また、本発明に
よるセラミック基板の製造方法は、(ハ)スル−ホ−ル
のポンチ挿入面側を上記部品搭載面およびI/O接合面
の両面に向けて配置するために、セラミック基板を構成
するグリ−ンシ−トの表裏面を管理、かつ制御すること
により、グリ−ンシ−トを反転する機構を有した搬送系
を用いて、反転すべき層のグリ−ンシ−トの穴明け作業
の後で、自動的にグリ−ンシ−トを反転させるようにし
たことに特徴がある。さらに、(ニ)部品搭載面のパタ
−ン共通化、および部品接続の信頼性向上のために、電
気的には無効な位置にもパッドを設けることにも特徴が
ある。
め、本発明によるセラミック基板の構造は、(イ)部品
搭載面および部品搭載面とは逆の面にI/O接合面を備
えた多層配線セラミック基板において、電気的入出力用
としては無用であり、パタ−ンの共通化と部品接続の信
頼性のために設けられたダミ−パッドに対して、ダミ−
パッドの下方にスル−ホ−ルを設置し、さらにその下方
にそのスル−ホ−ルを電気的に無効化するための層を配
置したことに特徴がある。また、(ロ)スル−ホ−ルの
ポンチ挿入面側を部品搭載面およびI/O接合面の両面
に向けて配置したことにも特徴がある。また、本発明に
よるセラミック基板の製造方法は、(ハ)スル−ホ−ル
のポンチ挿入面側を上記部品搭載面およびI/O接合面
の両面に向けて配置するために、セラミック基板を構成
するグリ−ンシ−トの表裏面を管理、かつ制御すること
により、グリ−ンシ−トを反転する機構を有した搬送系
を用いて、反転すべき層のグリ−ンシ−トの穴明け作業
の後で、自動的にグリ−ンシ−トを反転させるようにし
たことに特徴がある。さらに、(ニ)部品搭載面のパタ
−ン共通化、および部品接続の信頼性向上のために、電
気的には無効な位置にもパッドを設けることにも特徴が
ある。
【0007】
【作用】本発明においては、(イ)先ず、部品接合用ダ
ミ−パッドの下方では、ポンチ挿入面側が表面に出るよ
うに配置するとともに、電気的にこのダミ−パッドを孤
立させるため、このダミ−パッドの下方の第2層にはス
ル−ホ−ルを設置しない構造、つまり部品搭載面用に予
定していたスル−ホ−ルパタ−ンに、そのスル−ホ−ル
接合用パッドのみ有する層を設置して、これを第2層と
する。ただし、パタ−ン設計変更等により、上記スル−
ホ−ルを電気的に回避することができるときには、その
第2層は不要となる。次に(ロ)、部品搭載面、I/O
接合面の両面ともに、パッドとスル−ホ−ルをポンチ挿
入面側を界して接する構造にする。すなわち、部品搭載
面およびI/O接合面の両面ともに、ポンチ挿入面側が
表面に出るように各層を積層するのである。また、この
ような構造を実現するために、穴径の大きいポンチ突き
抜け面側どうしを接合できる配線の存在しないスル−ホ
−ル接合用パッドのみの層を、任意の内層に設置する。
ただし、この層も、パタ−ン設計上、既に存在する層で
代用できる場合には、わざわざ設ける必要はない。
ミ−パッドの下方では、ポンチ挿入面側が表面に出るよ
うに配置するとともに、電気的にこのダミ−パッドを孤
立させるため、このダミ−パッドの下方の第2層にはス
ル−ホ−ルを設置しない構造、つまり部品搭載面用に予
定していたスル−ホ−ルパタ−ンに、そのスル−ホ−ル
接合用パッドのみ有する層を設置して、これを第2層と
する。ただし、パタ−ン設計変更等により、上記スル−
ホ−ルを電気的に回避することができるときには、その
第2層は不要となる。次に(ロ)、部品搭載面、I/O
接合面の両面ともに、パッドとスル−ホ−ルをポンチ挿
入面側を界して接する構造にする。すなわち、部品搭載
面およびI/O接合面の両面ともに、ポンチ挿入面側が
表面に出るように各層を積層するのである。また、この
ような構造を実現するために、穴径の大きいポンチ突き
抜け面側どうしを接合できる配線の存在しないスル−ホ
−ル接合用パッドのみの層を、任意の内層に設置する。
ただし、この層も、パタ−ン設計上、既に存在する層で
代用できる場合には、わざわざ設ける必要はない。
【0008】このように、部品接合用ダミ−パッドの下
に、ポンチ挿入面側を表面に出してスル−ホ−ルを配置
するので、このスル−ホ−ルがダミ−パッドに対して杭
の役目を果し、セラミック部とパッドとをつなぎ止める
働きをする。その結果、セラミック部とパッドのメタラ
イズ部との間の強度を補う作用をする。また、パッドの
下には必ずスル−ホ−ルが存在するので、セラミック部
の高さ方向の焼成収縮率と、スル−ホ−ルメタライズ部
の高さ方向焼成収縮率との間に差が生じた場合でも、上
記ダミ−パッドと他の信号入出力用パッドとの間に有意
差はなくなる。その結果、パッドの高さ方向のばらつき
を小さくすることができる。また、ダミ−パッドおよび
その下のスル−ホ−ルの該当位置に、スル−ホ−ルを有
しない第2層を設けるため、第1層に新たに設けられた
スル−ホ−ルを電気的に無効にすることができ、その結
果、ショ−トの心配はなくなる。次に、部品搭載面、I
/O接合面の両面ともに、パッドとスル−ホ−ルとがポ
ンチ挿入面側を界して接しているので、表裏面のパタ−
ンとスル−ホ−ル間の位置ずれに対する許容量を大きく
することができる。その結果、両者の整合性を向上させ
ることが可能である。また、任意の内層に設けられたス
ル−ホ−ル接合用パッドのみの層により、ポンチ突き抜
け面側どうしの接合を行うので、積層ずれや印刷ずれ等
により接合層でショ−トすることはない。
に、ポンチ挿入面側を表面に出してスル−ホ−ルを配置
するので、このスル−ホ−ルがダミ−パッドに対して杭
の役目を果し、セラミック部とパッドとをつなぎ止める
働きをする。その結果、セラミック部とパッドのメタラ
イズ部との間の強度を補う作用をする。また、パッドの
下には必ずスル−ホ−ルが存在するので、セラミック部
の高さ方向の焼成収縮率と、スル−ホ−ルメタライズ部
の高さ方向焼成収縮率との間に差が生じた場合でも、上
記ダミ−パッドと他の信号入出力用パッドとの間に有意
差はなくなる。その結果、パッドの高さ方向のばらつき
を小さくすることができる。また、ダミ−パッドおよび
その下のスル−ホ−ルの該当位置に、スル−ホ−ルを有
しない第2層を設けるため、第1層に新たに設けられた
スル−ホ−ルを電気的に無効にすることができ、その結
果、ショ−トの心配はなくなる。次に、部品搭載面、I
/O接合面の両面ともに、パッドとスル−ホ−ルとがポ
ンチ挿入面側を界して接しているので、表裏面のパタ−
ンとスル−ホ−ル間の位置ずれに対する許容量を大きく
することができる。その結果、両者の整合性を向上させ
ることが可能である。また、任意の内層に設けられたス
ル−ホ−ル接合用パッドのみの層により、ポンチ突き抜
け面側どうしの接合を行うので、積層ずれや印刷ずれ等
により接合層でショ−トすることはない。
【0009】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図1は、本発明の一実施例を示す多層配線セ
ラミック基板の断面図である。部品搭載面側6からI/
O接合面7の方向に順に、第1層1、第2層2、第3層
3のように層を番号付けし、最終層を第n層5、その一
層前を第n−1層4とする。いま、この最終層を仮に第
50層として説明することにする。8,9,11はそれ
ぞれ信号入出力パッドであって、バッド径は150〜3
00μmである。部品搭載面6に設けられたパッドに
は、多層配線セラミック基板内の電気信号をLSI等の
搭載部品に供給するためのパッド8と、単に搭載部品と
の接合のためだけに設けられ、電気信号としては不要な
ダミ−パッド9の2種類がある。本発明においては、こ
のダミ−パッド9の下方の第1層にスル−ホ−ル10を
設置するとともに、このパッド9を電気的に切り離すた
めに、第2層の上記パッド9に該当する位置にはスル−
ホ−ルを設けない構造を配置する。例えば、当初、部品
搭載面6に設置の予定であったスル−ホ−ルパタ−ンと
そのスル−ホ−ル接合用のパッドのみを有する層を新た
に設置して、その層を第2層として配置する。これによ
り、ダミ−パッド9のメタライズ剪断強度が大となり、
時間が経過してもクラックが入ったり、破壊されること
がなくなる。そして、図5(b)に示すように、X,Y
方向の15%に収縮率を合わすことにより、横方向はセ
ラミック基板と同じ収縮になるとともに、高さ方向が1
0〜20μm高くなって、ダミ−パッド9と信号入出力
パッド6との高さが等しくなる。これにより、LSI等
の部品を支承するために必要な高さ方向の寸法精度の向
上を図ることができる。
説明する。図1は、本発明の一実施例を示す多層配線セ
ラミック基板の断面図である。部品搭載面側6からI/
O接合面7の方向に順に、第1層1、第2層2、第3層
3のように層を番号付けし、最終層を第n層5、その一
層前を第n−1層4とする。いま、この最終層を仮に第
50層として説明することにする。8,9,11はそれ
ぞれ信号入出力パッドであって、バッド径は150〜3
00μmである。部品搭載面6に設けられたパッドに
は、多層配線セラミック基板内の電気信号をLSI等の
搭載部品に供給するためのパッド8と、単に搭載部品と
の接合のためだけに設けられ、電気信号としては不要な
ダミ−パッド9の2種類がある。本発明においては、こ
のダミ−パッド9の下方の第1層にスル−ホ−ル10を
設置するとともに、このパッド9を電気的に切り離すた
めに、第2層の上記パッド9に該当する位置にはスル−
ホ−ルを設けない構造を配置する。例えば、当初、部品
搭載面6に設置の予定であったスル−ホ−ルパタ−ンと
そのスル−ホ−ル接合用のパッドのみを有する層を新た
に設置して、その層を第2層として配置する。これによ
り、ダミ−パッド9のメタライズ剪断強度が大となり、
時間が経過してもクラックが入ったり、破壊されること
がなくなる。そして、図5(b)に示すように、X,Y
方向の15%に収縮率を合わすことにより、横方向はセ
ラミック基板と同じ収縮になるとともに、高さ方向が1
0〜20μm高くなって、ダミ−パッド9と信号入出力
パッド6との高さが等しくなる。これにより、LSI等
の部品を支承するために必要な高さ方向の寸法精度の向
上を図ることができる。
【0010】図2は、図1におけるスル−ホ−ル部分の
拡大断面図である。ダミ−パッド9の下方の第1層にス
ル−ホ−ル10を設置する場合には、部品搭載面6側を
ポンチ挿入面10a(穴径100〜120μm)とし、
また同じように、I/O接合面側にもポンチ挿入面10
aを配置するようにスル−ホ−ル10を設ける。効率の
よい配線をするためには、全層共通にポンチ挿入面10
aを部品搭載面6側か、またはI/O接合面7側に揃え
ることが必要である。これは、一般にポンチ挿入面側1
0aの穴径に比べて突き抜け側10bの穴径の方が20
〜40μm程度大きくなる傾向があるためで、内層の全
層が上記の穴径差を吸収できないほどパタ−ン密度が高
い場合には、配線の全くない層、つまりスル−ホ−ルの
接合用パッドのみ設置された層を、内層の任意の層、こ
こではn−1層である49層目に設置することにより、
上記の制約から離れ、部品搭載面6とI/O接合面7の
両面をポンチ挿入面側10aとすることが可能である。
なお、内層内に、パタ−ン密度に余裕のある層が存在す
れば、その層により代用することができ、上記のような
無配線層は不要となる。
拡大断面図である。ダミ−パッド9の下方の第1層にス
ル−ホ−ル10を設置する場合には、部品搭載面6側を
ポンチ挿入面10a(穴径100〜120μm)とし、
また同じように、I/O接合面側にもポンチ挿入面10
aを配置するようにスル−ホ−ル10を設ける。効率の
よい配線をするためには、全層共通にポンチ挿入面10
aを部品搭載面6側か、またはI/O接合面7側に揃え
ることが必要である。これは、一般にポンチ挿入面側1
0aの穴径に比べて突き抜け側10bの穴径の方が20
〜40μm程度大きくなる傾向があるためで、内層の全
層が上記の穴径差を吸収できないほどパタ−ン密度が高
い場合には、配線の全くない層、つまりスル−ホ−ルの
接合用パッドのみ設置された層を、内層の任意の層、こ
こではn−1層である49層目に設置することにより、
上記の制約から離れ、部品搭載面6とI/O接合面7の
両面をポンチ挿入面側10aとすることが可能である。
なお、内層内に、パタ−ン密度に余裕のある層が存在す
れば、その層により代用することができ、上記のような
無配線層は不要となる。
【0011】これにより、部品搭載面6とI/O接合面
7の両面ともに、パッド8,9,11とスル−ホ−ル1
0とが必ずポンチ挿入面側10aにより接合している構
造となる。その結果、部品搭載面6およびI/O接合面
7のパタ−ンに対して、穴径の表裏差20〜40μm程
度の位置ずれマ−ジンが生じるので、パタ−ンとスル−
ホ−ル間の整合性を向上することができる。また、パッ
ド8,9,11の下に必ずスル−ホ−ル10が存在する
ので、メタライズの強度(例えば、剪断強度)が下にス
ル−ホ−ルのないパッドに比べて4〜10倍程度強化さ
れる。また、本実施例により、セラミック基板のセラミ
ック部の表裏面パッド8,9のメタライズ部の焼結性の
違いをスル−ホ−ルによりつなぎ止める構造となるの
で、セラミック組成に対する表裏面用のメタライズ組成
を選定する範囲が広がる。また、パッド8,9の間の高
さばらつきを10μm程度以下に抑えることが可能とな
る。
7の両面ともに、パッド8,9,11とスル−ホ−ル1
0とが必ずポンチ挿入面側10aにより接合している構
造となる。その結果、部品搭載面6およびI/O接合面
7のパタ−ンに対して、穴径の表裏差20〜40μm程
度の位置ずれマ−ジンが生じるので、パタ−ンとスル−
ホ−ル間の整合性を向上することができる。また、パッ
ド8,9,11の下に必ずスル−ホ−ル10が存在する
ので、メタライズの強度(例えば、剪断強度)が下にス
ル−ホ−ルのないパッドに比べて4〜10倍程度強化さ
れる。また、本実施例により、セラミック基板のセラミ
ック部の表裏面パッド8,9のメタライズ部の焼結性の
違いをスル−ホ−ルによりつなぎ止める構造となるの
で、セラミック組成に対する表裏面用のメタライズ組成
を選定する範囲が広がる。また、パッド8,9の間の高
さばらつきを10μm程度以下に抑えることが可能とな
る。
【0012】前述のように、多層セラミック基板はグリ
−ンシ−トに穴を明けたものを多数枚重ね合わせて構成
されるが、その穴明け作業は図4(a)に示すような工
具を用いて実施される。大量生産の場合には、大量の枚
数のグリ−ンシ−トの穴明け工程はNC制御により行わ
れる。すなわち、図4(a)に示すように、1枚のグリ
−ンシ−ト19を多数のダイブッシュ18とポンチ17
の間に自動工程により挿入し、ポンチ17を落下させて
多数の穴明けを同時に行った後、穴明け完了のグリ−ン
シ−ト19を他に搬送し、次のグリ−ンシ−ト19を搬
送してダイブッシュ18の上にセットする。この操作
を、図1の1層からn−1層まで繰り返し行い、最後の
n層はポンチ挿入側が他と逆の方向であるために、この
場合だけはグリ−ンシ−ト19を反転してからダイブッ
シュ18上にセットする必要がある。本発明において
は、この反転操作もプログラムにより自動的に行えるよ
うに、NC制御するのである。
−ンシ−トに穴を明けたものを多数枚重ね合わせて構成
されるが、その穴明け作業は図4(a)に示すような工
具を用いて実施される。大量生産の場合には、大量の枚
数のグリ−ンシ−トの穴明け工程はNC制御により行わ
れる。すなわち、図4(a)に示すように、1枚のグリ
−ンシ−ト19を多数のダイブッシュ18とポンチ17
の間に自動工程により挿入し、ポンチ17を落下させて
多数の穴明けを同時に行った後、穴明け完了のグリ−ン
シ−ト19を他に搬送し、次のグリ−ンシ−ト19を搬
送してダイブッシュ18の上にセットする。この操作
を、図1の1層からn−1層まで繰り返し行い、最後の
n層はポンチ挿入側が他と逆の方向であるために、この
場合だけはグリ−ンシ−ト19を反転してからダイブッ
シュ18上にセットする必要がある。本発明において
は、この反転操作もプログラムにより自動的に行えるよ
うに、NC制御するのである。
【0013】本発明においては、(a)部品搭載面およ
びI/O接合面に設置されたパッドの下には、電気信号
に関係なくスル−ホ−ルが配置されているので、スル−
ホ−ルが配置されていない場合に比べてメタライズ剪断
強度を4〜10倍程度に強化することができる。(b)
また、部品搭載時に必要なパッドの高さのばらつきを1
0μm程度に抑えることができるので、高さ方向寸法精
度の向上を図ることが可能である。(c)また、スル−
ホ−ルを配置するときに、部品搭載面およびI/O接合
面の両面ともに、パッドとスル−ホ−ルとがポンチ挿入
側(穴径の小さい側)を界して接していることになるの
で、ポンチ突き抜け側がパッドと接している場合に比べ
て、20〜40μm程度の位置誤差に対するマ−ジンが
生じ、パッドの径を小さくする等の処置を行うことによ
り、導体間隔を大きく取ることが可能となる。さらに、
同一の精度配分では、パッド径の縮小化による高パタ−
ン密度化を可能にする。(d)また、グリ−ンシ−トの
表裏面を管理、制御して、反転する機構を備えた搬送系
を付帯するNC制御穴明け装置を設けることにより、自
動的に最後のn層だけ反転させることができる。(e)
さらに、部品搭載面のパタ−ン共通化、および部品接続
の信頼性の向上を図るため、電気的に無効な位置にもパ
ッドを設ける。これも、本発明により付随的に生じる技
術範囲である。
びI/O接合面に設置されたパッドの下には、電気信号
に関係なくスル−ホ−ルが配置されているので、スル−
ホ−ルが配置されていない場合に比べてメタライズ剪断
強度を4〜10倍程度に強化することができる。(b)
また、部品搭載時に必要なパッドの高さのばらつきを1
0μm程度に抑えることができるので、高さ方向寸法精
度の向上を図ることが可能である。(c)また、スル−
ホ−ルを配置するときに、部品搭載面およびI/O接合
面の両面ともに、パッドとスル−ホ−ルとがポンチ挿入
側(穴径の小さい側)を界して接していることになるの
で、ポンチ突き抜け側がパッドと接している場合に比べ
て、20〜40μm程度の位置誤差に対するマ−ジンが
生じ、パッドの径を小さくする等の処置を行うことによ
り、導体間隔を大きく取ることが可能となる。さらに、
同一の精度配分では、パッド径の縮小化による高パタ−
ン密度化を可能にする。(d)また、グリ−ンシ−トの
表裏面を管理、制御して、反転する機構を備えた搬送系
を付帯するNC制御穴明け装置を設けることにより、自
動的に最後のn層だけ反転させることができる。(e)
さらに、部品搭載面のパタ−ン共通化、および部品接続
の信頼性の向上を図るため、電気的に無効な位置にもパ
ッドを設ける。これも、本発明により付随的に生じる技
術範囲である。
【0014】
【発明の効果】以上説明したように、本発明によれば、
部品搭載面とI/O接合面の両面に設置された全てのパ
ッドにポンチ挿入面側を界してスル−ホ−ルを配置して
おり、またダミ−パッドの下方にスル−ホ−ルを設置し
たので、パッドのメタライズ強度の向上、高さ方向の寸
法精度の向上、部品搭載面とI/O接合面のパタ−ンと
スル−ホ−ルとの整合性の向上を図ることができる。
部品搭載面とI/O接合面の両面に設置された全てのパ
ッドにポンチ挿入面側を界してスル−ホ−ルを配置して
おり、またダミ−パッドの下方にスル−ホ−ルを設置し
たので、パッドのメタライズ強度の向上、高さ方向の寸
法精度の向上、部品搭載面とI/O接合面のパタ−ンと
スル−ホ−ルとの整合性の向上を図ることができる。
【0015】
【図1】本発明の一実施例を示す多層配線セラミック基
板の断面図である。
板の断面図である。
【図2】図1におけるスル−ホ−ル部分の拡大断面図で
ある。
ある。
【図3】従来におけるセラミック基板とLSI等の部品
との接合部を示す図である。
との接合部を示す図である。
【図4】従来におけるグリ−ンシ−ト穴明け作業および
多層セラミック基板の構成を示す図である。
多層セラミック基板の構成を示す図である。
【図5】ダミ−パッドに対する高さ方向の精度を示す説
明図である。
明図である。
1 第1層 2 第2層 3 第3層 4 第49層 5 第50層 6 部品搭載面 7 I/O接合面 8 信号入出力パッド 9 ダミ−パッド 10 スル−ホ−ル 10a ポンチ挿入側スル−ホ−ル 10b ポンチ突き抜け側スル−ホ−ル 11 I/O接合パッド 12 LSI 13 セラミック基板 14 はんだ接続部 15 部品搭載用パッド 16 信号入出力用パッド 17 ポンチ 18 ダイブッシュ 19 グリ−ンシ−ト 20 ポンチ穴
Claims (4)
- 【請求項1】 部品搭載面および該部品搭載面とは逆の
面にI/O接合面を備えた多層配線セラミック基板にお
いて、電気的入出力用としては無用であり、パタ−ンの
共通化と部品接続の信頼性のために設けられたダミ−パ
ッドに対して、該ダミ−パッドの下方にスル−ホ−ルを
設置し、さらにその下方に該スル−ホ−ルを電気的に無
効化するための層を配置したことを特徴とするセラミッ
ク基板の構造。 - 【請求項2】 部品搭載面および該部品搭載面とは逆の
面にI/O接合面を備えた多層配線セラミック基板にお
いて、スル−ホ−ルのポンチ挿入面側を上記部品搭載面
およびI/O接合面の両面に向けて配置したことを特徴
とするセラミック基板の構造。 - 【請求項3】 部品搭載面および該部品搭載面とは逆の
面にI/O接合面を備えた多層配線セラミック基板の製
造方法において、スル−ホ−ルのポンチ挿入面側を上記
部品搭載面およびI/O接合面の両面に向けて配置する
ために、該セラミック基板を構成するグリ−ンシ−トの
表裏面を管理、かつ制御することにより、該グリ−ンシ
−トを反転する機構を有した搬送系を用いて、反転すべ
き層のグリ−ンシ−トの穴明け作業の後で、自動的に該
グリ−ンシ−トを反転させるようにしたことを特徴とす
るNC制御穴明け工程のセラミック基板の製造方法。 - 【請求項4】 部品搭載面および該部品搭載面とは逆の
面にI/O接合面を備えた多層配線セラミック基板の製
造方法において、上記部品搭載面のパタ−ン共通化、お
よび部品接続の信頼性向上のために、電気的には無効な
位置にもパッドを設けることを特徴とするセラミック基
板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3216794A JP2546455B2 (ja) | 1991-08-28 | 1991-08-28 | セラミック基板の構造およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3216794A JP2546455B2 (ja) | 1991-08-28 | 1991-08-28 | セラミック基板の構造およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0555402A true JPH0555402A (ja) | 1993-03-05 |
JP2546455B2 JP2546455B2 (ja) | 1996-10-23 |
Family
ID=16693983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3216794A Expired - Lifetime JP2546455B2 (ja) | 1991-08-28 | 1991-08-28 | セラミック基板の構造およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2546455B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266236A (ja) * | 2006-03-28 | 2007-10-11 | Seiko Epson Corp | 電気光学装置用基板の製造方法及び電気光学装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117564A (ja) * | 2007-11-06 | 2009-05-28 | Ngk Spark Plug Co Ltd | 配線基板 |
-
1991
- 1991-08-28 JP JP3216794A patent/JP2546455B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266236A (ja) * | 2006-03-28 | 2007-10-11 | Seiko Epson Corp | 電気光学装置用基板の製造方法及び電気光学装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2546455B2 (ja) | 1996-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5726863A (en) | Multilayer printed circuit board | |
JPS63217653A (ja) | 集積回路パツケージ | |
EP0451541B1 (de) | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte | |
JP2546455B2 (ja) | セラミック基板の構造およびその製造方法 | |
JPH0378290A (ja) | 多層配線基板 | |
TWI293015B (en) | Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board | |
JPH05343847A (ja) | 多層印刷配線板の製造方法 | |
JPH05152702A (ja) | プリント配線板 | |
JPS636143B2 (ja) | ||
JPS62186594A (ja) | 多層印刷配線板の製造方法 | |
US20030102159A1 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
JPH01205595A (ja) | セラミック多層配線基板の製造方法 | |
JPS5987896A (ja) | 多層プリント基板 | |
JPS5868999A (ja) | 多層プリント配線板の製造方法 | |
JPS59143394A (ja) | 多層配線基板 | |
JPH04144299A (ja) | セラミック多層配線基板のスルーホール構造 | |
JP2002118194A (ja) | フリップチップ用セラミック多層基板の製造方法 | |
JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
JPS6252999A (ja) | セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法 | |
JP2001007453A (ja) | プリント配線基板及びその製造方法 | |
JPH07273469A (ja) | 多層配線基板 | |
JP2001308481A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JPS5843917B2 (ja) | バイアホ−ルの形成方法 | |
JPH01136709A (ja) | プリント基板の積層方法 | |
JPH07245358A (ja) | 多層配線セラミック基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |