JPH07245358A - 多層配線セラミック基板 - Google Patents
多層配線セラミック基板Info
- Publication number
- JPH07245358A JPH07245358A JP3683894A JP3683894A JPH07245358A JP H07245358 A JPH07245358 A JP H07245358A JP 3683894 A JP3683894 A JP 3683894A JP 3683894 A JP3683894 A JP 3683894A JP H07245358 A JPH07245358 A JP H07245358A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- hole
- layer
- wiring ceramic
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層配線セラミック基板の設計、生産工数を
増加させることなく、ダミーパッドのメタライズ剪断強
度の向上を図る。 【構成】 部品搭載面および部品搭載面と反対側の面に
複数の入出力信号電極を設け、前記部品搭載面上の入出
力信号電極と前記反対側の面の入出力信号電極を電気的
に接続するための複数のスルーホールを設け、該スルー
ホールに導電ペーストを充填し、前記部品搭載面上の所
定位置に電気的入出力用としては無用であり、搭載部品
を接続するのみに用いるダミーパッドを設けた多層配線
セラミック基板において、前記ダミーパッドの下方に補
強パッドを設けた。
増加させることなく、ダミーパッドのメタライズ剪断強
度の向上を図る。 【構成】 部品搭載面および部品搭載面と反対側の面に
複数の入出力信号電極を設け、前記部品搭載面上の入出
力信号電極と前記反対側の面の入出力信号電極を電気的
に接続するための複数のスルーホールを設け、該スルー
ホールに導電ペーストを充填し、前記部品搭載面上の所
定位置に電気的入出力用としては無用であり、搭載部品
を接続するのみに用いるダミーパッドを設けた多層配線
セラミック基板において、前記ダミーパッドの下方に補
強パッドを設けた。
Description
【0001】
【産業上の利用分野】本発明は、汎用大型コンピュータ
などに用いる多層配線セラミック基板に関し、特に、メ
タライズ剪断強度の向上を図ることができる多層配線セ
ラミック基板に関するものである。
などに用いる多層配線セラミック基板に関し、特に、メ
タライズ剪断強度の向上を図ることができる多層配線セ
ラミック基板に関するものである。
【0002】
【従来の技術】従来、汎用大型コンピュータなどには多
数の多層配線セラミック基板が使用され、その多層配線
セラミック基板上に大規模集積回路(以下、LSIとい
う)や、その他の部品が搭載されている。
数の多層配線セラミック基板が使用され、その多層配線
セラミック基板上に大規模集積回路(以下、LSIとい
う)や、その他の部品が搭載されている。
【0003】図4は従来の多層配線セラミック基板の断
面構造を示す断面構造図である。
面構造を示す断面構造図である。
【0004】図4(A)において、400は多層配線セ
ラミック基板であり、401は第1層、402は第2
層、以下、403〜405はそれぞれ第3層〜第n層で
ある。
ラミック基板であり、401は第1層、402は第2
層、以下、403〜405はそれぞれ第3層〜第n層で
ある。
【0005】また、406はLSIなどの搭載部品、4
07は部品搭載面、408は入出力電極面(以下、I/
O面という)、409は搭載部品406への信号の入出
力パッド、410はダミーパッド、411はスルーホー
ル、412はI/O面への信号の入出力パッド、414
はスルーホール411に充填されている導体ペーストで
ある。
07は部品搭載面、408は入出力電極面(以下、I/
O面という)、409は搭載部品406への信号の入出
力パッド、410はダミーパッド、411はスルーホー
ル、412はI/O面への信号の入出力パッド、414
はスルーホール411に充填されている導体ペーストで
ある。
【0006】図4(A)に示すように、従来の多層配線
セラミック基板400は、部品搭載面407上にLSI
などの部品が搭載され、各層(401〜405)間に
は、複数のスルーホール411が設けられている。
セラミック基板400は、部品搭載面407上にLSI
などの部品が搭載され、各層(401〜405)間に
は、複数のスルーホール411が設けられている。
【0007】そして、これらのスルーホール411内に
導体ペースト414が充填されることにより、各層(4
01〜405)間が電気的に接続されて信号の伝達が行
われる。
導体ペースト414が充填されることにより、各層(4
01〜405)間が電気的に接続されて信号の伝達が行
われる。
【0008】しかし、このような多層配線セラミック基
板400の第1層401上に、電気的には無用であっ
て、LSIなどの搭載部品406との接合のためだけに
設けられたダミーパッド410のメタライズ剪断強度
は、他の信号の入出力パッド409および入出力パッド
412に比較して弱いという問題があった。
板400の第1層401上に、電気的には無用であっ
て、LSIなどの搭載部品406との接合のためだけに
設けられたダミーパッド410のメタライズ剪断強度
は、他の信号の入出力パッド409および入出力パッド
412に比較して弱いという問題があった。
【0009】このため、このダミーパッド410のメタ
ライズ剪断強度を向上させる技術として、図4(B)に
示すように、ダミーパッド410の下方の第1層401
にスルーホール411を設けし、かつ、このスルーホー
ル411を電気的に孤立させるために、このスルーホー
ル411の下方の第2層402の該当位置にスルーホー
ル411を除いた層を設ける技術が特開平5−5540
2号公報に開示されている。
ライズ剪断強度を向上させる技術として、図4(B)に
示すように、ダミーパッド410の下方の第1層401
にスルーホール411を設けし、かつ、このスルーホー
ル411を電気的に孤立させるために、このスルーホー
ル411の下方の第2層402の該当位置にスルーホー
ル411を除いた層を設ける技術が特開平5−5540
2号公報に開示されている。
【0010】このスルーホール411がない場合には、
時間の経過などでセラミック層にクラック(ひび割れ)
が生じることがあるが、スルーホール411を設けるこ
とにより、破壊し難く、クラックは生じない。その理由
として、ダミーパッド410の下方の第1層401に設
けられた導体ペースト414が充填されたスルーホール
411が、第1層401に打ち込まれた杭の役目を果た
していると考えられている。
時間の経過などでセラミック層にクラック(ひび割れ)
が生じることがあるが、スルーホール411を設けるこ
とにより、破壊し難く、クラックは生じない。その理由
として、ダミーパッド410の下方の第1層401に設
けられた導体ペースト414が充填されたスルーホール
411が、第1層401に打ち込まれた杭の役目を果た
していると考えられている。
【0011】また、こうして設けられたダミーパッド4
10の下方の第1層401のスルーホール411を電気
的に接続させないために、第2層402には、スルーホ
ール411を設けない。
10の下方の第1層401のスルーホール411を電気
的に接続させないために、第2層402には、スルーホ
ール411を設けない。
【0012】
【発明が解決しようとする課題】しかしながら、前記特
開平5−55402号公報に開示されている技術では、
ダミーパッド410の下方の第1層401にスルーホー
ル411を設けるための生産工数が必要となる。
開平5−55402号公報に開示されている技術では、
ダミーパッド410の下方の第1層401にスルーホー
ル411を設けるための生産工数が必要となる。
【0013】また、第2層402の設計時に、前記ダミ
ーパッド410を電気的に接続させないための配慮をし
なければならず、ダミーパッド410の数、位置によっ
ては、多大な設計時間を要した。
ーパッド410を電気的に接続させないための配慮をし
なければならず、ダミーパッド410の数、位置によっ
ては、多大な設計時間を要した。
【0014】本発明の目的は、多層配線セラミック基板
の設計、生産工数を増加させることなくダミーパッドの
メタライズ剪断強度の向上を図ることができる多層配線
セラミック基板を提供することにある。
の設計、生産工数を増加させることなくダミーパッドの
メタライズ剪断強度の向上を図ることができる多層配線
セラミック基板を提供することにある。
【0015】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【0016】すなわち、部品搭載面および部品搭載面と
反対側の面に複数の入出力信号電極を設け、前記部品搭
載面上の入出力信号電極と前記反対側の面の入出力信号
電極を電気的に接続するための複数のスルーホールを設
け、該スルーホールに導電ペーストを充填し、前記部品
搭載面上の所定位置に電気的入出力用としては無用であ
り、搭載部品を接続するのみに用いるダミーパッドを設
けた多層配線セラミック基板において、前記ダミーパッ
ドの下方に補強パッドを設けたものである。
反対側の面に複数の入出力信号電極を設け、前記部品搭
載面上の入出力信号電極と前記反対側の面の入出力信号
電極を電気的に接続するための複数のスルーホールを設
け、該スルーホールに導電ペーストを充填し、前記部品
搭載面上の所定位置に電気的入出力用としては無用であ
り、搭載部品を接続するのみに用いるダミーパッドを設
けた多層配線セラミック基板において、前記ダミーパッ
ドの下方に補強パッドを設けたものである。
【0017】また、前記補強パッドの材質は、導電ペー
ストと同一のものが好ましい。
ストと同一のものが好ましい。
【0018】
【作用】前記手段によれば、電気的入出力用としては無
用であるが、搭載部品の接続信頼性を向上するために前
記部品搭載面上の所定位置に設けた前記ダミーパッドの
下方に、補強パッドを設けたので、前記ダミーパッドの
メタライズ剪断強度を向上させることができる。
用であるが、搭載部品の接続信頼性を向上するために前
記部品搭載面上の所定位置に設けた前記ダミーパッドの
下方に、補強パッドを設けたので、前記ダミーパッドの
メタライズ剪断強度を向上させることができる。
【0019】また、前記補強パッドの材質を前記導電ペ
ーストと同一のものとすれば、前記導電ペーストを前記
スルーホールへ充填する工程において、前記補強パッド
を同時に形成することができる。
ーストと同一のものとすれば、前記導電ペーストを前記
スルーホールへ充填する工程において、前記補強パッド
を同時に形成することができる。
【0020】
【実施例】以下、本発明の一実施例を図面を用いて詳細
に説明する。
に説明する。
【0021】図1は本発明を適用した多層配線セラミッ
ク基板の一実施例の断面構造を示す断面構造図である。
ク基板の一実施例の断面構造を示す断面構造図である。
【0022】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。
【0023】また、以下に説明する工程で用いる多層配
線セラミック基板の各層は、焼結前のグリーンシートの
状態である。
線セラミック基板の各層は、焼結前のグリーンシートの
状態である。
【0024】図1において、100は多層配線セラミッ
ク基板であり、1は第1層、2は第2層、以下、3〜5
はそれぞれ第3層〜第n層である。
ク基板であり、1は第1層、2は第2層、以下、3〜5
はそれぞれ第3層〜第n層である。
【0025】また、6は搭載部品、7は部品搭載面、8
は入出力電極面(I/O面)、9はLSIなどの搭載部
品6への信号の入出力パッド、10はダミーパッド、1
1はスルーホール、12はI/O面8に設けられた信号
の入出力パッド、13はスルーホール充填用の導体ペー
スト14によって形成された補強パッドである。
は入出力電極面(I/O面)、9はLSIなどの搭載部
品6への信号の入出力パッド、10はダミーパッド、1
1はスルーホール、12はI/O面8に設けられた信号
の入出力パッド、13はスルーホール充填用の導体ペー
スト14によって形成された補強パッドである。
【0026】図2は導体ペースト14による補強パッド
13を形成する工程を説明するための説明図である。
13を形成する工程を説明するための説明図である。
【0027】図2において、14は導体ペースト、15
は導体ペースト14をスルホール11に充填するための
導体ペースト充填用印刷スクリーン、16は補強パッド
13を設けるために導体ペースト充填用印刷スクリーン
15に形成された穴、17は導電ペースト14を塗布す
るスキージである。
は導体ペースト14をスルホール11に充填するための
導体ペースト充填用印刷スクリーン、16は補強パッド
13を設けるために導体ペースト充填用印刷スクリーン
15に形成された穴、17は導電ペースト14を塗布す
るスキージである。
【0028】なお、図2では、導体ペースト14による
補強パッド13を形成する工程を説明するためだけに用
いるので、第1層1のみを示している。
補強パッド13を形成する工程を説明するためだけに用
いるので、第1層1のみを示している。
【0029】以下、図1、図2を用いて、本発明に係る
多層配線セラミック基板の構成について説明する。
多層配線セラミック基板の構成について説明する。
【0030】図1に示す多層配線セラミック基板100
には、LSIなどの搭載部品6に電気信号を供給するた
め、部品搭載面7に設けられた入出力パッド9と、逆側
のI/O面8に設けられた入出力パッド12がある。
には、LSIなどの搭載部品6に電気信号を供給するた
め、部品搭載面7に設けられた入出力パッド9と、逆側
のI/O面8に設けられた入出力パッド12がある。
【0031】しかし、ダミーパッド10は、単に、搭載
部品6との接続のためだけに設けられており、電気信号
の経路としては不要である。
部品6との接続のためだけに設けられており、電気信号
の経路としては不要である。
【0032】このダミーパッド10をスクリーン印刷に
よって形成する際、このダミーパッド10を電気的に絶
縁するために、第1層1の前記ダミーパッド10に該当
する位置には、スルーホール11を設けない。
よって形成する際、このダミーパッド10を電気的に絶
縁するために、第1層1の前記ダミーパッド10に該当
する位置には、スルーホール11を設けない。
【0033】しかし、図2(A)に示すように、第1層
1の他のスルーホール11に導体ペースト14を充填す
る工程において、スルーホール11へ導体ペースト14
を充填する導電ペースト充填用印刷用スクリーン15上
の前記ダミーパッド10の該当する位置に、穴16を形
成しておき、導体ペースト14によって第1層1の表面
付近に補強パッド13を形成するようにする。
1の他のスルーホール11に導体ペースト14を充填す
る工程において、スルーホール11へ導体ペースト14
を充填する導電ペースト充填用印刷用スクリーン15上
の前記ダミーパッド10の該当する位置に、穴16を形
成しておき、導体ペースト14によって第1層1の表面
付近に補強パッド13を形成するようにする。
【0034】このように、補強パッド13の材質を導電
ペーストと同一のものとすることにより、スルーホール
11へ導体ペースト14を充填する工程と同じ工程で補
強パッド13を形成することができる。
ペーストと同一のものとすることにより、スルーホール
11へ導体ペースト14を充填する工程と同じ工程で補
強パッド13を形成することができる。
【0035】次に、図2(B)に示すように、導体ペー
スト14をスルーホール11に充填していく。この時、
導電ペースト充填用印刷用スクリーン15上に設けられ
たダミーパッド10の位置に該当する穴16から、第1
層1上に導体ペースト14が塗布される(実際には、ス
キージ17を移動することにより、導電ペースト14が
穴16から第1層1上に落下する)。
スト14をスルーホール11に充填していく。この時、
導電ペースト充填用印刷用スクリーン15上に設けられ
たダミーパッド10の位置に該当する穴16から、第1
層1上に導体ペースト14が塗布される(実際には、ス
キージ17を移動することにより、導電ペースト14が
穴16から第1層1上に落下する)。
【0036】そして、導電ペースト充填用印刷用スクリ
ーン15を取り除いた後、導電ペースト充填用印刷用ス
クリーン15の厚み分だけ、第1層1上に盛られた導電
ペースト14をプレスすることによって、図2(C)に
示すように、導体ペースト14がダミーパッド10の該
当する第1層1上の表面の所定の位置に補強パッド13
として形成されることになる。
ーン15を取り除いた後、導電ペースト充填用印刷用ス
クリーン15の厚み分だけ、第1層1上に盛られた導電
ペースト14をプレスすることによって、図2(C)に
示すように、導体ペースト14がダミーパッド10の該
当する第1層1上の表面の所定の位置に補強パッド13
として形成されることになる。
【0037】このプレス工程において、スルーホール1
1内には導電ペースト14がほぼ完全に充填され、第1
層1上には突出しないが、補強パッド13は、グリーン
シートの反発力により、完全には第1層1内に埋め込ま
れず、第1層1上にわずかに突出するが、その高さは、
後のダミーパッド10の形成時に使用するスクリーンの
厚みより低いので問題とならない。
1内には導電ペースト14がほぼ完全に充填され、第1
層1上には突出しないが、補強パッド13は、グリーン
シートの反発力により、完全には第1層1内に埋め込ま
れず、第1層1上にわずかに突出するが、その高さは、
後のダミーパッド10の形成時に使用するスクリーンの
厚みより低いので問題とならない。
【0038】図3はスルーホール部分の拡大図である。
図3において、11aはスルーホール11を形成する際
に用いるポンチのポンチ挿入面、11bはスルーホール
11のポンチ突き抜け面である。
図3において、11aはスルーホール11を形成する際
に用いるポンチのポンチ挿入面、11bはスルーホール
11のポンチ突き抜け面である。
【0039】図3に示すスルーホール11の穴径は、ポ
ンチ挿入面11aで60〜150μmであり、ポンチ突
き抜け面11bでは、ポンチ挿入面11aと比較して2
0〜40μm程度大きく、80〜170μmとなる。
ンチ挿入面11aで60〜150μmであり、ポンチ突
き抜け面11bでは、ポンチ挿入面11aと比較して2
0〜40μm程度大きく、80〜170μmとなる。
【0040】この傾向を利用して、スルーホール11へ
の導体ペースト14の充填は、ポンチ突き抜け面11b
より充填する。
の導体ペースト14の充填は、ポンチ突き抜け面11b
より充填する。
【0041】この時、導電ペースト充填用印刷用スクリ
ーン15の穴径は、ポンチ突き抜け面11bの穴径よ
り、10〜40μm程度小さく、70〜130μmとす
ることにより、スルーホール11への導電ペースト14
の充填時に、導電ペースト充填用印刷用スクリーン15
の位置合わせのための誤差量を確保することができる。
ーン15の穴径は、ポンチ突き抜け面11bの穴径よ
り、10〜40μm程度小さく、70〜130μmとす
ることにより、スルーホール11への導電ペースト14
の充填時に、導電ペースト充填用印刷用スクリーン15
の位置合わせのための誤差量を確保することができる。
【0042】従って、上記スルーホール11への導体ペ
ースト14の充填時に形成される補強パッド13の穴1
6の径も、70〜130μm程度となり、一般にダミー
パッド10の穴径に比較して小さいので、ダミーパッド
10の形成に支障はない。
ースト14の充填時に形成される補強パッド13の穴1
6の径も、70〜130μm程度となり、一般にダミー
パッド10の穴径に比較して小さいので、ダミーパッド
10の形成に支障はない。
【0043】以上、本実施例によれば、多層配線セラミ
ック基板100の第1層1上のダミーパッド10の下方
に補強パッド13を設けることにより、ダミーパッド1
0のメタライズ剪断強度を向上することができる。
ック基板100の第1層1上のダミーパッド10の下方
に補強パッド13を設けることにより、ダミーパッド1
0のメタライズ剪断強度を向上することができる。
【0044】また、従来技術のようにダミーパッド10
の下方にスルーホール11を設ける必要がないために生
産工数を削減することができる。
の下方にスルーホール11を設ける必要がないために生
産工数を削減することができる。
【0045】これにより、第2層2以下のセラミック層
のスルーホール11および配線パターンの設計変更にか
かる工数が不要となる。
のスルーホール11および配線パターンの設計変更にか
かる工数が不要となる。
【0046】さらに、補強パッド13の材質を導電ペー
スト14と同一のものとすることにより、スルーホール
11へ充填する工程において、同時に補強パッド13を
形成することができるので、生産工数は増加しない。
スト14と同一のものとすることにより、スルーホール
11へ充填する工程において、同時に補強パッド13を
形成することができるので、生産工数は増加しない。
【0047】本実施例による多層配線セラミック基板1
00のダミーパッド10のメタライズ剪断強度について
は、例えば、従来のダミーパッド10の下方にスルーホ
ール11がない基板に比較して約4〜10倍程度強化さ
れることが、実験により確認されている。
00のダミーパッド10のメタライズ剪断強度について
は、例えば、従来のダミーパッド10の下方にスルーホ
ール11がない基板に比較して約4〜10倍程度強化さ
れることが、実験により確認されている。
【0048】これは、ダミーパッド10の下方の第1層
1に、導体ペースト14による杭を打ち込んだ構造と等
しくなるためである。
1に、導体ペースト14による杭を打ち込んだ構造と等
しくなるためである。
【0049】なお、最近では、導電ペースト14とし
て、タングステンあるいはモリブデン導体ペーストが用
いられている。
て、タングステンあるいはモリブデン導体ペーストが用
いられている。
【0050】
【発明の効果】以上、説明したように、本発明によれ
ば、以下の効果を得ることができる。
ば、以下の効果を得ることができる。
【0051】ダミーパッドの下方に補強パッドを設けた
ので、多層配線セラミック基板のメタライズ剪断強度を
向上させることができる。
ので、多層配線セラミック基板のメタライズ剪断強度を
向上させることができる。
【0052】また、前記補強パッドは、前記導電ペース
トと同一の材質であるので、前記補強パッドを、前記導
電ペーストの前記スルーホールへの充填時に同時に形成
することができる。
トと同一の材質であるので、前記補強パッドを、前記導
電ペーストの前記スルーホールへの充填時に同時に形成
することができる。
【0053】これにより、多層配線セラミック基板の設
計、生産工数を増加することなく、ダミーパッドのメタ
ライズ剪断強度の向上を図ることができる。
計、生産工数を増加することなく、ダミーパッドのメタ
ライズ剪断強度の向上を図ることができる。
【図1】本発明を適用した多層配線セラミック基板の一
実施例の断面構造を示す断面構造図である。
実施例の断面構造を示す断面構造図である。
【図2】実施例の導体ペーストによる補強パッドを形成
する工程を説明するための説明図である。
する工程を説明するための説明図である。
【図3】実施例のスルーホール部分の拡大図である。
【図4】従来の多層配線セラミック基板の断面構造を示
す断面構造図である。
す断面構造図である。
1…セラミック基板の第1層、2…第2層、3…第3
層、4…第n−1層、5…第n層、6…搭載部品、7…
部品搭載面、8…入出力電極面(I/O面)、9…部品
搭載面7に設けられた信号の入出力パッド、10…ダミ
ーパッド、11…スルーホール、11a…ポンチ挿入
面、11b…ポンチ突き抜け面、12…I/O面8に設
けられた信号の入出力パッド、13…補強パッド、14
…導電ペースト、15…導電ペースト充填用印刷スクリ
ーン、16…導電ペースト充填用印刷スクリーン上に設
けられた補強パッド用穴、17…スキージ、100…多
層配線セラミック基板。
層、4…第n−1層、5…第n層、6…搭載部品、7…
部品搭載面、8…入出力電極面(I/O面)、9…部品
搭載面7に設けられた信号の入出力パッド、10…ダミ
ーパッド、11…スルーホール、11a…ポンチ挿入
面、11b…ポンチ突き抜け面、12…I/O面8に設
けられた信号の入出力パッド、13…補強パッド、14
…導電ペースト、15…導電ペースト充填用印刷スクリ
ーン、16…導電ペースト充填用印刷スクリーン上に設
けられた補強パッド用穴、17…スキージ、100…多
層配線セラミック基板。
Claims (1)
- 【請求項1】 部品搭載面および部品搭載面と反対側の
面に複数の入出力信号電極を設け、前記部品搭載面上の
入出力信号電極と前記反対側の面の入出力信号電極を電
気的に接続するための複数のスルーホールを設け、該ス
ルーホールに導電ペーストを充填し、前記部品搭載面上
の所定位置に電気的入出力用としては無用であり、搭載
部品を接続するのみに用いるダミーパッドを設けた多層
配線セラミック基板において、 前記ダミーパッドの下方に補強パッドを設けたことを特
徴とする多層配線セラミック基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3683894A JPH07245358A (ja) | 1994-03-08 | 1994-03-08 | 多層配線セラミック基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3683894A JPH07245358A (ja) | 1994-03-08 | 1994-03-08 | 多層配線セラミック基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07245358A true JPH07245358A (ja) | 1995-09-19 |
Family
ID=12480898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3683894A Pending JPH07245358A (ja) | 1994-03-08 | 1994-03-08 | 多層配線セラミック基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07245358A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100650764B1 (ko) * | 2005-10-31 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 소자의 패드부 |
-
1994
- 1994-03-08 JP JP3683894A patent/JPH07245358A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100650764B1 (ko) * | 2005-10-31 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 소자의 패드부 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6969916B2 (en) | Substrate having built-in semiconductor apparatus and manufacturing method thereof | |
JP2736042B2 (ja) | 回路基板 | |
DE10018358A1 (de) | Halbleiter-Bauteil und dessen Herstellungsverfahren | |
JPH1065034A (ja) | 電子部品用配線基板及び電子部品パッケージ | |
US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
JP3234757B2 (ja) | 多層配線基板及びその製造方法 | |
JP2008263188A (ja) | 回路基板の製造方法 | |
EP1802187A2 (en) | Printed circuit board and manufacturing method thereof | |
US20110005071A1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
JP3902752B2 (ja) | 多層回路基板 | |
JPH07245358A (ja) | 多層配線セラミック基板 | |
KR100743231B1 (ko) | 인쇄회로기판의 제조방법 | |
JPH0695593B2 (ja) | プリント基板の改造方法 | |
JPH10261854A (ja) | プリント配線板及びその製造方法 | |
JPH11112150A (ja) | 多層基板とその製造方法 | |
US5219607A (en) | Method of manufacturing printed circuit board | |
JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
JP2847890B2 (ja) | 3次元実装用半導体基板の製造方法 | |
JP2002374068A (ja) | 多層プリント配線板の製造方法 | |
JP4813222B2 (ja) | コンビネーションカード及びその製造方法 | |
JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
KR101241690B1 (ko) | 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판 | |
JP2001223289A (ja) | リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法 | |
JPH1197610A (ja) | 電子部品の実装方法および電子部品 |