JPH0695593B2 - プリント基板の改造方法 - Google Patents

プリント基板の改造方法

Info

Publication number
JPH0695593B2
JPH0695593B2 JP2257524A JP25752490A JPH0695593B2 JP H0695593 B2 JPH0695593 B2 JP H0695593B2 JP 2257524 A JP2257524 A JP 2257524A JP 25752490 A JP25752490 A JP 25752490A JP H0695593 B2 JPH0695593 B2 JP H0695593B2
Authority
JP
Japan
Prior art keywords
pad
printed circuit
circuit board
lsi
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2257524A
Other languages
English (en)
Other versions
JPH04137692A (ja
Inventor
幹雄 西原
曄生 村瀬
清隆 瀬山
清 ▲桑▼原
修 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2257524A priority Critical patent/JPH0695593B2/ja
Priority to US07/766,244 priority patent/US5181317A/en
Publication of JPH04137692A publication Critical patent/JPH04137692A/ja
Publication of JPH0695593B2 publication Critical patent/JPH0695593B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49716—Converting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4981—Utilizing transitory attached element or associated separate material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 【概要】
コンピュータ等の高性能電子機器に使用されるプリント
基板の改造方法に関し、 高密度のピンピッチに対応可能であり、かつ信頼性の高
いプリント基板の改造方法を提供することを目的とし、 改造対象であるLSIのリードに対応するプリント基板上
の素子実装用パッドを内層から切り離して該素子実装用
パッドの接続先を変更するプリント基板の改造方法にお
いて、 前記改造対象のLSIのリードと素子実装用パッドとの間
に薄板絶縁体を挿入して内層との切り離しを行うように
構成する。
【産業上の利用分野】
本発明は、コンピュータ等の高性能電子機器に使用され
るプリント基板の改造方法に関するものである。 LSIの集積度の向上に伴って、LSIが搭載され、LSI間の
配線を収容するプリント基板に対する高密度化への要求
は益々厳しくなってきており、特に、超大型コンピュー
タやスーパーコンピュータに使用されるプリント基板
は、論理設計上、製造プロセス上、両面で非常に複雑化
してきている。 このような事情の下、基板の製造不良の救済や設計変更
に容易に対応することができるプリント基板の改造方法
が求められている。
【従来の技術】
従来、プリント基板の改造方法としては、第６図に示す
ものが提案されている。 基板３上に形成される素子実装用パッド４と、ヴィアあ
るいはスルーホール12を介して内層５に接続されるヴィ
アパッド、あるいはスルーホールランド13との間には、
パターンカット部14とワイヤボンディングパッド15が配
置されており、布線変更に対しては、パターンカット部
14を切断することによりワイヤボンディングパッド15、
および素子実装用パッド４を内層５から切り離し、ワイ
ヤボンディングパッド15を利用してディスクリートワイ
ヤ８を引き回すことにより対応が取られる。 第７図は他の改造方法を示すもので、各LSI1、１・・・
のI/Oピン２、２・・・に対応して設けられる素子実装
用パッド４（ピンパッド）に対してヴィアパッド16とワ
イヤボンディングパッド15とが接続され、布線変更は、
まずヴィアパッド16とピンパッドとを接続するパターン
カット部14をレーザ等により切断して内層５から切り離
し、次いで、ワイヤボンディングパッド15と中継パッド
17間をシングルワイヤ８で布線し、この後、中継パッド
17から布線変更先の中継パッド17にツインリード等、特
性インピーダンスを整合させたワイヤで布線することに
より実現される。
【発明が解決しようとする課題】
しかし、前者のものにあっては、LSI1の全てのI/Oピン
２に対して上述した構造が必要となるため、改造エリア
が大きくなる結果、LSI1間の距離が広がってプリント基
板３上の信号遅延が大きくなり、機器の性能を低下させ
るという重大な欠点を有するものであった。 また、後者のものは、LSI1の周辺には中継パッド17のみ
を設置すれば足りるために、改造エリアを小型化するこ
とはできるものの、マトリクス状に配置されたピンパッ
ド４の間にパターンカット部14、ヴィアパッド16、ワイ
ヤボンディングパッド15を配置しなければならず、ピン
ピッチの小型化に限界が生じる上に、レーザによるパタ
ーンカット部14の切断は、メタル残りや、層間絶縁層と
して配置される下地ポリイミドの炭化、あるいは下層パ
ターンへのダメージ等による品質低下の虞があるという
欠点を有するものであった。 本発明は、以上の欠点を解消すべくなされたものであっ
て、高密度のピンピッチに対応可能であり、かつ信頼性
の高いプリント基板の改造方法を提供することを目的と
する。
【課題を解決するための手段】
本発明によれば上記目的は、実施例に対応する第１図に
示すように、 改造対象であるLSI1のリード２に対応するプリント基板
３上の素子実装用パッド４を内層５から切り離して該素
子実装用パッド４の接続先を変更するプリント基板の改
造方法において、 前記改造対象のLSI1のリード２と素子実装用パッド４と
の間に、上面に導体層７が形成された薄板絶縁体６を挿
入して内層５の切り離しを行い、 次いで、導体層７から所望の接続先にディスクリートワ
イヤ８を布線するプリント基板の改造方法を提供するこ
とにより達成される。 この場合、薄板絶縁体６は、各素子実装用パッド４に対
応する個片であって、その表面に形成した導体層７は、
ディスクリートワイヤ８をボンディングするワイヤボン
ディング部９とLSI1のリード２に対応する素子実装用パ
ッド部10とからなるように構成することもでき、 さらに、薄板絶縁体６は、第３図に示すように、少なく
とも基板上のLSI1搭載領域を覆う大きさで、かつ、非改
造対象リード２に対応する孔11を有するシート体であっ
てもよい。
【作用】
本発明において、プリント基板３の改造時に必要な素子
実装用パッド４の内層５からの切り離しは、該素子実装
用パッド４とLSI1のリード２との間に薄板絶縁体６を介
在させることによりなされる。 この結果、内層５からの切り離しにレーザによるパター
ンカットの必要がなくなり、改造時におけるプリント基
板３へのダメージが避けられる。 さらに、プリント基板３には、予めワイヤボンディング
パッド15等を形成しておく必要がないために、高密度の
ピンピッチへの対応が可能となる。
【実施例】
以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。 第１図は本発明の第１実施例を示すもので、図中４はPG
A（PIN GRID ARRAY）タイプのLSI1のI/Oピン２に対応
してプリント基板３上に形成されるピンパッド４（素子
実装用パッド）であり、本発明が適用されるプリント基
板３は、これらのピンパッド４のみが単独で設けられ、
パターンカット部14を有しない。 かかるプリント基板３の改造は、上記ピンパッド４上に
補修用パッド６を貼着することにより行われる。この補
修用パッド６は、絶縁体18の表面に導体層７を形成した
もので、例えば表面に導体層７を形成した厚さ10ミクロ
ン程度のポリイミド薄膜フィルムに打ち抜き加工を施し
てすことにより製造され、ピンパッド４と略同一の径を
有する素子実装用パッド部10の先端にワイヤボンディン
グ部９を膨隆させて平面視略瓢箪形状に形成されてい
る。また、この補修用パッド６に形成される導体層７
は、望ましくは、半田濡れ性が良好であり、さらに、素
子実装用パッド部10とワイヤボンディング部９の境界に
は、ソルダダムが設けられる。 したがってこの実施例においてプリント基板３を改造す
る際には、先ず、改造対象のピンパッド４上に補修用パ
ッド６を貼着した後、該補修用パッド６の素子実装用パ
ッド部10にLSI1のI/Oピン２を接合する。これにより、
改造対象のI/Oピン２は、ヴィア19を介して接続される
内層５と切り離され、次いで、補修用パッド６のワイヤ
ボンディング部９と図示しない中継パッド17とをシング
ルワイヤ８により布線することにより、基板改造がなさ
れる。 この場合、微少な補修用パッド６を必要な箇所のみに配
置するために、第２図に示すような治具20を使用するこ
とも可能である。この治具20には、ピンパッド４の配置
パターンと同一のパターンで補修用パッド６と同形の孔
11が多数穿孔11されており、改造時には、補修対象位置
に対応する孔11にのみ補修用パッド６が嵌め込まれ、仮
固定される。各補修用パッド６の裏面、あるいは補修対
象のピンパッド４上には、予め接着層が形成されてお
り、治具20をプリント基板３上に載せることにより、補
修用パッド６はピンパッド４上に接着され、この後、治
具20を取り除くと、補修用パッド６のみがピンパッド４
上に残留し、該補修用パッド６の供給がなされる。 第３図は、本発明の第二実施例を示すものであり、図中
４はヴィア19を介して内層５に接続されるピンパッド
４、６は補修用シートである。補修用シート６は、第４
図に示すように、例えばポリイミド薄膜フィルム21上に
ピンパッド４の配置パターンと同一のパターンで導体層
７を薄膜工程により形成したもので、基板３の改造に当
たっては、改造対象のピンパッド４に対応する部位のみ
を除いて、他の導体層７は、パンチングにより予め打ち
抜かれる。 プリント基板３の改造は、先ず、上述したように改造対
象のピンパッド４に対応する部位のみを残して他の導体
層７を打ち抜いた補修用シート６を基板上に載置し、こ
の後、LSI1を基板上に搭載することによりなされる。LS
I1の搭載時に、該LSI1の改造対象でないI/Oピン２′
は、補修用シート６の孔11から基板上のピンパッド４を
臨む位置に位置するとともに、改造対象のI/Oピン２
は、補修用シート６上面の導体層７の素子実装用パッド
部10に乗り上げることとなり、これに続く半田付け工程
において、改造対象以外のI/Oピン２′は基板３上のピ
ンパッド４に、改造対象のI/Oピン２は補修用シート６
の導体層７に接合される。 なお、この場合、基板側に位置決め用の半田バンプを形
成するとともに、補修用シート６側に上記半田バうプが
嵌入する位置決め穴22を設けておけば、補修用シート６
の装着位置を正確に管理することができる。さらに、上
述した実施例における補修用シート６は、改造対象位置
以外の導体層７をパンチングにより打ち抜くことにより
形成されているが、この他に、予め全てのピンパッド４
に対応する孔11、11・・・を穿孔しておき、第５図に示
すように、改造対象部位のみを表面に導体層７を形成し
た個片により埋めるようにしてもよい。 以上のようにしてLSI1を基板および補修用シート６上に
実装した後、導体層７のワイヤボンディング部９と図示
しない中継パッド17とをディスクリートワイヤ８により
布線することにより改造作業が完了するが、補修用シー
ト６上に予め引き出し配線をプリントしておくことも可
能である。 なお、以上においては、PGAタイプのLSI1に対応した改
造方法について述べたが、フラットパッケージタイプ
等、種々のSLI1に対応させることができる。
【発明の効果】
以上の説明から明らかなように、本発明によるプリント
基板の改造方法によれば、改造後の動作信頼性を向上さ
せることができ、かつピンピッチの高密度化にも対応す
ることができる。
【図面の簡単な説明】
第１図は本発明の実施例を示すもので、 （ａ）は素子実装用パッドを介在させる状態を示す斜視
図、 （ｂ）はその断面図、 第２図は改造用パッドの装着治具を示す図、 第３図は本発明の第二実施例を示すもので、 （ａ）は補修用シートを示す図、 （ｂ）は補修用シートの装着状態の断面図、 第４図は補修用シートの製造方法を示す図、 第５図は他の製造方法を示す図、 第６図は従来例を示す図で、 （ａ）は断面図、 （ｂ）は要部平面図、 第７図は他の従来例を示す図で、 （ａ）は側面図、 （ｂ）は要部平面図である。 図において、 １……LSI、 ２、２′……リード、 ３……プリント基板、 ４……素子実装用パッド、 ５……内層、 ６……薄板絶縁体、 ７……導体層、 ８……ディスクリートワイヤ、 ９……ワイヤボンディング部、 10……素子実装用パッド部、 11……孔である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲桑▼原 清 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大嶋 修 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】改造対象であるLSI（１）のリード（２）
    に対応するプリント基板（３）上の素子実装用パッド
    （４）を内層（５）から切り離して該素子実装用パッド
    （４）の接続先を変更するプリント基板の改造方法にお
    いて、 前記改造対象のLSI（１）のリード（２）と素子実装用
    パッド（４）との間に、上面に導体層（７）が形成され
    た薄板絶縁体（６）を挿入して内層（５）の切り離しを
    行い、 次いで、導体層（７）から所望の接続先にディスクリー
    トワイヤ（８）を布線するプリント基板の改造方法。
  2. 【請求項２】前記薄板絶縁体（６）は、各素子実装用パ
    ッド（４）に対応する個片であって、その表面に形成し
    た導体層（７）は、ディスクリートワイヤ（８）をボン
    ディングするワイヤボンディング部（９）とLSI（１）
    のリード（２）に対応する素子実装用パッド部（10）と
    からなる請求項１記載のプリント基板の改造方法
  3. 【請求項３】前記薄板絶縁体（６）は、少なくとも基板
    （３）上のLSI搭載領域を覆う大きさで、かつ、非改造
    対象リード（２′）に対応する孔（11）を有するシート
    体であることを特徴とする請求項１記載のプリント基板
    の改造方法。
JP2257524A 1990-09-28 1990-09-28 プリント基板の改造方法 Expired - Lifetime JPH0695593B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2257524A JPH0695593B2 (ja) 1990-09-28 1990-09-28 プリント基板の改造方法
US07/766,244 US5181317A (en) 1990-09-28 1991-09-27 Method of making an engineering change to a printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2257524A JPH0695593B2 (ja) 1990-09-28 1990-09-28 プリント基板の改造方法

Publications (2)

Publication Number Publication Date
JPH04137692A JPH04137692A (ja) 1992-05-12
JPH0695593B2 true JPH0695593B2 (ja) 1994-11-24

Family

ID=17307495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2257524A Expired - Lifetime JPH0695593B2 (ja) 1990-09-28 1990-09-28 プリント基板の改造方法

Country Status (2)

Country Link
US (1) US5181317A (ja)
JP (1) JPH0695593B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455461A (en) * 1992-09-21 1995-10-03 Fujitsu Limited Semiconductor device having reformed pad
JP3150527B2 (ja) * 1994-04-04 2001-03-26 富士通株式会社 プリント配線板の改造支援装置
US6492598B1 (en) * 1995-11-30 2002-12-10 Micron Technology, Inc. Printed circuit board assembly and method for making a printed circuit board assembly
US6009619A (en) * 1996-08-19 2000-01-04 International Business Machines Corporation Process for manufacturing an electronic circuit card
US6369334B1 (en) 1996-08-19 2002-04-09 International Business Machines Corporation Printed circuit board with wire adds and component adds having 7-shaped and semicircular terminations
GB0027510D0 (en) * 2000-11-10 2000-12-27 Secr Defence Surface with varying electrical or magnetic properties
US7299102B2 (en) * 2004-12-02 2007-11-20 Norman Ken Ouchi Method and system for engineering change implementation
JP5144370B2 (ja) * 2008-05-20 2013-02-13 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
JP5257177B2 (ja) * 2009-03-18 2013-08-07 日本電気株式会社 プリント配線基板の改造方法および改造済プリント配線基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3294951A (en) * 1963-04-30 1966-12-27 United Aircraft Corp Micro-soldering
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPH0727921B2 (ja) * 1987-07-31 1995-03-29 日本電気株式会社 半導体装置の製造方法
US5001829A (en) * 1990-01-02 1991-03-26 General Electric Company Method for connecting a leadless chip carrier to a substrate

Also Published As

Publication number Publication date
US5181317A (en) 1993-01-26
JPH04137692A (ja) 1992-05-12

Similar Documents

Publication Publication Date Title
US5973391A (en) Interposer with embedded circuitry and method for using the same to package microelectronic units
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
US20010020741A1 (en) Semiconductor memory module having double-sided stacked memory chip layout
US6504244B2 (en) Semiconductor device and semiconductor module using the same
US4920454A (en) Wafer scale package system and header and method of manufacture thereof
US6528734B2 (en) Semiconductor device and process for fabricating the same
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
JP2820108B2 (ja) 電子部品の実装構造およびその製造方法
US5923539A (en) Multilayer circuit substrate with circuit repairing function, and electronic circuit device
US6372543B1 (en) Wrap-around interconnect for fine pitch ball grid array
JPH0695593B2 (ja) プリント基板の改造方法
US7091065B2 (en) Method of making a center bond flip chip semiconductor carrier
US5843806A (en) Methods for packaging tab-BGA integrated circuits
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP3926736B2 (ja) 配線基板及びその製造方法並びに半導体装置
JPH10242335A (ja) 半導体装置
EP0171783A2 (en) Module board and module using the same and method of treating them
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP2837521B2 (ja) 半導体集積回路装置およびその配線変更方法
JP3152527B2 (ja) 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置
KR100733245B1 (ko) 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법
JPS5930551Y2 (ja) 配線補修用ラインを持った配線板
JPS59143394A (ja) 多層配線基板
JPH0639479Y2 (ja) プリント配線板
WO1985003804A1 (en) Wafer scale package system and header and method of manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 16

EXPY Cancellation because of completion of term