JPH0555181A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0555181A JPH0555181A JP3212536A JP21253691A JPH0555181A JP H0555181 A JPH0555181 A JP H0555181A JP 3212536 A JP3212536 A JP 3212536A JP 21253691 A JP21253691 A JP 21253691A JP H0555181 A JPH0555181 A JP H0555181A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- silicon oxide
- oxide film
- organic sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 69
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 43
- 239000007789 gas Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 12
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical group FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000000203 mixture Substances 0.000 claims abstract 2
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 239000012495 reaction gas Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZAHLJUWMFJHSGD-UHFFFAOYSA-N CCCCCC.F.F.F.F.F.F Chemical compound CCCCCC.F.F.F.F.F.F ZAHLJUWMFJHSGD-UHFFFAOYSA-N 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】酸化膜上に有機ＳＯＧ膜を塗布した後、エッチ
ングを行ない、絶縁膜を形成する際に、平坦性の良い絶
縁膜の形成を行なう。 【構成】アルミニウム配線７を形成した後、シリコン酸
化膜８と有機ＳＯＧ膜９を形成した後、このシリコン基
板４Ａを、有機ＳＯＧ膜９に対するシリコン酸化膜のエ
ッチング速度比が１．５〜２．０となるようなフロロカ
ーボンとハイドロフロロカーボンと希ガスの組成を用い
てエッチングを行なう事で、有機ＳＯＧ膜９が完全にエ
ッチング除去されることなく平坦な絶縁膜が得られる。
ングを行ない、絶縁膜を形成する際に、平坦性の良い絶
縁膜の形成を行なう。 【構成】アルミニウム配線７を形成した後、シリコン酸
化膜８と有機ＳＯＧ膜９を形成した後、このシリコン基
板４Ａを、有機ＳＯＧ膜９に対するシリコン酸化膜のエ
ッチング速度比が１．５〜２．０となるようなフロロカ
ーボンとハイドロフロロカーボンと希ガスの組成を用い
てエッチングを行なう事で、有機ＳＯＧ膜９が完全にエ
ッチング除去されることなく平坦な絶縁膜が得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に酸化膜と有機スピンオングラス（ＳＯＧ）膜
によって、平坦化された絶縁膜を形成する際のエッチン
グ方法に関する。
関し、特に酸化膜と有機スピンオングラス（ＳＯＧ）膜
によって、平坦化された絶縁膜を形成する際のエッチン
グ方法に関する。
【０００２】
【従来の技術】多層配線を形成する場合は、層間絶縁膜
の平坦化が重要である。一般に平坦な絶縁膜の形成には
有機ＳＯＧ）膜が用いられる。
の平坦化が重要である。一般に平坦な絶縁膜の形成には
有機ＳＯＧ）膜が用いられる。
【０００３】従来の有機ＳＯＧ膜による平坦化絶縁膜を
形成する際のエッチング方法について説明する。従来、
この種のエッチングには、三フッ化メタン（ＣＨＦ3 ）
と酸素（Ｏ2 ）を混合したエッチングガスが用いられて
いる。この場合、有機ＳＯＧ膜に対するシリコン酸化膜
のエッチング速度比Ｒは約１．０であった。以下図４を
用いて説明する。
形成する際のエッチング方法について説明する。従来、
この種のエッチングには、三フッ化メタン（ＣＨＦ3 ）
と酸素（Ｏ2 ）を混合したエッチングガスが用いられて
いる。この場合、有機ＳＯＧ膜に対するシリコン酸化膜
のエッチング速度比Ｒは約１．０であった。以下図４を
用いて説明する。
【０００４】図４（ａ）に示すように、シリコン基板４
Ｂ上のＢＰＳＧ膜６上に８００ｎｍの厚さのアルミニウ
ム配線７を形成した後、プラズマＣＶＤ法によりシリコ
ン酸化膜８を８００ｎｍの厚さで形成し、有機ＳＯＧ膜
９を３００ｎｍの厚さに塗布する。この際、有機ＳＯＧ
膜９は、アルミニウム配線７上では膜厚が薄くなり、平
坦部では厚く塗布される。次にこの半導体基板４ＢをＣ
ＨＦ3とＯ2 を用いてエッチングを行なう。この場合、
エッチング途中のシリコン酸化膜８が露出した時点より
シリコン酸化膜８中の酸素がプラズマ中に供給されるた
め、有機ＳＯＧ膜９のエッチング速度が速くなり、有機
ＳＯＧ膜９に対するシリコン酸化膜８のエッチング速度
比は０．５程度になる。
Ｂ上のＢＰＳＧ膜６上に８００ｎｍの厚さのアルミニウ
ム配線７を形成した後、プラズマＣＶＤ法によりシリコ
ン酸化膜８を８００ｎｍの厚さで形成し、有機ＳＯＧ膜
９を３００ｎｍの厚さに塗布する。この際、有機ＳＯＧ
膜９は、アルミニウム配線７上では膜厚が薄くなり、平
坦部では厚く塗布される。次にこの半導体基板４ＢをＣ
ＨＦ3とＯ2 を用いてエッチングを行なう。この場合、
エッチング途中のシリコン酸化膜８が露出した時点より
シリコン酸化膜８中の酸素がプラズマ中に供給されるた
め、有機ＳＯＧ膜９のエッチング速度が速くなり、有機
ＳＯＧ膜９に対するシリコン酸化膜８のエッチング速度
比は０．５程度になる。
【０００５】このためアルミニウム配線７上のシリコン
酸化膜８を２００ｎｍの厚さになる状態までエッチング
を行なった場合、図４（ｂ）に示すように有機ＳＯＧ膜
９が完全にエッチング除去され、平坦な絶縁膜形状が得
られなかった。
酸化膜８を２００ｎｍの厚さになる状態までエッチング
を行なった場合、図４（ｂ）に示すように有機ＳＯＧ膜
９が完全にエッチング除去され、平坦な絶縁膜形状が得
られなかった。
【０００６】
【発明が解決しようとする課題】以上述べたように有機
ＳＯＧ膜を用いた絶縁膜の平坦化方法では、エッチング
の際に有機ＳＯＧ膜の下のシリコン酸化膜が露出し、酸
素がプラズマ中に供給されることによって、シリコン酸
化膜よりも有機ＳＯＧ膜のエッチング速度が速くなるた
め、所定の厚さの平坦な絶縁膜を形成することが困難で
あった。このため上層配線のステップカバレッジが悪化
し、断線が生じ、半導体装置の信頼性及び歩留りを低下
させるという欠点があった。
ＳＯＧ膜を用いた絶縁膜の平坦化方法では、エッチング
の際に有機ＳＯＧ膜の下のシリコン酸化膜が露出し、酸
素がプラズマ中に供給されることによって、シリコン酸
化膜よりも有機ＳＯＧ膜のエッチング速度が速くなるた
め、所定の厚さの平坦な絶縁膜を形成することが困難で
あった。このため上層配線のステップカバレッジが悪化
し、断線が生じ、半導体装置の信頼性及び歩留りを低下
させるという欠点があった。
【０００７】
【課題を解決するための手段】第１の発明の半導体装置
の製造方法は、段差を有する半導体基板上にシリコン酸
化膜と有機スピンオングラス膜からなる絶縁膜を形成し
たのちドライエッチング法によりエッチバックし絶縁膜
を平坦化する半導体装置の製造方法において、エッチン
グガスとしてフロロカーボン系ガスとハイドロフロロカ
ーボン系ガスのうち各各少くとも１種類のガスを混合し
て用いるものである。
の製造方法は、段差を有する半導体基板上にシリコン酸
化膜と有機スピンオングラス膜からなる絶縁膜を形成し
たのちドライエッチング法によりエッチバックし絶縁膜
を平坦化する半導体装置の製造方法において、エッチン
グガスとしてフロロカーボン系ガスとハイドロフロロカ
ーボン系ガスのうち各各少くとも１種類のガスを混合し
て用いるものである。
【０００８】第２発明の半導体装置の製造方法は、段差
を有する半導体基板上にシリコン酸化膜と有機スピンオ
ングラス膜からなる絶縁膜を形成したのちドライエッチ
ング法によりエッチバックし絶縁膜を平坦化する半導体
装置の製造方法において、ドライエッチングを行う際に
半導体基板を載置する下部電極の温度を対向する上部電
極及びエッチング室の温度より４０〜６０℃低くし、か
つ反応ガスとしてフロロカーボン系ガスを用いるもので
ある。
を有する半導体基板上にシリコン酸化膜と有機スピンオ
ングラス膜からなる絶縁膜を形成したのちドライエッチ
ング法によりエッチバックし絶縁膜を平坦化する半導体
装置の製造方法において、ドライエッチングを行う際に
半導体基板を載置する下部電極の温度を対向する上部電
極及びエッチング室の温度より４０〜６０℃低くし、か
つ反応ガスとしてフロロカーボン系ガスを用いるもので
ある。
【０００９】
【実施例】次に、本発明について図面を用いて説明す
る。図１（ａ），（ｂ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
る。図１（ａ），（ｂ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
【００１０】図２は本発明の実施例に使用した平行平板
型のリアクティブイオンエッチング装置の概略図であ
る。エッチング室１内に下部電極２を有しており、下部
電極２に対向する位置に上部電極３が設置してある。こ
の下部電極２上にシリコン基板４を配置し、下部電極２
に１３．５６ＭＨｚの高周波電力を印加し、エッチング
を行なう。
型のリアクティブイオンエッチング装置の概略図であ
る。エッチング室１内に下部電極２を有しており、下部
電極２に対向する位置に上部電極３が設置してある。こ
の下部電極２上にシリコン基板４を配置し、下部電極２
に１３．５６ＭＨｚの高周波電力を印加し、エッチング
を行なう。
【００１１】表１は、本発明の第１の実施例を説明する
ためのエッチングガスのエッチング特性である。本第１
の実施例では、エッチングに用いるガスとして、六フッ
化エタン（Ｃ2 Ｆ6 ）と三フッ化メタン（ＣＨＦ3 ）と
ヘリウム（Ｈｅ）を用いて行なっている。
ためのエッチングガスのエッチング特性である。本第１
の実施例では、エッチングに用いるガスとして、六フッ
化エタン（Ｃ2 Ｆ6 ）と三フッ化メタン（ＣＨＦ3 ）と
ヘリウム（Ｈｅ）を用いて行なっている。
【００１２】下部電極２の温度及び、上部電極３の温度
を各々１０℃とし、Ｈｅの流量を９０ｓｃｃｍとし、エ
ッチング中の圧力を２６０Ｐａとし、高周波電力密度を
２．０Ｗ／ｃｍ2 とし、Ｃ2 Ｆ6 とＣＨＦ3 の合計の流
量を２０ｓｃｃｍとし、Ｃ2 Ｆ6 の流量を５ｓｃｃｍか
ら２０ｓｃｃｍに変化させた場合、シリコン酸化膜のエ
ッチング速度は、３３０ｎｍ／ｍｉｎから４６０ｎｍ／
ｍｉｎとなり、一方有機ＳＯＧ膜のエッチング速度は１
１０ｎｍ／ｍｉｎから４１０ｎｍ／ｍｉｎとなり、有機
ＳＯＧ膜に対するシリコン酸化膜のエッチング速度比は
３．０から１．１となる。
を各々１０℃とし、Ｈｅの流量を９０ｓｃｃｍとし、エ
ッチング中の圧力を２６０Ｐａとし、高周波電力密度を
２．０Ｗ／ｃｍ2 とし、Ｃ2 Ｆ6 とＣＨＦ3 の合計の流
量を２０ｓｃｃｍとし、Ｃ2 Ｆ6 の流量を５ｓｃｃｍか
ら２０ｓｃｃｍに変化させた場合、シリコン酸化膜のエ
ッチング速度は、３３０ｎｍ／ｍｉｎから４６０ｎｍ／
ｍｉｎとなり、一方有機ＳＯＧ膜のエッチング速度は１
１０ｎｍ／ｍｉｎから４１０ｎｍ／ｍｉｎとなり、有機
ＳＯＧ膜に対するシリコン酸化膜のエッチング速度比は
３．０から１．１となる。
【００１３】まず図１（ａ）に示すように、シリコン基
板４Ａ上のＢＰＳＧ膜６上に８００ｎｍの厚さのアルミ
ニウム配線７を形成した後、プラズマＣＶＤ法によりシ
リコン酸化膜８を８００ｎｍの厚さで形成する。次で有
機ＳＯＧ膜９を３００ｎｍの厚さに塗布する。この際、
有機ＳＯＧ膜９はアルミニウム配線７上では膜厚が薄く
なり、平坦部では厚く塗布される。この半導体基板４Ａ
をエッチング室１の下部電極２上におき、Ｃ2 Ｆ6 及び
ＣＨＦ3の流量を各々１０ｓｃｃｍとしてエッチングを
行なう。この場合、有機ＳＯＧ膜９に対するシリコン酸
化膜８のエッチング速度比は１．５であるが、エッチン
グ途中のシリコン酸化膜８が露出した時点よりシリコン
酸化膜８中の酸素がプラズマ中に供給されるため、有機
ＳＯＧ膜９のエッチング速度が速くなる。そのため、シ
リコン酸化膜８のエッチング速度比はほぼ１．０にな
る。
板４Ａ上のＢＰＳＧ膜６上に８００ｎｍの厚さのアルミ
ニウム配線７を形成した後、プラズマＣＶＤ法によりシ
リコン酸化膜８を８００ｎｍの厚さで形成する。次で有
機ＳＯＧ膜９を３００ｎｍの厚さに塗布する。この際、
有機ＳＯＧ膜９はアルミニウム配線７上では膜厚が薄く
なり、平坦部では厚く塗布される。この半導体基板４Ａ
をエッチング室１の下部電極２上におき、Ｃ2 Ｆ6 及び
ＣＨＦ3の流量を各々１０ｓｃｃｍとしてエッチングを
行なう。この場合、有機ＳＯＧ膜９に対するシリコン酸
化膜８のエッチング速度比は１．５であるが、エッチン
グ途中のシリコン酸化膜８が露出した時点よりシリコン
酸化膜８中の酸素がプラズマ中に供給されるため、有機
ＳＯＧ膜９のエッチング速度が速くなる。そのため、シ
リコン酸化膜８のエッチング速度比はほぼ１．０にな
る。
【００１４】このため、アルミニウム配線７上のシリコ
ン酸化膜８を２００ｎｍの厚さになる状態までエッチン
グを行なった場合でも、シリコン酸化膜８と有機ＳＯＧ
膜９のエッチング速度がほぼ等しいため、図１（ｂ）に
示すように、有機ＳＯＧ膜９が完全にエッチング除去さ
れることなく平坦な絶縁膜の形状が得られる。
ン酸化膜８を２００ｎｍの厚さになる状態までエッチン
グを行なった場合でも、シリコン酸化膜８と有機ＳＯＧ
膜９のエッチング速度がほぼ等しいため、図１（ｂ）に
示すように、有機ＳＯＧ膜９が完全にエッチング除去さ
れることなく平坦な絶縁膜の形状が得られる。
【００１５】
【表１】
【００１６】次に本発明の実施例におけるシリコン酸化
膜と有機ＳＯＧ膜のエッチング速度比の範囲について説
明する。有機ＳＯＧ膜に対するシリコン酸化膜のエッチ
ング速度比が１．５の場合について上述したが、有機Ｓ
ＯＧ膜のエッチング速度比が２．０までの場合でもほぼ
同様の平坦な絶縁膜が得られる。
膜と有機ＳＯＧ膜のエッチング速度比の範囲について説
明する。有機ＳＯＧ膜に対するシリコン酸化膜のエッチ
ング速度比が１．５の場合について上述したが、有機Ｓ
ＯＧ膜のエッチング速度比が２．０までの場合でもほぼ
同様の平坦な絶縁膜が得られる。
【００１７】しかしながら、有機ＳＯＧ膜に対するシリ
コン酸化膜のエッチング速度比が２．０を越えると、図
３に示すようにシリコン酸化膜８中の酸素の供給によっ
てもシリコン酸化膜８のエッチング速度が早いためアル
ミニウム配線７上のシリコン酸化膜８が２００ｎｍにな
る状態までエッチングを行なった場合、有機ＳＯＧ膜が
凸状に残り、平坦な絶縁膜形状が得られなくなる。そし
て、この絶縁膜上にＡｌ等からなる上層配線を形成した
場合、断線の発生が多くなる。逆にシリコン酸化膜の有
機ＳＯＧ膜とのエッチング速度比が１．５以下になる
と、シリコン酸化膜の露出後の有機ＳＯＧ膜のエッチン
グ速度がシリコン酸化膜のエッチング速度より速くな
り、従来のように有機ＳＯＧ膜が除去されるため好まし
くない。
コン酸化膜のエッチング速度比が２．０を越えると、図
３に示すようにシリコン酸化膜８中の酸素の供給によっ
てもシリコン酸化膜８のエッチング速度が早いためアル
ミニウム配線７上のシリコン酸化膜８が２００ｎｍにな
る状態までエッチングを行なった場合、有機ＳＯＧ膜が
凸状に残り、平坦な絶縁膜形状が得られなくなる。そし
て、この絶縁膜上にＡｌ等からなる上層配線を形成した
場合、断線の発生が多くなる。逆にシリコン酸化膜の有
機ＳＯＧ膜とのエッチング速度比が１．５以下になる
と、シリコン酸化膜の露出後の有機ＳＯＧ膜のエッチン
グ速度がシリコン酸化膜のエッチング速度より速くな
り、従来のように有機ＳＯＧ膜が除去されるため好まし
くない。
【００１８】次に本発明の第２の実施例について説明す
る。表２は、本発明の第２の実施例を説明するためのエ
ッチングガスのエッチング特性である。本第２の実施例
では、下部電極２の温度を１０℃とした時の上部電極３
及びエッチング室１の温度を５０℃としている。そして
Ｈｅの流量を９０ｓｃｃｍとし、エッチング中の圧力を
２６０Ｐａとし、高周波電力密度を２．０Ｗ／ｃｍ2 と
し、Ｃ2 Ｆ6 とＣＨＦ3 の合計の流量を２０ｓｃｃｍと
し、Ｃ2 Ｆ6 の流量を１０ｓｃｃｍから２０ｓｃｃｍに
変化させた場合、シリコン酸化膜のエッチング速度は、
２３０ｎｍ／ｍｉｎから４００ｎｍ／ｍｉｎとなり、有
機ＳＯＧ膜のエッチング速度は９５ｎｍ／ｍｉｎから２
７０ｎｍ／ｍｉｎとなり、有機ＳＯＧ膜に対するシリコ
ン酸化膜のエッチング速度比は２．４から１．５とな
る。本第２の実施例に於いては、Ｃ2 Ｆ6 のみで２０ｓ
ｃｃｍにした場合でも有機ＳＯＧ膜に対するシリコン酸
化膜のエッチング速度比は１．５となる。そして第１の
実施例の場合と同様に、シリコン酸化膜８が露出すると
シリコン酸化膜８と有機ＳＯＧ膜９とのエッチング速度
比はほぼ１：１となった。
る。表２は、本発明の第２の実施例を説明するためのエ
ッチングガスのエッチング特性である。本第２の実施例
では、下部電極２の温度を１０℃とした時の上部電極３
及びエッチング室１の温度を５０℃としている。そして
Ｈｅの流量を９０ｓｃｃｍとし、エッチング中の圧力を
２６０Ｐａとし、高周波電力密度を２．０Ｗ／ｃｍ2 と
し、Ｃ2 Ｆ6 とＣＨＦ3 の合計の流量を２０ｓｃｃｍと
し、Ｃ2 Ｆ6 の流量を１０ｓｃｃｍから２０ｓｃｃｍに
変化させた場合、シリコン酸化膜のエッチング速度は、
２３０ｎｍ／ｍｉｎから４００ｎｍ／ｍｉｎとなり、有
機ＳＯＧ膜のエッチング速度は９５ｎｍ／ｍｉｎから２
７０ｎｍ／ｍｉｎとなり、有機ＳＯＧ膜に対するシリコ
ン酸化膜のエッチング速度比は２．４から１．５とな
る。本第２の実施例に於いては、Ｃ2 Ｆ6 のみで２０ｓ
ｃｃｍにした場合でも有機ＳＯＧ膜に対するシリコン酸
化膜のエッチング速度比は１．５となる。そして第１の
実施例の場合と同様に、シリコン酸化膜８が露出すると
シリコン酸化膜８と有機ＳＯＧ膜９とのエッチング速度
比はほぼ１：１となった。
【００１９】本第２の実施例では、図１に示した第１の
実施例で用いたのと同一の半導体基板４ＡをＣ2 Ｆ6 の
みで流量を２０ｓｃｃｍとして行なった。アルミニウム
配線７上のシリコン酸化膜８を２００ｎｍになる状態ま
でエッチングを行なった場合でも、有機ＳＯＧ膜９が完
全にエッチング除去されることなく第１の実施例と同様
な平坦な絶縁膜形状が得られる。本第２の実施例では、
エッチング室１及び上部電極３の温度を５０℃としてい
る為、エッチング室１の内壁及び上部電極２にエッチン
グ時に発生する反応生成物の付着がなく、多数枚の半導
体基板のエッチングを行なった場合でもエッチング速度
の低下やパーティクルの増加が無いという利点がある。
実施例で用いたのと同一の半導体基板４ＡをＣ2 Ｆ6 の
みで流量を２０ｓｃｃｍとして行なった。アルミニウム
配線７上のシリコン酸化膜８を２００ｎｍになる状態ま
でエッチングを行なった場合でも、有機ＳＯＧ膜９が完
全にエッチング除去されることなく第１の実施例と同様
な平坦な絶縁膜形状が得られる。本第２の実施例では、
エッチング室１及び上部電極３の温度を５０℃としてい
る為、エッチング室１の内壁及び上部電極２にエッチン
グ時に発生する反応生成物の付着がなく、多数枚の半導
体基板のエッチングを行なった場合でもエッチング速度
の低下やパーティクルの増加が無いという利点がある。
【００２０】
【表２】
【００２１】次に、本発明の第２の実施例において使用
する下部電極２と、上部電極３及びエッチング室１との
温度差の範囲について説明する。
する下部電極２と、上部電極３及びエッチング室１との
温度差の範囲について説明する。
【００２２】図５は、第２の実施例における電極温度差
と、有機ＳＯＧ膜に対するシリコン酸化膜のエッチング
速度比の関係を示した図である。シリコン酸化膜のエッ
チング速度比が１．５〜２．０となる電極温度差は、下
部電極の温度を０〜６０℃とした場合、４０〜６０℃で
あり、この範囲でエッチングを行なうのが望ましい。
と、有機ＳＯＧ膜に対するシリコン酸化膜のエッチング
速度比の関係を示した図である。シリコン酸化膜のエッ
チング速度比が１．５〜２．０となる電極温度差は、下
部電極の温度を０〜６０℃とした場合、４０〜６０℃で
あり、この範囲でエッチングを行なうのが望ましい。
【００２３】本発明の実施例では、フロロカーボンとし
てＣ2 Ｆ6 を用いているが、この他にＣＦ4 ，Ｃ3 Ｆ8
等のフロロカーボンを１種または複数種用いても同様の
効果が得られる。また、ハイドロフロロカーボンとして
ＣＨＦ3 を用いているが、この他にＣＨ2 Ｆ2 等のハイ
ドロフロロカーボンでも同様の効果が得られる。さら
に、本発明では、希ガスとしてＨｅを用いているが、こ
の他にＮｅ，Ａｒを用いた場合にも同様の効果が得ら
れ、また、希ガスを用いない場合でも同様の効果が得ら
れる。
てＣ2 Ｆ6 を用いているが、この他にＣＦ4 ，Ｃ3 Ｆ8
等のフロロカーボンを１種または複数種用いても同様の
効果が得られる。また、ハイドロフロロカーボンとして
ＣＨＦ3 を用いているが、この他にＣＨ2 Ｆ2 等のハイ
ドロフロロカーボンでも同様の効果が得られる。さら
に、本発明では、希ガスとしてＨｅを用いているが、こ
の他にＮｅ，Ａｒを用いた場合にも同様の効果が得ら
れ、また、希ガスを用いない場合でも同様の効果が得ら
れる。
【００２４】
【発明の効果】以上述べたように本発明は、エッチング
に用いるガスとして、フロロカーボン系ガスまたはハイ
ドロフロロカーボン系ガスのうち少くとも１種類のガス
を用い、有機ＳＯＧ膜に対するシリコン酸化膜のエッチ
ング速度比を１．５〜２．０とすることにより、平坦な
絶縁膜が得られ、半導体装置の信頼性及び歩留を向上さ
せることができるという効果を有する。
に用いるガスとして、フロロカーボン系ガスまたはハイ
ドロフロロカーボン系ガスのうち少くとも１種類のガス
を用い、有機ＳＯＧ膜に対するシリコン酸化膜のエッチ
ング速度比を１．５〜２．０とすることにより、平坦な
絶縁膜が得られ、半導体装置の信頼性及び歩留を向上さ
せることができるという効果を有する。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】実施例に用いるリアクティブイオンエッチング
装置の概略図。
装置の概略図。
【図３】エッチングの条件を説明するための半導体チッ
プの断面図。
プの断面図。
【図４】従来例を説明するための半導体チップの断面
図。
図。
【図５】電極の温度差とエッチング速度比との関係を示
す図。
す図。
１ エッチング室 ２ 下部電極 ３ 上部電極 ４，４Ａ，４Ｂ シリコン基板 ６ ＢＰＳＧ膜 ７ アルミニウム配線 ８ シリコン酸化膜 ９ 有機ＳＯＧ膜
Claims (3)
- 【請求項１】 段差を有する半導体基板上にシリコン酸
化膜と有機スピンオングラス膜からなる絶縁膜を形成し
たのちドライエッチング法によりエッチバックし絶縁膜
を平坦化する半導体装置の製造方法において、エッチン
グガスとしてフロロカーボン系ガスとハイドロフロロカ
ーボン系ガスのうち各各少くとも１種類のガスを混合し
て用いることを特徴とする半導体装置の製造方法。 - 【請求項２】 段差を有する半導体基板上にシリコン酸
化膜と有機スピンオングラス膜からなる絶縁膜を形成し
たのちドライエッチング法によりエッチバックし絶縁膜
を平坦化する半導体装置の製造方法において、ドライエ
ッチングを行う際に半導体基板を載置する下部電極の温
度を対向する上部電極及びエッチング室の温度より４０
〜６０℃低くし、かつ反応ガスとしてフロロカーボン系
ガスを用いることを特徴とする半導体装置の製造方法。 - 【請求項３】 シリコン酸化膜のエッチング速度が有機
スピンオングラス膜のエッチング速度より１．５〜２．
０倍となる反応ガスの流量または電極の温度条件でエッ
チングを行う請求項１または請求項２記載の半導体装置
の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212536A JP2913918B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体装置の製造方法 |
| US07/929,161 US5316980A (en) | 1991-08-26 | 1992-08-11 | Method of making a semiconductor device by dry etching process |
| EP92307624A EP0529954B1 (en) | 1991-08-26 | 1992-08-20 | Method for making a planarized semiconductor device |
| DE69218069T DE69218069T2 (de) | 1991-08-26 | 1992-08-20 | Verfahren zur Herstellung eines planarisierten Halbleiterbauelementes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212536A JP2913918B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555181A true JPH0555181A (ja) | 1993-03-05 |
| JP2913918B2 JP2913918B2 (ja) | 1999-06-28 |
Family
ID=16624301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212536A Expired - Fee Related JP2913918B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5316980A (ja) |
| EP (1) | EP0529954B1 (ja) |
| JP (1) | JP2913918B2 (ja) |
| DE (1) | DE69218069T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243402A (ja) * | 1992-03-03 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
| US5461010A (en) * | 1994-06-13 | 1995-10-24 | Industrial Technology Research Institute | Two step etch back spin-on-glass process for semiconductor planarization |
| US6297110B1 (en) | 1994-07-29 | 2001-10-02 | Stmicroelectronics, Inc. | Method of forming a contact in an integrated circuit |
| US5567658A (en) * | 1994-09-01 | 1996-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for minimizing peeling at the surface of spin-on glasses |
| KR0172539B1 (ko) * | 1995-05-22 | 1999-03-30 | 김주용 | 반도체 소자의 에스.오.지막 형성방법 |
| US5814186A (en) * | 1995-08-28 | 1998-09-29 | Advanced Micro Devices, Inc. | SOG etchant gas and method for using same |
| US5679211A (en) * | 1995-09-18 | 1997-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue |
| US5821163A (en) * | 1996-02-13 | 1998-10-13 | Vlsi Technology, Inc. | Method for achieving accurate SOG etchback selectivity |
| US5792705A (en) * | 1996-06-28 | 1998-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optimized planarization process for SOG filled vias |
| US6051502A (en) * | 1997-10-20 | 2000-04-18 | Micron Technology, Inc. | Methods of forming conductive components and methods of forming conductive lines |
| US6391786B1 (en) * | 1997-12-31 | 2002-05-21 | Lam Research Corporation | Etching process for organic anti-reflective coating |
| TW398053B (en) * | 1998-07-31 | 2000-07-11 | United Microelectronics Corp | Manufacturing of shallow trench isolation |
| US6080676A (en) * | 1998-09-17 | 2000-06-27 | Advanced Micro Devices, Inc. | Device and method for etching spacers formed upon an integrated circuit gate conductor |
| US6281132B1 (en) | 1998-10-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Device and method for etching nitride spacers formed upon an integrated circuit gate conductor |
| JP2009016375A (ja) * | 2007-06-29 | 2009-01-22 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及び装置 |
| US9330910B2 (en) | 2010-11-01 | 2016-05-03 | The Board Of Trustees Of The University Of Illinois | Method of forming an array of nanostructures |
| CN102543839B (zh) | 2010-12-22 | 2014-01-08 | 中国科学院微电子研究所 | 层间电介质层的平面化方法 |
| CN102543838B (zh) * | 2010-12-22 | 2014-01-29 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
| CN102569062B (zh) * | 2010-12-22 | 2015-06-03 | 中国科学院微电子研究所 | Sog层和光抗蚀剂层的反应离子刻蚀方法 |
| CN102903621B (zh) * | 2011-07-29 | 2016-02-17 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03177022A (ja) * | 1989-12-06 | 1991-08-01 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04245628A (ja) * | 1991-01-31 | 1992-09-02 | Hitachi Ltd | 絶縁膜の形成方法 |
| JPH04370934A (ja) * | 1991-06-20 | 1992-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4511430A (en) * | 1984-01-30 | 1985-04-16 | International Business Machines Corporation | Control of etch rate ratio of SiO2 /photoresist for quartz planarization etch back process |
| US4654113A (en) * | 1984-02-10 | 1987-03-31 | Fujitsu Limited | Process for fabricating a semiconductor device |
| US4676868A (en) * | 1986-04-23 | 1987-06-30 | Fairchild Semiconductor Corporation | Method for planarizing semiconductor substrates |
| US4676867A (en) * | 1986-06-06 | 1987-06-30 | Rockwell International Corporation | Planarization process for double metal MOS using spin-on glass as a sacrificial layer |
| FR2627902B1 (fr) * | 1988-02-26 | 1990-06-22 | Philips Nv | Procede pour aplanir la surface d'un dispositif semiconducteur |
-
1991
- 1991-08-26 JP JP3212536A patent/JP2913918B2/ja not_active Expired - Fee Related
-
1992
- 1992-08-11 US US07/929,161 patent/US5316980A/en not_active Expired - Lifetime
- 1992-08-20 DE DE69218069T patent/DE69218069T2/de not_active Expired - Fee Related
- 1992-08-20 EP EP92307624A patent/EP0529954B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03177022A (ja) * | 1989-12-06 | 1991-08-01 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04245628A (ja) * | 1991-01-31 | 1992-09-02 | Hitachi Ltd | 絶縁膜の形成方法 |
| JPH04370934A (ja) * | 1991-06-20 | 1992-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5316980A (en) | 1994-05-31 |
| DE69218069D1 (de) | 1997-04-17 |
| EP0529954B1 (en) | 1997-03-12 |
| JP2913918B2 (ja) | 1999-06-28 |
| DE69218069T2 (de) | 1997-06-26 |
| EP0529954A1 (en) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0555181A (ja) | 半導体装置の製造方法 | |
| EP1042796B1 (en) | Improved techniques for etching an oxide layer | |
| US7078350B2 (en) | Methods for the optimization of substrate etching in a plasma processing system | |
| KR100432984B1 (ko) | 텅스텐에대하여높은식각선택비를가지는등방성실리콘식각방법 | |
| JPS6323337A (ja) | 半導体基板の平坦化方法 | |
| JPH04218915A (ja) | 半導体装置の製造方法 | |
| JPH04239723A (ja) | 半導体装置の製造方法 | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| JP2008198659A (ja) | プラズマエッチング方法 | |
| JP2003533042A (ja) | 高選択性のｓａｃのエッチングの方法 | |
| JP2001521283A (ja) | ジフルオロメタンおよびトリフルオロメタンを用いたセルフアラインコンタクトエッチング | |
| US6569776B2 (en) | Method of removing silicon nitride film formed on a surface of a material with a process gas containing a higher-order fluorocarbon in combination with a lower-order fluorocarbon | |
| US6518174B2 (en) | Combined resist strip and barrier etch process for dual damascene structures | |
| US6372634B1 (en) | Plasma etch chemistry and method of improving etch control | |
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| US7300881B2 (en) | Plasma etching method | |
| JP2687787B2 (ja) | ドライエッチング方法 | |
| US7192531B1 (en) | In-situ plug fill | |
| JP2000077396A (ja) | 半導体装置及びその製造方法 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| JP3717073B2 (ja) | 半導体装置の製造方法 | |
| JP3129251B2 (ja) | コンタクトプラグ形成方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JPH0859215A (ja) | 窒化物エッチングプロセス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990316 |
|
| LAPS | Cancellation because of no payment of annual fees |