CN102569062B - Sog层和光抗蚀剂层的反应离子刻蚀方法 - Google Patents
Sog层和光抗蚀剂层的反应离子刻蚀方法 Download PDFInfo
- Publication number
- CN102569062B CN102569062B CN201010601185.3A CN201010601185A CN102569062B CN 102569062 B CN102569062 B CN 102569062B CN 201010601185 A CN201010601185 A CN 201010601185A CN 102569062 B CN102569062 B CN 102569062B
- Authority
- CN
- China
- Prior art keywords
- layer
- sog
- etching
- wafer
- etch rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本申请公开了SOG层和光抗蚀剂层的反应离子刻蚀方法，其中将包含SOG层或光抗蚀剂层的晶片放置在反应室中，向反应室中流入刻蚀气体，并且向晶片施加RF功率以产生等离子体，等离子体中的高能离子侵蚀SOG层或光抗蚀剂材料并与之反应，以平整SOG层或光抗蚀剂层的表面，其中，控制反应室气压，使得对SOG层或光抗蚀剂层中央的刻蚀速率大于对晶片边缘位置的刻蚀速率，以获得SOG层或光抗蚀剂层的凹形刻蚀剖面形状。本发明可用于在集成电路中提供近全局平坦化的隔离结构。
Description
技术领域
本发明涉及半导体器件的制造方法，具体地，涉及旋涂玻璃(SOG)层和光抗蚀剂层的反应离子刻蚀(RIE)方法。
背景技术
在集成电路的互连技术中，SOG可以减小布线的时间常数，实现更快的工作速度，从而在高性能的集成电路中有着重要的用途。
SOG是在液态下旋涂(类似于光致抗蚀剂的旋涂)到半导体结构上的层间介电材料，其原材料例如是包括氢倍半硅氧烷聚合物和硅氧烷溶剂的溶液，在旋涂过程中溶液填充了半导体结构上的特征之间的狭小间隙。经过烘焙，去除了溶剂并留下了多孔的层间介电材料，形成了SOG层。进一步，在SOG层中形成导电通道(via)以及在SOG上形成布线，用于连接半导体结构中的有源器件。
为了进一步形成平整的表面，还需要采用例如反应离子刻蚀的干法刻蚀对SOG层进行回刻蚀，以进行平面化。在反应离子刻蚀中通常采用三氟甲烷(CHF3)和氧(O2)的混合气体作为刻蚀气体。
在Shinichi Takeshiro等人的美国专利No.005316980A中，进一步提出采用三氟甲烷(CHF3)和六氟乙烷(C2F6)的混合气体作为刻蚀气体，以使对有机SOG层的刻蚀速率小于对下层的SiO2层的刻蚀速率，从而在下层的SiO2层局部暴露的情形下仍然能获得平整的结构表面。
然而，上述现有的SOG层刻蚀方法实际上不能获得全局平整性。已经发现，在刻蚀过程中，SOG层在晶片中央的刻蚀速率小于晶片边缘位置的刻蚀速率，如下文所述，刻蚀后的SOG层的剖面形状为凸形。结果，晶片边缘的SOG层达不到所需的平整度而只能舍弃，这减小了可用于制造半导体器件的晶片面积。
发明内容
本发明的目的是提供一种SOG层和光抗蚀剂层的刻蚀方法，其中提高了刻蚀的全局平整性，从而提供了更大的可用晶片面积。
根据本发明的一方面，提供一种SOG层的反应离子刻蚀方法，其中将包含SOG层的晶片放置在反应室中，向反应室中流入刻蚀气体，并且向晶片施加RF功率以产生等离子体，等离子体中的高能离子侵蚀SOG材料并与之反应，以平整SOG层的表面，其中，控制反应室气压，使得对SOG层中央的刻蚀速率大于对晶片边缘位置的刻蚀速率，以获得SOG层的凹形刻蚀剖面形状。
根据本发明的另一方面，提供一种光抗蚀剂层的反应离子刻蚀方法，其中将包含光抗蚀剂层的晶片放置在反应室中，向反应室中流入刻蚀气体，并且向晶片施加RF功率以产生等离子体，等离子体中的高能离子侵蚀光抗蚀剂材料并与之反应，以平整光抗蚀剂层的表面，其中，控制反应室气压，使得对光抗蚀剂层中央的刻蚀速率大于对晶片边缘位置的刻蚀速率，以获得光抗蚀剂层的凹形刻蚀剖面形状。
进一步地，控制RF功率，使得对SOG层或光抗蚀剂层中央的刻蚀速率与对晶片边缘位置的刻蚀速率之间的差值最大化。
按照本发明的方法，通过对刻蚀条件的上述优化，减弱了SOG层和光抗蚀剂层在刻蚀过程中边缘速率过快的微负载效应。在MOS器件和集成电路上顺利实现SOG、SOG/LTO双层或者其它多层绝缘介质近全局平坦化的隔离结构。结果，可以获得提高的晶片可用面积。
而且，在相对高的气压和优选的RF功率下，晶片中心和晶片边缘的刻蚀速率均提高，从而减小了刻蚀周期，降低了器件制造成本。
该方法不需要采用复杂昂贵的CMP工艺与设备。
附图说明
图1示出了在刻蚀前的SOG层的截面示意图。
图2示出了采用现有技术的刻蚀方法，在刻蚀后的SOG层的截面示意图。
图3示出了采用本发明的刻蚀方法，在刻蚀后的SOG层的截面示意图。
图4和5示出了晶片边缘和晶片中心的刻蚀速率与气压的关系。
图6和7示出了晶片边缘和晶片中心的刻蚀速率与气压的关系。
具体实施方法：
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成。
图1示出了在刻蚀前的SOG层的截面示意图，其中在半导体衬底11上形成了晶体管的栅叠层(包括栅电介质12、以及位于栅电介质12上的栅导体13)，在栅叠层的两侧形成了栅极侧墙(包括氧化物层14和氮化物层15)，在半导体衬底11和栅叠层上覆盖有通过沉积形成的低温氧化物(LTO)层16和通过旋涂形成的SOG层17，其中，LTO层16和SOG层17一起作为层间介质层(ILD)。鉴于下文所述的平面化处理的需要，SOG层17的厚度约为50纳米至2000纳米。
尽管未示出，但可以理解，在沉积LTO层16之前，还通过离子注入在衬底11中形成了源/漏区。
LTO层16和SOG层17基本上是共形的，在覆盖栅叠层的位置还表现出一定程度的凸形。然后，在常规的刻蚀气体和刻蚀条件下执行RIE，对SOG层17回刻蚀，以进行平面化。
图2示出了采用现有技术的刻蚀方法，在刻蚀后的SOG层的截面示意图。在该实例中，采用Rainbow 4420型等离子体刻蚀机(可购自美国的Lam Research Corporation)。采用约为400W的RF功率，刻蚀气体为三氟甲烷(CHF3)、四氟化碳(CF4)、氩气(Ar)的混合气体，其中CHF3的流量约为50sccm，CF4的流量约为15sccm，Ar的流量约为300sccm，并保持反应室的气压约为250mtorr。
在刻蚀过程中，通过控制回刻蚀的时间以及RIE相对于LTO层16对SOG层17的选择性去除，可以使得RIE在LTO层16的顶部表面停止。
SOG层17的回刻蚀获得了良好的局部平整度，也即，在覆盖栅叠层的位置，ILD层的表面变为平整的。
然而，SOG层17在晶片中央的刻蚀速率小于晶片边缘位置的刻蚀速率。结果，刻蚀后的SOG层的剖面形状为凸形。相对于晶片边缘，在晶片中心保留了更多的SOG材料。在图2所示的示例中，在晶片边缘不仅完全去除了SOG材料，而且进一步去除了一部分位于下方的LTO材料。在这种情形下，ILD层的剖面形状为凸形。
采用NANOSPEC/AFT膜厚仪(可购自美国KLA-Tencor公司)测量晶片的表面形貌高度。为了评估晶片的可用面积，引入了有效区域和相对高度差ΔH的概念。在本申请中，有效区域定义为当晶片表面的实际表面形貌高度H＞90％*H0所对应的晶片表面区域其中H0为晶片中部(30％D0区域内，D0为晶片原始直径)的平均表面形貌高度。相对高度差ΔH定义为有效区域的边缘高度Hedge与中心高度Hcenter之间的差值，即ΔH＝Hedge-Hcenter。晶片的可用面积即有效区域的面积，对于圆形的晶片，晶片的可用面积可以表示为有效区域的直径，即代替地以晶片的可用直径D来表征。相对高度差ΔH可以粗略地表示表面轮廓的形状，如果ΔH小于0，表面轮廓为凸形，而如果ΔH大于0，表面轮廓为凹形。
测量结果表明，对于直径100mm的晶片，在执行刻蚀前，晶片的可用直径大于96mm，相对高度差ΔH稍大于0，也即，尽管在栅叠层上方的局部位置的ILD层的剖面形状为凸形，但在整个晶片上(全局)的ILD层的剖面形状近似为凹形，如图1所示；在执行刻蚀后，一方面去除了ILD层的共形特征，另一方面，晶片的可用直径减小为约70mm，相对高度差ΔH约为-30nm，也即，在整个晶片上(全局)的ILD层的剖面形状近似为凸形。
图3示出了采用本发明的刻蚀方法，在刻蚀后的SOG层的截面示意图。在刻蚀前的SOG层的截面图仍然如图1所示。在该实例中，采用Rainbow 4420型等离子体刻蚀机(可购自美国的Lam ResearchCorporation)。采用约为450W的RF功率，刻蚀气体为三氟甲烷(CHF3)、四氟化碳(CF4)、氩气(Ar)的混合气体，其中CHF3的流量约为50sccm，CF4的流量约为15sccm，Ar的流量约为300sccm，并保持反应室的气压约为350mtorr。
在刻蚀过程中，通过控制回刻蚀的时间，使得RIE仅去除SOG层17，而未到达LTO层16的顶部表面，以给出SOG层17的刻蚀规律。
SOG层17的回刻蚀获得了良好的局部平整度，在覆盖栅叠层的位置，SOG层17的表面变为平整的。
而且，SOG层17在晶片中央的刻蚀速率大于晶片边缘位置的刻蚀速率。结果，刻蚀后的SOG层17的剖面形状为凹形。相对于晶片边缘，在晶片中心保留了更少的SOG材料。
测量结果表明，对于直径100mm的晶片，在执行刻蚀后，一方面去除了SOG层17的共形特征，另一方面，晶片的可用直径仍然大于96mm，相对高度差ΔH约为+50nm，也即，在整个晶片上(全局)的SOG层17的剖面形状近似为凹形。
图4和5示出了晶片边缘和晶片中心的刻蚀速率与气压的关系。刻蚀气体为三氟甲烷(CHF3)、四氟化碳(CF4)、氩气(Ar)的混合气体，其中CHF3的流量约为50sccm，CF4的流量约为15sccm，Ar的流量约为300sccm。在RF功率保持为约400W的条件下，以不同的反应室气压进行刻蚀处理，测量晶片边缘和晶片中心的刻蚀速率随气压的变化(如图4所示)，并且计算晶片边缘和晶片中心的刻蚀速率差(如图5所示)。应当注意，晶片边缘的刻蚀速率是在有效区域的边缘处测量的，而没有在晶片最外缘的位置测量。
可以发现，在常规的较低气压下(＜325mtorr)，晶片边缘的刻蚀速率大于晶片中心的刻蚀速率，这形成了如上所述的凸形刻蚀剖面，并导致较小的晶片可用直径；而在本发明采用的较高气压下(＞325mtorr)，晶片边缘的刻蚀速率小于晶片中心的刻蚀速率(刻蚀速率差大于0小于)，这形成了如上所述的凹形刻蚀剖面，并可以获得较大的晶片可用直径。
该测量结果显示出在大约325mtorr的气压下可以获得最佳的刻蚀剖面(在除晶片边缘以外的几乎整个晶片上，刻蚀剖面接近于平面)，但在该气压下的刻蚀速率仅为大约这可能导致工艺周期长而提高器件制造成本的问题。而且，在该最佳气压附近，晶片中心的刻蚀速率随气压的变化剧烈(曲线较陡)，这可能导致刻蚀率监测和控制方面的困难。进一步地，如上文所述，实际上仅仅在参考平面的范围内刻蚀剖面接近于平面，晶片可用直径不包括在参考平面的外缘与晶片的外缘之间的部分，结果，平面形状的刻蚀剖面并不是最佳的。鉴于上述各方面的原因，最佳气压的设定值稍高，约为350mtorr，以获得凹形刻蚀平面。
图6和7示出了晶片边缘和晶片中心的刻蚀速率与气压的关系。刻蚀气体为三氟甲烷(CHF3)、四氟化碳(CF4)、氩气(Ar)的混合气体，其中CHF3的流量约为50sccm，CF4的流量约为15sccm，Ar的流量约为300sccm。在气压保持为约350mtorr的条件下，以不同的RF功率进行刻蚀处理，测量晶片边缘和晶片中心的刻蚀速率随RF功率的变化(如图6所示)，并且计算晶片边缘和晶片中心的刻蚀速率差(如图7所示)。应当注意，晶片边缘的刻蚀速率是在有效区域的边缘处测量的，而没有在晶片最外缘的位置测量。
可以发现，在约350-550W的RF功率范围内，晶片边缘的刻蚀速率均小于晶片中心的刻蚀速率，并且基本上随RF功率线性变化，这形成了如上所述的凹形刻蚀剖面，并可以获得较大的晶片可用直径。因此，与气压的作用不同，RF功率的改变并不会完全改变刻蚀剖面的形状(即从凸形变为凹形，或反之)。在大约450W的RF功率下可以获得最大刻蚀速率差，即形成相对高度差最大的凹形刻蚀剖面，这可以获得最大的晶片可用直径。
在上述实例的刻蚀步骤中，反应室气压大于约325mtorr，并且反应室气压的最佳值约为350mtorr，RF功率的最佳值约为450W，然而，可以理解，反应室气压以及RF功率的特定值取决于刻蚀机类型、电极间距、反应室容积、刻蚀气体的组成、比例和流量。
SOG层的反应离子刻蚀方法可以采用已知的用于SOG层的刻蚀气体，例如选自三氟甲烷(CHF3)、四氟化碳(CF4)、六化化硫(SF6)的一种或多种气体与氩气(Ar)组成的混合气体。通过控制反应室气压，仍然可以将刻蚀剖面控制为凹形，进一步地，通过控制RF功率，仍然可以控制凹形刻蚀剖面的深度，从而获得最大的晶片可用面积。
在上述实施例中，描述了对SOG层的回刻蚀以进行平面化。然而，本发明也可以用于对具有低粘滞系数的其他绝缘材料进行平面化，例如光抗蚀剂层。用于光抗蚀剂层的刻蚀氧化例如为氩气(Ar)和氧气(O2)的混合气体，其中Ar的流量约为300sccm，O2的流量约为5ccm。
与上述针对SOG的类似测量的结果表明，在反应室气压大于约275mtorr(反应室气压的最佳值约为300mtorr)以及RF功率为约300-550W(RF功率的最佳值约为500W)时，形成了如上所述的凹形刻蚀剖面和期望的刻蚀速率。然而，可以理解，反应室气压以及RF功率的特定值取决于刻蚀机类型、电极间距、反应室容积、刻蚀气体的组成、比例和流量。
光抗蚀剂层的反应离子刻蚀方法可以采用采用已知的用于光抗蚀剂层的刻蚀气体，例如选自氧气(O2)、四氟化碳(CF4)的一种或多种气体与氩气(Ar)组成的混合气体。通过控制反应室气压，仍然可以将刻蚀剖面控制为凹形，进一步地，通过控制RF功率，仍然可以控制凹形刻蚀剖面的深度，从而获得最大的晶片可用面积。
以上描述只是为了示例说明和描述本发明，而非意图穷举和限制本发明。因此，本发明不局限于所描述的实施例。对于本领域的技术人员明显可知的变型或更改，均在本发明的保护范围之内。
Claims (11)
1.一种SOG层的反应离子刻蚀方法，其中将包含SOG层的晶片放置在反应室中，向反应室中流入刻蚀气体，并且向晶片施加RF功率以产生等离子体，等离子体中的高能离子侵蚀SOG材料并与之反应，以平整SOG层的表面，
其中，控制反应室气压，使得对SOG层中央的刻蚀速率大于对晶片边缘位置的刻蚀速率，以获得SOG层的凹形刻蚀剖面形状，
其中，刻蚀气体为三氟甲烷、四氟化碳、氩气的混合气体，其中三氟甲烷的流量为50sccm，四氟化碳的流量为15sccm，氩气的流量为300sccm，以及
其中反应室气压为350mtorr。
2.根据权利要求1所述的方法，其中控制RF功率，使得对SOG层中央的刻蚀速率与对晶片边缘位置的刻蚀速率之间的差值最大化。
3.根据权利要求2所述的方法，其中RF功率在350-550W的范围内。
4.根据权利要求3所述的方法，其中RF功率为450W。
5.根据权利要求1所述的方法，其中SOG层的厚度在50纳米至2000纳的范围内。
6.一种光抗蚀剂层的反应离子刻蚀方法，其中将包含光抗蚀剂层的晶片放置在反应室中，向反应室中流入刻蚀气体，并且向晶片施加RF功率以产生等离子体，等离子体中的高能离子侵蚀光抗蚀剂材料并与之反应，以平整光抗蚀剂层的表面，
其中，控制反应室气压，使得对光抗蚀剂层中央的刻蚀速率大于对晶片边缘位置的刻蚀速率，以获得光抗蚀剂层的凹形刻蚀剖面形状，
其中，刻蚀气体为氩气、氧气的混合气体，其中氩气的流量为300sccm，氧气的流量为5sccm以及
其中反应室气压大于275mtorr。
7.根据权利要求6所述的方法，其中反应室气压为300mtorr。
8.根据权利要求6或7所述的方法，其中控制RF功率，使得对光抗蚀剂层中央的刻蚀速率与对晶片边缘位置的刻蚀速率之间的差值最大化。
9.根据权利要求8所述的方法，其中RF功率在300-550W的范围内。
10.根据权利要求9所述的方法，其中RF功率为500W。
11.根据权利要求6所述的方法，其中光抗蚀剂层的厚度在50纳米至2000纳米的范围内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010601185.3A CN102569062B (zh) | 2010-12-22 | 2010-12-22 | Sog层和光抗蚀剂层的反应离子刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010601185.3A CN102569062B (zh) | 2010-12-22 | 2010-12-22 | Sog层和光抗蚀剂层的反应离子刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569062A CN102569062A (zh) | 2012-07-11 |
| CN102569062B true CN102569062B (zh) | 2015-06-03 |
Family
ID=46414174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010601185.3A Active CN102569062B (zh) | 2010-12-22 | 2010-12-22 | Sog层和光抗蚀剂层的反应离子刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102569062B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316980A (en) * | 1991-08-26 | 1994-05-31 | Nec Corporation | Method of making a semiconductor device by dry etching process |
| US5639345A (en) * | 1996-01-11 | 1997-06-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate |
| US5747381A (en) * | 1996-02-12 | 1998-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback |
-
2010
- 2010-12-22 CN CN201010601185.3A patent/CN102569062B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316980A (en) * | 1991-08-26 | 1994-05-31 | Nec Corporation | Method of making a semiconductor device by dry etching process |
| US5639345A (en) * | 1996-01-11 | 1997-06-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate |
| US5747381A (en) * | 1996-02-12 | 1998-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102569062A (zh) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104979203B (zh) | Mos晶体管和导电插塞的形成方法 | |
| CA3034812A1 (en) | Superconductor device interconnect | |
| US8324061B2 (en) | Method for manufacturing semiconductor device | |
| CN105789111A (zh) | 半导体结构的形成方法 | |
| CN103633014A (zh) | 半导体器件制造方法 | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| CN108305850B (zh) | 半导体结构及其形成方法 | |
| CN102569062B (zh) | Sog层和光抗蚀剂层的反应离子刻蚀方法 | |
| CN108573862B (zh) | 半导体结构及其形成方法 | |
| CN111489972B (zh) | 半导体结构及其形成方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| CN106033719A (zh) | 半导体结构的形成方法 | |
| KR100301148B1 (ko) | 반도체 소자의 하드 마스크 형성방법 | |
| CN105655288A (zh) | 半导体结构的形成方法 | |
| US20080102617A1 (en) | Method of Fabricating Flash Memory Device | |
| JP2005229052A (ja) | 半導体装置の製造方法 | |
| KR101037690B1 (ko) | 반도체소자의 제조방법 | |
| CN103426745A (zh) | 半导体结构的形成方法 | |
| CN110875426B (zh) | 纳米管随机存储器及其形成方法 | |
| CN103531531A (zh) | 一种用于制造半导体器件的方法 | |
| KR100804155B1 (ko) | 반도체 소자의 제조방법 | |
| CN102856181A (zh) | 多栅器件的形成方法 | |
| US8703617B2 (en) | Method for planarizing interlayer dielectric layer | |
| US20220246626A1 (en) | Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces | |
| JPH1064995A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201217 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220525 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |