CN102903621B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102903621B
CN102903621B CN201110215069.2A CN201110215069A CN102903621B CN 102903621 B CN102903621 B CN 102903621B CN 201110215069 A CN201110215069 A CN 201110215069A CN 102903621 B CN102903621 B CN 102903621B
Authority
CN
China
Prior art keywords
layer
etching
sog
lto
grid conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110215069.2A
Other languages
English (en)
Other versions
CN102903621A (zh
Inventor
殷华湘
徐秋霞
孟令款
陈大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110215069.2A priority Critical patent/CN102903621B/zh
Priority to US13/497,526 priority patent/US8664119B2/en
Priority to PCT/CN2011/001979 priority patent/WO2013016852A1/zh
Publication of CN102903621A publication Critical patent/CN102903621A/zh
Application granted granted Critical
Publication of CN102903621B publication Critical patent/CN102903621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件的制造方法，包括提供半导体衬底，在半导体衬底上形成有栅导体层和位于栅导体层两侧的源极区和漏极区。在半导体衬底上形成蚀刻停止层。在蚀刻停止层上形成LTO层。化学机械平坦化所述LTO层。在平坦化的LTO层上形成SOG层，所述蚀刻停止层、LTO层和SOG层构成前金属绝缘层。回刻蚀前金属绝缘层的SOG层和蚀刻停止层，从而露出栅导体层。除去栅导体层。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，具体地，涉及采用后栅（gate-last）工艺的半导体器件制造方法。
背景技术
随着器件尺寸的持续减小，由于过高的栅电阻以及存在着多晶硅耗尽效应和在PMOS晶体管中的硼穿透效应，多晶硅栅妨碍了金属氧化物半导体（MOS）器件的性能的进一步的提高，同时多晶硅栅与高K栅介质集成时通常形成较高界面缺陷导致器件阈值的钉扎现象以及沟道中载流子迁移率的降低。因此，提出了其中采用金属栅代替多晶硅栅的栅结构。
在MOS器件中集成金属栅/高K栅极叠层的工艺包括先栅（gate-first）工艺和后栅（gate-last）工艺。在先栅工艺中，首先形成金属栅/高K栅极叠层，然后执行源/漏区注入和激活退火步骤。在源/漏区的激活退火步骤中许多金属栅的材料与高K栅介质发生反应。因此，在先栅工艺中，金属栅的材料受到限制，进而限制了器件的阈值电压的提高。而在后栅工艺中，首先形成例如多晶硅材料的假栅（即牺牲栅），然后执行源/漏区注入和激活退火步骤，最后去除假栅并形成金属栅（即替代栅）。在后栅工艺中，金属栅的材料没有经受源/漏区的激活退火步骤，在形成金属栅后的处理温度通常低于500℃。采用后栅工艺，可以选择更多的材料用于形成金属栅，获得期望的阈值电压，并降低金属栅/高K的界面缺陷密度。因此，对于金属栅的集成，后栅工艺已经成为越来越有吸引力的选择。
在后栅工艺中，在形成假栅之后需要在假栅上覆盖层间电介质（ILD）层，然后采用化学机械平面化（CMP）在ILD层上形成平整的表面，接着去除假栅并在由此形成的开口内填充金属栅的材料。
而且，ILD层还隔开金属布线层和半导体器件的有源层，并采用穿过ILD层的导电通道实现金属布线和半导体器件的有源区之间的电连接。平整表面的ILD层有利于金属栅材料的沉积和图案化，并且有利于金属布线与下层的半导体器件之间的电绝缘，有利于多次金属布线互连的形成，而且由于不含有孔洞等缺陷而提高了半导体器件的机械强度和可靠性。
然而，与先栅工艺相比，后栅工艺为了获得平整表面的ILD层而包含了附加的CMP处理，从而使得制造工艺的复杂性和成本增加，特别是在隔离超小栅长的栅极叠层结构的第一层隔离层上。而且CMP处理还存在如下技术难题：
●同平台CMP平坦多种材料（氧化硅、氮化硅、多晶硅）
●超薄隔离层的终点监控（约100纳米厚，高均匀性）
●需要发展高级昂贵的新研磨液
代替CMP处理，可以采用淀积共形绝缘层的方法，例如低温氧化物（LTO）层和位于LTO层上的旋涂玻璃（SOG）层的双层结构的ILD层结构，其中LTO层在大面积的晶片上形成共形的覆盖层，而SOG层进一步填充了表面形貌上的凹陷，从而可以获得大致平整的表面。
然后，为了进一步形成平整的表面，采用例如反应离子刻蚀的干法刻蚀对SOG层进行回刻蚀，以进行平面化。在反应离子刻蚀中通常采用三氟甲烷（CHF3）和氧（O2）的混合气体作为刻蚀气体。
在ShinichiTakeshiro等人的美国专利No.005316980A中，进一步提出采用三氟甲烷（CHF3）和六氟乙烷（C2F6）的混合气体作为刻蚀气体，以使对有机SOG层的刻蚀速率小于对下层的SiO2层的刻蚀速率，从而在下层的SiO2层局部暴露的情形下仍然能获得平整的结构表面。
然而，上述现有的SOG层刻蚀方法实际上不能获得全局平整性。已经发现，在刻蚀过程中，SOG层在晶片中心位置的刻蚀速率小于晶片边缘位置的刻蚀速率，刻蚀后的SOG层的剖面形状为凸形。结果，晶片边缘的SOG层达不到所需的平整度而只能舍弃，这减小了可用于制造半导体器件的晶片面积。而且全局平坦化过程中的图形效应严重（不同图形尺寸、图形密度影响厚膜刻蚀速率）。
发明内容
本发明的目的是提供一种采用后栅工艺的半导体器件制造方法，其中利用刻蚀工艺代替CMP工艺获得了平整的ILD层表面。
根据本发明的一个方面提供一种半导体器件的制造方法，包括：
提供半导体衬底，在半导体衬底上形成有栅导体层和位于栅导体层两侧的源极区和漏极区，
在半导体衬底上形成蚀刻停止层，
在蚀刻停止层上形成LTO层，
化学机械平坦化所述LTO层，
在平坦化的LTO层上形成SOG层，所述蚀刻停止层、LTO层和SOG层构成前金属绝缘层，
回刻蚀前金属绝缘层的SOG层和蚀刻停止层，从而露出栅导体层，
除去栅导体层。
附图说明
附图中相同的附图标记表示相同或相似的部分。其中，
图1示出根据本发明的制造半导体器件的方法的实施例的提供半导体衬底1的步骤。
图2示出根据本发明的制造半导体器件的方法的实施例的形成沟槽的步骤。
图3示出根据本发明的制造半导体器件的方法的实施例的在沟槽区域中的选择性外延而生长第二半导体材料的步骤。
图4示出根据本发明的制造半导体器件的方法的实施例的在源区和漏区上形成金属半导体合金的步骤。
图5示出根据本发明的制造半导体器件的方法的实施例的形成蚀刻停止层的步骤。
图6示出根据本发明的制造半导体器件的方法的实施例的沉积低温氧化物（LTO）层的步骤。
图7示出根据本发明的制造半导体器件的方法的实施例的平面化LTO层的步骤。
图8示出根据本发明的制造半导体器件的方法的实施例的形成SOG层的步骤。
图9示出根据本发明的制造半导体器件的方法的实施例的回刻蚀SOG层和蚀刻停止层的步骤。
图10示出了根据本发明的方法在去除多晶硅假栅后的半导体结构的截面示意图。
图11示出了根据本发明的方法在形成金属栅后的半导体结构的截面示意图。
具体实施方式
下面，参考附图描述本发明的实施例的一个或多个方面，其中在整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定的细节以提供对本发明实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本发明实施例的一个或多个方面。
另外，虽然就一些实施方式中的仅一个实施方式来公开实施例的特定特征或方面，但是这样的特征或方面可以结合对于任何给定或特定应用来说可能是期望的且有利的其它实施方式的一个或多个其它特征或方面。
根据本发明实施例的示例性的半导体器件的制造方法，参考图1，首先提供半导体衬底1。半导体衬底1的材料可以包括但不限于Si,SOI,应变Si,SSOI,SiGe,Ge,III-V,金属氧化物半导体，多晶硅等。尽管下文以单晶硅来描述本发明，然而在这里也明确地考虑了使用其它半导体材料的实施例。
半导体衬底1包括通过浅沟槽隔离（STI）限定的半导体区域100（有源区）。半导体区域100具有第一掺杂剂浓度的第一导电类型的掺杂。例如，半导体区域100可以是NMOS器件区域（例如，CMOS晶体管的NMOS器件区域）或PMOS器件区域（例如，CMOS晶体管的PMOS器件区域），在NMOS器件区域形成NMOS器件，在PMOS器件区域形成PMOS器件。
在半导体区域100上形成了晶体管的栅极叠层（包括栅介电层130、以及位于栅电介质130上的栅导体层132），在栅极叠层的两侧形成了栅极侧墙136。该栅极叠层结构中的栅导体层132作为假栅，例如由多晶硅形成，并在形成平整的ILD层之后将被去除并由金属栅（即“替代栅”）代替。
所述栅介电层130的材料可以包括高K（介电常数）材料或低K材料，例如SiO2、ZrO2、HfO2、Al2O3、HfSiO、HfSiON和/或其混合物。对于传统CMOS器件，所述栅介电层通常为例如SiO2的低K材料，而对于高K介质/金属栅的前栅工艺或后栅工艺而言栅介电层可以为ZrO2、HfO2、Al2O3、HfSiO、HfSiON和/或其混合物的高K材料。所述栅介电层可以通过热生长工艺形成，例如氧化、氮化、或氧氮化。作为替代，栅极介电层可以通过沉积工艺形成，例如化学气相沉积（CVD）、等离子辅助CVD、原子层沉积（ALD）、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺，所述栅介电层还可以利用任何上述工艺的组合而形成。
栅导体层132可以包括任何类型的导电材料，包括但不限于多晶硅、金属或金属合金、硅化物、导电氮化物、多晶硅锗或其组合。对于传统CMOS器件，所述通常为例如多晶硅，而对于高K介质/金属栅的前栅工艺，栅极导体可以为金属或金属合金。
然后，如图2所示，采用刻蚀工艺在栅极结构的相对两侧的半导体衬底内形成沟槽120。作为示例，采用各向异性的干法蚀刻（例如RIE）形成矩形截面的沟槽，沟槽侧壁与半导体衬底表面垂直。本领域的技术人员可以理解，也可以形成其它形状的沟槽。例如，沟槽采用各向异性的干法蚀刻形成，其侧壁相对衬底表面倾斜一定角度；也可以采用各向同性的湿法蚀刻形成沟槽，采用各向同性的湿法蚀刻形成的沟槽的截面通常是曲面。对于给定的蚀刻速率，沟槽大小可根据蚀刻时间而调整。
接着，如图3所示，通过在沟槽区域中的选择性外延而生长第二半导体材料160。第二半导体材料可以为Si，但优选地。第二半导体材料是与第一半导体材料不同的材料。
在选择性外延期间，在暴露的半导体表面上沉积第二半导体材料，同时在绝缘体表面上不发生沉积，即，第二半导体材料的生长对于绝缘体表面是选择性的。暴露的半导体表面主要包括沟槽的内表面。外延地生长在沟槽中的第二半导体材料构成了源区和漏区。
对于P型半导体器件（即，PMOS器件），所述第二半导体材料可以为Si1-xGex（Ge的原子数百分比x可以为40%，Ge的含量可以根据工艺需要灵活调节，如x可为10%-70%中的任一值，具体地，x可为20%、30%、40%、50%或60%）可使第二半导体材料对所述PMOS器件的沟道区提供压应力，利于改善半导体器件性能。所述第二半导体材料可以以所述硅衬底为籽晶采用外延法形成。
对于N型半导体器件（即，NMOS器件），所述第二半导体材料可以为Si:C（C的原子数百分比可以为0-2%，如0.5%、1%或1.5%，C的含量可以根据工艺需要灵活调节）；可使第二半导体材料对所述NMOS器件的沟道区提供拉应力，利于改善半导体器件性能。所述第二半导体材料可以以所述硅衬底为籽晶采用外延法形成。
可以在生成第二半导体材料过程中直接进行离子掺杂操作（即原位掺杂），如在生成第二半导体材料的反应物中掺入包含掺杂离子成分的反应物；也可以在生成第二半导体材料后，再经由离子注入工艺进行离子掺杂。
使用原位掺杂可以产生如下的优点：由于被引入第二半导体材料的掺杂剂在原位掺杂期间被并入晶格结构的取代位置，因此消除了掺杂剂激活退火的需要，由此使得掺杂剂的热扩散最小化。
尽管以源区和漏区大体上与半导体衬底1的顶表面共面描述本发明。然而源区和漏区可以升高到半导体衬底的顶表面之上，在这里明确地考虑了该变化。可选地，对于PMOS器件，所形成的第二半导体材料高出半导体衬底的顶表面；对于NMOS器件，所形成的第二半导体材料与半导体衬底的顶表面共面。
沉积金属层（未示出）并诱发金属层与下面的半导体材料的反应而进行退火，从而在在源区和漏区上形成金属半导体合金170（如图4所示）。根据本发明优选地，栅金属半导体合金不形成栅导体层132上。在第二半导体材料包括例如硅锗合金或者硅碳合金的硅合金的情况下，源和漏金属半导体合金包括例如硅化物锗化物合金或者硅化物碳合金的硅化物合金。形成各种金属半导体合金的方法在现有技术中是已知的。
然后，如图5所示，在半导体衬底上形成蚀刻停止层144，例如氮化硅层。对于NMOS器件区域，氮化硅层能够形成张应力层；对于PMOS器件区域，氮化硅层能够形成压应力层。
然后，如图6所示，在图5所示的半导体结构上沉积低温氧化物（LTO）层210。LTO层210的厚度约为50纳米至500纳米。用于形成LTO层210的化学气相沉积工艺是已知的。
随后，如图7所示，使LTO层210平面化，在蚀刻停止层停止。可使用多种平面化方法，例如化学机械抛光。
接着如图8所示，在平面化的LTO层210上形成旋涂SOG层220。SOG层220的厚度约为10纳米至500纳米。用于形成SOG层220的旋涂工艺是已知的。
接着，采用RIE工艺回刻蚀SOG层和蚀刻停止层，如图9所示。在该实例中，使用Rainbow4420型等离子体刻蚀机（可购自美国的LamResearchCorporation）。例如，采用约为400W的RF功率，刻蚀气体为三氟甲烷（CHF3）、四氟化碳（CF4）、氩气（Ar）的混合气体，其中CHF3的流量约为50sccm，CF4的流量约为15sccm，Ar的流量约为300sccm，并保持反应室的气压约为250mtorr。
在刻蚀过程中，控制回刻蚀的时间，使得RIE去除SOG层和蚀刻停止层，露出多晶硅层。SOG和氮化硅的时刻速率的比大于1.2比1。回刻蚀将多晶硅层上的SOG层和蚀刻停止层完全去除时停止。可选地半导体衬底上的其他部分上的SOG层没有完全去除。测量结果表明，所得到的结构的表面形貌的高度差h1的范围约为0nm<H1<40nm。高度差h2的范围约为0nm<H1<40nm。
接着去除栅导体132。可以采用Cl基RIE或者TMAH湿法刻蚀。由于已经暴露栅导体132的顶部，刻蚀剂可以到达栅导体132，从而可以容易地去除栅导体132。
图10示出了根据本发明的方法在去除多晶硅假栅后的半导体结构的截面示意图，形成了底部为栅电介质的开口。去除多晶硅的栅导体的刻蚀工艺是已知的。
图11示出了根据本发明的方法在形成金属栅后的半导体结构的截面示意图，其中，在开口内填充金属栅232的材料。金属栅232可以由难熔金属（例如W、Ti、Ta、Mo等）和金属氮化物（例如TiN，TaN,HfN,MoN等）。可以采用低压化学气相淀积、金属有机化学气相沉积、原子层淀积、溅射等方法形成金属栅232，厚度可选为20至5000nm。
替代地，在图10所示的步骤中，不仅去除了栅导体，而且进一步去除了底部的栅电介质，使得开口的底部为半导体衬底的顶部表面。然后，在图11所示的步骤中，重新沉积新的栅电介质和金属栅电极。
在完成图1-11所示的步骤之后，按照本领域公知的方法，形成通孔、布线或接触，从而完成半导体器件的其他部分。
如上所述，本发明提供了一种半导体器件的制造方法，首先提供半导体衬底，在半导体衬底上形成有栅导体层和位于栅导体层两侧的源极区和漏极区，在半导体衬底上形成蚀刻停止层，在蚀刻停止层上形成LTO层，化学机械平坦化所述LTO层，在平坦化的LTO层上形成SOG层，所述蚀刻停止层、LTO层和SOG层构成前金属绝缘层，回刻蚀前金属绝缘层的SOG层和蚀刻停止层，从而露出栅导体层，除去栅导体层，最后执行其他常规工艺从而完成半导体器件的制造。
根据本发明，优选地回刻蚀后前金属绝缘层全局平坦度>90%，隔离区和有源区前金属绝缘层全局平坦度>90%，栅导体层附近前金属绝缘层平坦度>70%。
根据本发明，优选地栅导体层上方前金属绝缘层形貌为凹形，凹形的最高处与最低处的高度差为0～40纳米，多晶硅假栅凸出临近前金属绝缘层0～40纳米。
根据本发明，优选地蚀刻停止层是氮化硅层，栅导体层是多晶硅层。在氮化硅与SOG界面氮化硅与SOG的刻蚀速率比大于1.2:1。化学机械平坦化步骤、回刻蚀步骤以及氮化硅与SOG的刻蚀速率比这些因素共同实现前金属绝缘层的全局平坦化。
根据本发明，优选地氮化硅层是应力层，其用于检测化学机械平坦化所述LTO层的终点。
根据本发明，优选地回刻蚀前金属绝缘层的SOG层和蚀刻停止层的刻蚀速率与对栅导体层的刻蚀速率比大于3:1。
根据本发明，优选地SOG层可以为低粘滞系数的绝缘材料，如光刻胶；LTO层可以为保形性的绝缘材料，例如BPSG,SiO2,F-SiO2,C-SiO2或low-k。
根据本发明，优选地在蚀刻停止层上形成厚度为50nm-500nm的LTO层，在平坦化的LTO层上形成10nm-500nm的SOG层，回刻蚀后金属绝缘层的厚度为10nm-300nm。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、结构、制造、物质组成、手段、方法及步骤。根据本发明的公开内容，本领域技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，它们在执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果时，依照本发明的教导，可以对它们进行应用，而不脱离本发明所要求保护的范围。
参照特定的优选实施方式描述了本发明，然而，其他实施方式也是可以的，例如，其他类型的应力产生材料也可使用，如对本领域技术人员来说将显而易见。另外，形成应力层的任选步骤也可根据所描述的实施方式的参数使用，如对本领域技术人员来说将显而易见。因此，所附的权利要求书的精神和范围不应当限制于在此包含的优选实施方式的描述。

Claims (19)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在半导体衬底上形成有栅导体层和位于栅导体层两侧的源极区和漏极区，
在半导体衬底上形成蚀刻停止层，
在蚀刻停止层上形成LTO层，
化学机械平坦化所述LTO层，在蚀刻停止层停止，
在平坦化的LTO层上形成SOG层，所述蚀刻停止层、LTO层和SOG层构成前金属绝缘层，
回刻蚀前金属绝缘层的SOG层和蚀刻停止层，从而露出栅导体层，
除去栅导体层。
2.如权利要求1所述的方法，其中回刻蚀后前金属绝缘层全局平坦度>90%。
3.如权利要求1所述的方法，其中回刻蚀后隔离区和有源区前金属绝缘层全局平坦度>90%。
4.如权利要求1所述的方法，其中回刻蚀后栅导体层附近前金属绝缘层平坦度>70%。
5.如权利要求1所述的方法，其中栅导体层上方前金属绝缘层形貌为凹形，凹形的最高处与最低处的高度差为0～40纳米。
6.如权利要求1所述的方法，其中栅导体层凸出临近前金属绝缘层0～40纳米。
7.如权利要求1所述的方法，其中蚀刻停止层是氮化硅层，栅导体层是多晶硅层。
8.如权利要求7所述的方法，其中在氮化硅与SOG界面氮化硅与SOG的刻蚀速率比大于1.2:1。
9.如权利要求8所述的方法，其中化学机械平坦化步骤、回刻蚀步骤以及氮化硅与SOG的刻蚀速率比这些因素共同实现前金属绝缘层的全局平坦化。
10.如权利要求7所述的方法，其中氮化硅层是应力层，其用于检测化学机械平坦化所述LTO层的终点。
11.如权利要求7所述的方法，其中回刻蚀前金属绝缘层的SOG层和蚀刻停止层的刻蚀速率与对栅导体层的刻蚀速率比大于3:1。
12.如权利要求1所述的方法，其中SOG层为低粘滞系数的绝缘材料。
13.如权利要求12所述的方法，其中低粘滞系数的绝缘材料包括光刻胶。
14.如权利要求1所述的方法，其中LTO层为保形性的绝缘材料。
15.如权利要求14所述的方法，其中保形性的绝缘材料包括BPSG,SiO2或low-k。
16.如权利要求1所述的方法，其中在蚀刻停止层上形成厚度为50nm-500nm的LTO层。
17.如权利要求1所述的方法，其中在平坦化的LTO层上形成10nm-500nm的SOG层。
18.如权利要求1所述的方法，其中回刻蚀后金属绝缘层的厚度为10nm-300nm。
19.如权利要求15所述的方法，其中SiO2包括F-SiO2或C-SiO2。
CN201110215069.2A 2011-07-29 2011-07-29 半导体器件的制造方法 Active CN102903621B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110215069.2A CN102903621B (zh) 2011-07-29 2011-07-29 半导体器件的制造方法
US13/497,526 US8664119B2 (en) 2011-07-29 2011-11-28 Semiconductor device manufacturing method
PCT/CN2011/001979 WO2013016852A1 (zh) 2011-07-29 2011-11-28 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110215069.2A CN102903621B (zh) 2011-07-29 2011-07-29 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN102903621A CN102903621A (zh) 2013-01-30
CN102903621B true CN102903621B (zh) 2016-02-17

Family

ID=47575805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110215069.2A Active CN102903621B (zh) 2011-07-29 2011-07-29 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US8664119B2 (zh)
CN (1) CN102903621B (zh)
WO (1) WO2013016852A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167359B (zh) * 2013-05-17 2018-05-15 中国科学院微电子研究所 半导体器件制造方法
CN104681424B (zh) * 2013-11-27 2018-07-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US9768254B2 (en) 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
US9722076B2 (en) 2015-08-29 2017-08-01 Taiwan Semiconductor Manufacturning Co., Ltd. Method for manufacturing semiconductor device with contamination improvement
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
US9728543B1 (en) * 2016-08-15 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
CN110880540A (zh) * 2018-09-06 2020-03-13 鼎元光电科技股份有限公司 检光二极管及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316980A (en) * 1991-08-26 1994-05-31 Nec Corporation Method of making a semiconductor device by dry etching process
CN102044423A (zh) * 2009-10-09 2011-05-04 台湾积体电路制造股份有限公司 栅极结构的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303418B1 (en) * 2000-06-30 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of fabricating CMOS devices featuring dual gate structures and a high dielectric constant gate insulator layer
US6528362B1 (en) 2000-10-19 2003-03-04 Advanced Micro Devices, Inc. Metal gate with CVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
US6927117B2 (en) 2003-12-02 2005-08-09 International Business Machines Corporation Method for integration of silicide contacts and silicide gate metals
KR100574338B1 (ko) * 2004-01-19 2006-04-26 삼성전자주식회사 반도체 장치의 금속 게이트 형성 방법
US7923321B2 (en) * 2008-11-03 2011-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gap filling in a gate last process
KR20120051915A (ko) * 2010-11-15 2012-05-23 삼성전자주식회사 반도체 소자 제조 방법
US8431453B2 (en) * 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US8334198B2 (en) * 2011-04-12 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a plurality of gate structures
US20120264279A1 (en) * 2011-04-13 2012-10-18 United Microelectronics Corp. Method for fabricating semiconductor device
US8809175B2 (en) * 2011-07-15 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of anneal after deposition of gate layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316980A (en) * 1991-08-26 1994-05-31 Nec Corporation Method of making a semiconductor device by dry etching process
CN102044423A (zh) * 2009-10-09 2011-05-04 台湾积体电路制造股份有限公司 栅极结构的制造方法

Also Published As

Publication number Publication date
US20130137264A1 (en) 2013-05-30
CN102903621A (zh) 2013-01-30
US8664119B2 (en) 2014-03-04
WO2013016852A1 (zh) 2013-02-07

Similar Documents

Publication Publication Date Title
US10825915B2 (en) Spacers for nanowire-based integrated circuit device and method of fabricating same
US10804398B2 (en) Method of forming wrap-around-contact and the resulting device
KR101455478B1 (ko) 반도체 디바이스의 접촉 구조
CN102903621B (zh) 半导体器件的制造方法
TWI377650B (en) Method for manufacturing microelectronic device and semiconductor device using the same
CN104835780B (zh) 半导体结构及其制造方法
US8159038B2 (en) Self aligned silicided contacts
CN102656672B (zh) 具有自对准外延源和漏的多栅半导体器件及其制造方法
TWI275137B (en) Semiconductor device fabrication method
US9490345B2 (en) Semiconductor device and manufacturing method thereof
JP4770885B2 (ja) 半導体装置
US8836031B2 (en) Electrical isolation structures for ultra-thin semiconductor-on-insulator devices
US20070141798A1 (en) Silicide layers in contacts for high-k/metal gate transistors
US9099338B2 (en) Method of forming high K metal gate
CN104241250B (zh) 用于形成接触件的掺杂保护层
CN103137624A (zh) 高栅极密度器件和方法
US6437404B1 (en) Semiconductor-on-insulator transistor with recessed source and drain
US9614050B2 (en) Method for manufacturing semiconductor devices
US20180145131A1 (en) Semiconductor Device and Method
US8835255B2 (en) Method of forming a semiconductor structure including a vertical nanowire
JP4771024B2 (ja) 半導体装置の製造方法
CN104167359B (zh) 半导体器件制造方法
US7704838B2 (en) Method for forming an independent bottom gate connection for buried interconnection including bottom gate of a planar double gate MOSFET
US8530972B2 (en) Double gate MOSFET with coplanar surfaces for contacting source, drain, and bottom gate
CN103794562B (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant