JPH0553945A - 車両内シリアルデータ通信方式 - Google Patents
車両内シリアルデータ通信方式Info
- Publication number
- JPH0553945A JPH0553945A JP3244482A JP24448291A JPH0553945A JP H0553945 A JPH0553945 A JP H0553945A JP 3244482 A JP3244482 A JP 3244482A JP 24448291 A JP24448291 A JP 24448291A JP H0553945 A JPH0553945 A JP H0553945A
- Authority
- JP
- Japan
- Prior art keywords
- data
- time
- pulse
- communication
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 シリアル通信の高速化を可能とする。
【構成】 入力パルスにおける同方向のエッヂ時間を計
測していることにより、ＣＲによる遅れ時間ｔＨはほぼ
等しいため（図１）ＣＲ遅れ時間を考慮せずにシリアル
データ通信が可能であり、データ最下位のビット（ＬＳ
Ｂ）も小さくできるからデータ周期Ｔを小さくすること
ができ、高速で通信を行うことができる。ノイズ判定
は、データパルスのデューティ比を５０％としているこ
とにより、立上り遅れ時間と立下り遅れ時間との差によ
る誤差を緩和することができるため、データを大きく誤
判定することがない。
測していることにより、ＣＲによる遅れ時間ｔＨはほぼ
等しいため（図１）ＣＲ遅れ時間を考慮せずにシリアル
データ通信が可能であり、データ最下位のビット（ＬＳ
Ｂ）も小さくできるからデータ周期Ｔを小さくすること
ができ、高速で通信を行うことができる。ノイズ判定
は、データパルスのデューティ比を５０％としているこ
とにより、立上り遅れ時間と立下り遅れ時間との差によ
る誤差を緩和することができるため、データを大きく誤
判定することがない。
Description
【０００１】
【産業上の利用分野】本発明は、車両内でデータ通信が
行われるシステムでのシリアルデータ通信方式に関す
る。
行われるシステムでのシリアルデータ通信方式に関す
る。
【０００２】
【従来の技術】車両内でシリアルデータ通信を行う場
合、送信側電子制御装置（以下送信側ＥＣＵという）と
受信側電子制御装置（以下受信側ＥＣＵという）との間
を外部通信線で結んだ回路構成で行ない（図２）、回路
の保護とノイズを取るためコンデンサＣと抵抗Ｒ1，Ｒ2
による積分回路を受信側ＥＣＵにおける中央処理装置
（ＣＰＵ）の入力側に接続している。しかしながら、こ
のコンデンサＣと抵抗Ｒ1，Ｒ2のためデータパルスには
立上りと立下りでは異なる遅れ時間が発生する。そのた
め、一般的に行われているデューティ比による通信方式
（図６）ではデータパルスの立上りから立下りまでの時
間ｔをデータとしているため、精度を良くするためには
エッヂの違いによる誤差△ｔよりも２進法で記されてい
るデータの最下位のビット（ＬＳＢ）を大きくする必要
があり、データ周期Ｔが大きくなってしまうので、高速
でデータを通信することができないという問題があっ
た。
合、送信側電子制御装置（以下送信側ＥＣＵという）と
受信側電子制御装置（以下受信側ＥＣＵという）との間
を外部通信線で結んだ回路構成で行ない（図２）、回路
の保護とノイズを取るためコンデンサＣと抵抗Ｒ1，Ｒ2
による積分回路を受信側ＥＣＵにおける中央処理装置
（ＣＰＵ）の入力側に接続している。しかしながら、こ
のコンデンサＣと抵抗Ｒ1，Ｒ2のためデータパルスには
立上りと立下りでは異なる遅れ時間が発生する。そのた
め、一般的に行われているデューティ比による通信方式
（図６）ではデータパルスの立上りから立下りまでの時
間ｔをデータとしているため、精度を良くするためには
エッヂの違いによる誤差△ｔよりも２進法で記されてい
るデータの最下位のビット（ＬＳＢ）を大きくする必要
があり、データ周期Ｔが大きくなってしまうので、高速
でデータを通信することができないという問題があっ
た。
【０００３】また、従来のデューティ比による通信方式
では、ノイズ判定をデータ周期Ｔの異常によって判定し
ているので、パルス幅を超える時間のノイズが入った場
合にデータをｔ’（ｉ＋２）と大きく誤判定しシステム
に影響を与えるという問題があった。
では、ノイズ判定をデータ周期Ｔの異常によって判定し
ているので、パルス幅を超える時間のノイズが入った場
合にデータをｔ’（ｉ＋２）と大きく誤判定しシステム
に影響を与えるという問題があった。
【０００４】
【発明が解決しようとする課題】本発明は、上記の問題
点を解決するためになされたものであり、コンデンサと
抵抗による遅れ時間のあるシリアルデータ通信でも高速
で精度よくデータ通信を行うことができ、さらに、ノイ
ズによりシステムに大きな影響を与えることがなくノイ
ズ判定も容易に行うことができる車両内シリアルデータ
通信方式を提供することを課題とする。
点を解決するためになされたものであり、コンデンサと
抵抗による遅れ時間のあるシリアルデータ通信でも高速
で精度よくデータ通信を行うことができ、さらに、ノイ
ズによりシステムに大きな影響を与えることがなくノイ
ズ判定も容易に行うことができる車両内シリアルデータ
通信方式を提供することを課題とする。
【０００５】
【課題を解決するための手段】本発明は、送信側電子制
御装置では、パルスの周期をデータにより変化させる周
波数変調でデータパルスを送信し、さらにデータパルス
のデューティ比を一定とするとともに、受信側電子制御
装置では、入力パルスの立上り又は立下りをなす同方向
のエッヂ時間を計測してデータパルスの周期とすること
を特徴とする。入力パルスにおける同方向のエッヂ時間
を計測すれば、ＣＲによる遅れ時間ｔＨはほぼ等しいた
め（図１）ＣＲ遅れ時間を考慮せずにシリアルデータ通
信が可能であり、データ最下位のビット（ＬＳＢ）も小
さくできるからデータ周期Ｔを小さくすることができ、
高速で通信を行うことができる。例えば、ノイズ判定は
５０％デューティ比を利用し、α＜│ＴＨ−ＴＬ│の時
ノイズと判定する（図１）。ここで、αはデータパルス
の立上りと立下りのＣＲ遅れ時間の差 △ｔ ＝ │ｔＨ − ｔＬ│ とその他の通信誤差ｄにより、次式で求められる。 α ＝ △ｔ ＋ ｄ さらに、データ周期Ｔの最大、最小をガードすることに
より単一ノイズに対してはデータを大きく誤判定するこ
とがなく容易にノイズ判定が行なわれる。
御装置では、パルスの周期をデータにより変化させる周
波数変調でデータパルスを送信し、さらにデータパルス
のデューティ比を一定とするとともに、受信側電子制御
装置では、入力パルスの立上り又は立下りをなす同方向
のエッヂ時間を計測してデータパルスの周期とすること
を特徴とする。入力パルスにおける同方向のエッヂ時間
を計測すれば、ＣＲによる遅れ時間ｔＨはほぼ等しいた
め（図１）ＣＲ遅れ時間を考慮せずにシリアルデータ通
信が可能であり、データ最下位のビット（ＬＳＢ）も小
さくできるからデータ周期Ｔを小さくすることができ、
高速で通信を行うことができる。例えば、ノイズ判定は
５０％デューティ比を利用し、α＜│ＴＨ−ＴＬ│の時
ノイズと判定する（図１）。ここで、αはデータパルス
の立上りと立下りのＣＲ遅れ時間の差 △ｔ ＝ │ｔＨ − ｔＬ│ とその他の通信誤差ｄにより、次式で求められる。 α ＝ △ｔ ＋ ｄ さらに、データ周期Ｔの最大、最小をガードすることに
より単一ノイズに対してはデータを大きく誤判定するこ
とがなく容易にノイズ判定が行なわれる。
【０００６】
【実施例】図２にシリアルデータ通信を行う回路構成を
示す。送信側ＥＣＵにおける中央処理装置（ＣＰＵ）１
のアウトプットコンペア出力を用いて後述の図３に示す
出力処理によりデータを出力し、バッファ２を介して送
信側ＥＣＵおよび受信側ＥＣＵ間を結ぶ外部通信線３に
よりデータは送られる。受信側ＥＣＵでは、受信データ
を抵抗Ｒ1とバッファ４を介して受信側中央処理装置
（ＣＰＵ）５のインプットキャプチャに入力され、後述
の図４に示す入力処理によりデータを取り込む。抵抗Ｒ
1の前段には抵抗Ｒ2を介して電源に接続され、抵抗Ｒ1
の後段にはコンデンサＣを介してグランドに接続されて
いる。
示す。送信側ＥＣＵにおける中央処理装置（ＣＰＵ）１
のアウトプットコンペア出力を用いて後述の図３に示す
出力処理によりデータを出力し、バッファ２を介して送
信側ＥＣＵおよび受信側ＥＣＵ間を結ぶ外部通信線３に
よりデータは送られる。受信側ＥＣＵでは、受信データ
を抵抗Ｒ1とバッファ４を介して受信側中央処理装置
（ＣＰＵ）５のインプットキャプチャに入力され、後述
の図４に示す入力処理によりデータを取り込む。抵抗Ｒ
1の前段には抵抗Ｒ2を介して電源に接続され、抵抗Ｒ1
の後段にはコンデンサＣを介してグランドに接続されて
いる。
【０００７】図１に図２の外部通信線３を伝送されるシ
リアルデータ通信におけるデータパルスの波形を示す。
送信データ値によりデータパルスの周期Ｔを変化させる
周波数変調方式により通信を行う。さらに、データパル
ス波形のＬｏとＨｉの時間を等しくした５０％デューテ
ィ比により出力データパルス波形を構成する。出力デー
タパルスはＡ点の出力パルスとして図１に示す。
リアルデータ通信におけるデータパルスの波形を示す。
送信データ値によりデータパルスの周期Ｔを変化させる
周波数変調方式により通信を行う。さらに、データパル
ス波形のＬｏとＨｉの時間を等しくした５０％デューテ
ィ比により出力データパルス波形を構成する。出力デー
タパルスはＡ点の出力パルスとして図１に示す。
【０００８】図１で示すようにＡ点の出力パルスに対し
Ｂ点入力パルスは、抵抗Ｒ1，Ｒ2，コンデンサＣの影響
により立上り遅れ時間ｔＨと立下り遅れ時間ｔＬが発生
する。この遅れ時間はコンデンサＣを大きくすることに
より、又抵抗Ｒ1を大きくすることによりｔＨｔＬとも
増加し、抵抗Ｒ2を大きくすることによりｔＨが増加す
る。このようにｔＨｔＬは異なる遅れ時間となる。この
Ｒ1，Ｒ2，Ｃともに回路の保護として必要でありその大
きさも適当な値が設定される。また、抵抗、コンデンサ
とも物のバラツキや温度特性があるため遅れ時間ｔＨｔ
Ｌは常に一定とはならない。そのため、入力パルスのＬ
ｏ時間又はＨｉ時間によりデータを構成する従来の通信
方法では遅れ時間ｔＨとｔＬがデータの誤差となる。そ
の誤差の対策としてデータ時間を長くし１ＬＳＢをその
誤差より十分大きく取る方式が考えられるが、前述の如
く通信速度が遅くなってしまい高速で精度の必要な制御
には対応出来ない。そのため、本発明では、ＣＲ遅れの
有る回路構成で高速で精度よくシリアルデータ通信可能
な方式として、Ｂ点入力パルスの立上り（または立下
り）間の同一エッヂ時間を計測する周波数変調方式を行
う。同一エッヂ時間ではＣＲによる遅れ時間ｔＨ（又は
ｔＬ）はそれぞれ等しいためＣＲ遅れ時間はデータ精度
に影響しない。そのため、通信速度を遅らす必要がなく
高速通信が可能である。
Ｂ点入力パルスは、抵抗Ｒ1，Ｒ2，コンデンサＣの影響
により立上り遅れ時間ｔＨと立下り遅れ時間ｔＬが発生
する。この遅れ時間はコンデンサＣを大きくすることに
より、又抵抗Ｒ1を大きくすることによりｔＨｔＬとも
増加し、抵抗Ｒ2を大きくすることによりｔＨが増加す
る。このようにｔＨｔＬは異なる遅れ時間となる。この
Ｒ1，Ｒ2，Ｃともに回路の保護として必要でありその大
きさも適当な値が設定される。また、抵抗、コンデンサ
とも物のバラツキや温度特性があるため遅れ時間ｔＨｔ
Ｌは常に一定とはならない。そのため、入力パルスのＬ
ｏ時間又はＨｉ時間によりデータを構成する従来の通信
方法では遅れ時間ｔＨとｔＬがデータの誤差となる。そ
の誤差の対策としてデータ時間を長くし１ＬＳＢをその
誤差より十分大きく取る方式が考えられるが、前述の如
く通信速度が遅くなってしまい高速で精度の必要な制御
には対応出来ない。そのため、本発明では、ＣＲ遅れの
有る回路構成で高速で精度よくシリアルデータ通信可能
な方式として、Ｂ点入力パルスの立上り（または立下
り）間の同一エッヂ時間を計測する周波数変調方式を行
う。同一エッヂ時間ではＣＲによる遅れ時間ｔＨ（又は
ｔＬ）はそれぞれ等しいためＣＲ遅れ時間はデータ精度
に影響しない。そのため、通信速度を遅らす必要がなく
高速通信が可能である。
【０００９】さらに、この方式のノイズ判定をＡ点出力
パルスのデューティ比を５０％とすることにより行う。
受信側ＣＰＵ５でデータ周期Ｔに対してその入力パルス
のＨｉ時間ＴＨとＬｏ時間ＴＬの差の絶対値つまり遅れ
時間△ｔがα以下であることを確認する。ここで、αは
前述の如くＣＲによる遅れ時間△ｔとクロック誤差、Ｃ
ＰＵ取り込み誤差などの通信誤差ｄとの和により算出さ
れる。
パルスのデューティ比を５０％とすることにより行う。
受信側ＣＰＵ５でデータ周期Ｔに対してその入力パルス
のＨｉ時間ＴＨとＬｏ時間ＴＬの差の絶対値つまり遅れ
時間△ｔがα以下であることを確認する。ここで、αは
前述の如くＣＲによる遅れ時間△ｔとクロック誤差、Ｃ
ＰＵ取り込み誤差などの通信誤差ｄとの和により算出さ
れる。
【００１０】図３に送信側ＥＣＵの出力処理を示す。コ
ンペア割込みが入ると、まずＳ１で現状の出力レベルを
確認し周期Ｔを出し終わった時点Ａの場合Ｓ２へ、出力
途中ＮＯではＳ６へ分岐する。時点Ａの場合Ｓ２で出力
データ［ＤＡＴ］に最小周期［ＴＯＦＦＳ］を加え周期
［Ｔ］を算出する。Ｓ３でデューティ比５０％時間とし
てＨｉ時間を算出する。次に、デューティ比５０％にす
るように出力レベルをＳ４でＬｏをセットし、Ｓ５でそ
の出力時刻を前回のレベル変化時刻［ＺＤＡＴ（ｉ−
１）］に［ＴＨ］を加えコンペアレジスタにセットし割
込み処理を終了する。Ｓ４からＳ５の処理により時点Ｂ
のタイミングでレベルがＬｏに切り替わりコンペア割込
が発生する。コンペア割込では次のレベルＨｉを周期Ｔ
で出力するように、Ｓ６で次のレベルＨｉ出力時刻［Ｚ
ＤＡＴ］を前回の［ＺＤＡＴ］に周期Ｔを加え算出し、
Ｓ７，Ｓ８にて出力レベルＨｉと出力時刻をセットす
る。以上の割込み処理によりシリアルデータが出力され
る。
ンペア割込みが入ると、まずＳ１で現状の出力レベルを
確認し周期Ｔを出し終わった時点Ａの場合Ｓ２へ、出力
途中ＮＯではＳ６へ分岐する。時点Ａの場合Ｓ２で出力
データ［ＤＡＴ］に最小周期［ＴＯＦＦＳ］を加え周期
［Ｔ］を算出する。Ｓ３でデューティ比５０％時間とし
てＨｉ時間を算出する。次に、デューティ比５０％にす
るように出力レベルをＳ４でＬｏをセットし、Ｓ５でそ
の出力時刻を前回のレベル変化時刻［ＺＤＡＴ（ｉ−
１）］に［ＴＨ］を加えコンペアレジスタにセットし割
込み処理を終了する。Ｓ４からＳ５の処理により時点Ｂ
のタイミングでレベルがＬｏに切り替わりコンペア割込
が発生する。コンペア割込では次のレベルＨｉを周期Ｔ
で出力するように、Ｓ６で次のレベルＨｉ出力時刻［Ｚ
ＤＡＴ］を前回の［ＺＤＡＴ］に周期Ｔを加え算出し、
Ｓ７，Ｓ８にて出力レベルＨｉと出力時刻をセットす
る。以上の割込み処理によりシリアルデータが出力され
る。
【００１１】次に、図４に示した受信側ＥＣＵの入力処
理について説明する。図４の入力信号波形の時点Ｃのエ
ッヂ切り替わり時刻をメモリに記憶する。そして時点Ｄ
のエッヂで割込みを発生させフロチャートの入力処理を
行う。まずＳ１０にてレベルＨ時間［ＴＨ］を算出す
る。［ＴＨ］は時点Ｃのエッヂ時刻から時点Ｄ’の割込
みにてすでに記憶してある前回の同エッヂ時刻を引いて
算出する。次にレベルＬｏ時間［ＴＬ］を今回のエッヂ
時刻からレベルがＬｏになった時点Ｃのエッヂ時刻を引
くことにより算出する。Ｓ１１では周期［Ｔ］をＳ１０
で算出した［ＴＨ］と［ＴＬ］を加え算出する。次にＳ
１２〜Ｓ１６では、入力波形がノイズではないか、正常
な波形が入力されたかを確認する。第１のチェックとし
てＳ１２にてデューティ比が５０％であるか確認する。
つまり、Ｓ１２ではＳ１０で求めた［ＴＨ］と［ＴＬ］
の差の絶対値が［α］以下であるか確認する。［α］は
受信側ＥＣＵにおける入力回路のＣＲによる立上り遅れ
時間［ｔＨ］と立下り遅れ時間［ｔＬ］の差［△ｔ＝│
ｔＨ−ｔＬ│］と通信誤差［ｄ］との和により［α＝△
ｔ＋ｄ］とした求める。第２のチェックとして、Ｓ１３
にて周期［Ｔ］がその最小値［Ｔmin］、最大値
［Ｔmax］を超えていないかチェックする。この２点の
チェックにて異常信号は取りのぞかれ、Ｓ１６にて異常
時の処理が行われる。正常と判断された場合は、Ｓ１４
にて入力データ［ＤＡＴ］として取り込まれる。［ＤＡ
Ｔ］は、Ｓ１４において周期［Ｔ］から送信側でデータ
に加えられた最小値周期［ＴＯＦＦＳ］を引くことによ
りもとの形にもどしストアされる。最後に次回の入力デ
ータのためＳ１５にて今回のエッヂ時刻をメモリに記憶
し処理を終了する。
理について説明する。図４の入力信号波形の時点Ｃのエ
ッヂ切り替わり時刻をメモリに記憶する。そして時点Ｄ
のエッヂで割込みを発生させフロチャートの入力処理を
行う。まずＳ１０にてレベルＨ時間［ＴＨ］を算出す
る。［ＴＨ］は時点Ｃのエッヂ時刻から時点Ｄ’の割込
みにてすでに記憶してある前回の同エッヂ時刻を引いて
算出する。次にレベルＬｏ時間［ＴＬ］を今回のエッヂ
時刻からレベルがＬｏになった時点Ｃのエッヂ時刻を引
くことにより算出する。Ｓ１１では周期［Ｔ］をＳ１０
で算出した［ＴＨ］と［ＴＬ］を加え算出する。次にＳ
１２〜Ｓ１６では、入力波形がノイズではないか、正常
な波形が入力されたかを確認する。第１のチェックとし
てＳ１２にてデューティ比が５０％であるか確認する。
つまり、Ｓ１２ではＳ１０で求めた［ＴＨ］と［ＴＬ］
の差の絶対値が［α］以下であるか確認する。［α］は
受信側ＥＣＵにおける入力回路のＣＲによる立上り遅れ
時間［ｔＨ］と立下り遅れ時間［ｔＬ］の差［△ｔ＝│
ｔＨ−ｔＬ│］と通信誤差［ｄ］との和により［α＝△
ｔ＋ｄ］とした求める。第２のチェックとして、Ｓ１３
にて周期［Ｔ］がその最小値［Ｔmin］、最大値
［Ｔmax］を超えていないかチェックする。この２点の
チェックにて異常信号は取りのぞかれ、Ｓ１６にて異常
時の処理が行われる。正常と判断された場合は、Ｓ１４
にて入力データ［ＤＡＴ］として取り込まれる。［ＤＡ
Ｔ］は、Ｓ１４において周期［Ｔ］から送信側でデータ
に加えられた最小値周期［ＴＯＦＦＳ］を引くことによ
りもとの形にもどしストアされる。最後に次回の入力デ
ータのためＳ１５にて今回のエッヂ時刻をメモリに記憶
し処理を終了する。
【００１２】また、デューティ比５０％はＨｉ時間ＴＨ
とＬｏ時間ＴＬのパルス間隔が他のデューティ比より長
くなるので一般的なノイズ間隔より長くできノイズ判定
が確実となる。さらに、デューティ比５０％は出力処理
で周期Ｔのデータを１／２つまりシフトするだけでＨｉ
時間ＴＨを算出できるためメモリの低減、処理時間の低
減が行なえる、などの優れた効果がある。以上はＥＣＵ
間で外部通信線によるシリアル通信の実施例であるが、
ＥＣＵ内部のＣＰＵ間シリアル通信においても同様にし
て本発明を行うことが可能である。
とＬｏ時間ＴＬのパルス間隔が他のデューティ比より長
くなるので一般的なノイズ間隔より長くできノイズ判定
が確実となる。さらに、デューティ比５０％は出力処理
で周期Ｔのデータを１／２つまりシフトするだけでＨｉ
時間ＴＨを算出できるためメモリの低減、処理時間の低
減が行なえる、などの優れた効果がある。以上はＥＣＵ
間で外部通信線によるシリアル通信の実施例であるが、
ＥＣＵ内部のＣＰＵ間シリアル通信においても同様にし
て本発明を行うことが可能である。
【００１３】
【発明の効果】以上説明したように本発明の車両内シリ
アルデータ通信方式は、シリアルデータ通信方式の回路
構成で受信側ＥＣＵにおける入力パルス波形が、送信側
ＥＣＵにおける出力パルスに対してエッヂにより遅れ時
間が違う場合は周期Ｔをデータとする周波数変調を行う
ことにより高速で精度のよい通信が可能となる。さら
に、一定のデューティ比と周期Ｔをチェックすることに
より車両内で多発するノイズによる誤判定を確実にふせ
ぐことが可能である。たとえば、図５に示すノイズの場
合ノイズ１とノイズ２がデューティ比のチェックにより
異常と判断され、ノイズ３の場合は周期Ｔのチェックに
より異常と判断される。
アルデータ通信方式は、シリアルデータ通信方式の回路
構成で受信側ＥＣＵにおける入力パルス波形が、送信側
ＥＣＵにおける出力パルスに対してエッヂにより遅れ時
間が違う場合は周期Ｔをデータとする周波数変調を行う
ことにより高速で精度のよい通信が可能となる。さら
に、一定のデューティ比と周期Ｔをチェックすることに
より車両内で多発するノイズによる誤判定を確実にふせ
ぐことが可能である。たとえば、図５に示すノイズの場
合ノイズ１とノイズ２がデューティ比のチェックにより
異常と判断され、ノイズ３の場合は周期Ｔのチェックに
より異常と判断される。
【図１】シリアルデータ通信におけるデータパルスを示
す説明図である。
す説明図である。
【図２】シリアルデータ通信を行う回路構成を示す回路
図である
図である
【図３】送信側電子制御装置の出力処理を示すフロチャ
ートである。
ートである。
【図４】受信側電子制御装置の入力処理を示すフロチャ
ートである。
ートである。
【図５】本発明の効果を示した説明図である。
【図６】本発明を使用しない従来のデューティ比による
通信方式のデータパルスを示す説明図である。
通信方式のデータパルスを示す説明図である。
【符号の説明】 １．．．中央処理装置、 ２．．．バッファ、
３．．．外部通信線、 ４．．．バッファ、５．．．中
央処理装置、 Ｃ．．．コンデンサ、 Ｒ１，
Ｒ２．．．抵抗、 Ｔ．．．周期、 ｔＨ．．．立上り
遅れ時間、 ｔＬ．．．立下り遅れ時間、 ＴＨ．．．
Ｈｉ時間、ＴＬ．．．Ｌｏ時間。
３．．．外部通信線、 ４．．．バッファ、５．．．中
央処理装置、 Ｃ．．．コンデンサ、 Ｒ１，
Ｒ２．．．抵抗、 Ｔ．．．周期、 ｔＨ．．．立上り
遅れ時間、 ｔＬ．．．立下り遅れ時間、 ＴＨ．．．
Ｈｉ時間、ＴＬ．．．Ｌｏ時間。
Claims (1)
- 【請求項１】 送信側電子制御装置と受信側電子制御装
置の間を外部通信線で結ぶとともに、受信側電子制御装
置における中央処理装置の入力側に抵抗とコンデンサの
積分回路を接続している車両内シリアルデータ通信方式
において、 送信側電子制御装置では、パルスの周期をデータにより
変化させる周波数変調でデータパルスを送信し、さらに
データパルスのデューティ比を一定とするとともに、 受信側電子制御装置では、入力パルスの立上り又は立下
りをなす同方向のエッヂ時間を計測してデータパルスの
周期とすることを特徴とする車両内シリアルデータ通信
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3244482A JP2903798B2 (ja) | 1991-08-29 | 1991-08-29 | 車両内シリアルデータ通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3244482A JP2903798B2 (ja) | 1991-08-29 | 1991-08-29 | 車両内シリアルデータ通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0553945A true JPH0553945A (ja) | 1993-03-05 |
| JP2903798B2 JP2903798B2 (ja) | 1999-06-14 |
Family
ID=17119327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3244482A Expired - Fee Related JP2903798B2 (ja) | 1991-08-29 | 1991-08-29 | 車両内シリアルデータ通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903798B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5684838A (en) * | 1994-10-12 | 1997-11-04 | Nippondenso Co., Ltd. | Receiving device for sampling data bits at a preferred time |
| JP2007142914A (ja) * | 2005-11-21 | 2007-06-07 | Toyota Motor Corp | 通信装置 |
| JP2007295285A (ja) * | 2006-04-25 | 2007-11-08 | Toyota Motor Corp | 双方向通信システム |
| JP2008103940A (ja) * | 2006-10-18 | 2008-05-01 | Toyota Motor Corp | 双方向通信システム |
| JP2012091388A (ja) * | 2010-10-27 | 2012-05-17 | Kyocera Mita Corp | 通信装置及びこれを備える画像形成装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182656A (ja) * | 1983-03-31 | 1984-10-17 | Fujitsu Ltd | フイ−ドバツクを利用するパルス幅変調方式 |
| JPS59223095A (ja) * | 1983-06-01 | 1984-12-14 | Mitsubishi Electric Corp | リモコン受信装置 |
| JPS6058750A (ja) * | 1983-09-09 | 1985-04-04 | Fujitsu Ltd | パルス幅変調波復調方式 |
| JPH04367140A (ja) * | 1991-06-13 | 1992-12-18 | Ricoh Co Ltd | Ａｔｉｐ信号のｆｍ復調回路 |
-
1991
- 1991-08-29 JP JP3244482A patent/JP2903798B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182656A (ja) * | 1983-03-31 | 1984-10-17 | Fujitsu Ltd | フイ−ドバツクを利用するパルス幅変調方式 |
| JPS59223095A (ja) * | 1983-06-01 | 1984-12-14 | Mitsubishi Electric Corp | リモコン受信装置 |
| JPS6058750A (ja) * | 1983-09-09 | 1985-04-04 | Fujitsu Ltd | パルス幅変調波復調方式 |
| JPH04367140A (ja) * | 1991-06-13 | 1992-12-18 | Ricoh Co Ltd | Ａｔｉｐ信号のｆｍ復調回路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5684838A (en) * | 1994-10-12 | 1997-11-04 | Nippondenso Co., Ltd. | Receiving device for sampling data bits at a preferred time |
| JP2007142914A (ja) * | 2005-11-21 | 2007-06-07 | Toyota Motor Corp | 通信装置 |
| US7769091B2 (en) | 2005-11-21 | 2010-08-03 | Toyota Jidosha Kabushiki Kaisha | Communication system |
| JP4525569B2 (ja) * | 2005-11-21 | 2010-08-18 | トヨタ自動車株式会社 | 通信装置 |
| JP2007295285A (ja) * | 2006-04-25 | 2007-11-08 | Toyota Motor Corp | 双方向通信システム |
| JP4572865B2 (ja) * | 2006-04-25 | 2010-11-04 | トヨタ自動車株式会社 | 双方向通信システム |
| JP2008103940A (ja) * | 2006-10-18 | 2008-05-01 | Toyota Motor Corp | 双方向通信システム |
| JP2012091388A (ja) * | 2010-10-27 | 2012-05-17 | Kyocera Mita Corp | 通信装置及びこれを備える画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2903798B2 (ja) | 1999-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10884069B2 (en) | Control area network (CAN) bus fault detection | |
| US4686677A (en) | Apparatus and method for detecting time-related faults | |
| US4412327A (en) | Test circuit for checking memory output state continuously during time window | |
| JPH06216778A (ja) | 通信制御装置の復調回路 | |
| US20070204185A1 (en) | Data fetch circuit and control method thereof | |
| JPH0553945A (ja) | 車両内シリアルデータ通信方式 | |
| JPH05276171A (ja) | 通信制御装置 | |
| KR100306349B1 (ko) | 데이타통신시스템과그시스템을위한장치 | |
| JP3428191B2 (ja) | データ通信方法、送信装置、及び受信装置 | |
| US7826402B2 (en) | Signal transfer systems and methods | |
| JP2019193208A (ja) | 電子制御装置 | |
| JP2644112B2 (ja) | Ｆｉｆｏ試験診断回路 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JP2000252800A (ja) | 差動信号用比較器および差動信号比較方法 | |
| JP2864611B2 (ja) | 半導体メモリ | |
| JP2005267580A (ja) | 同期シリアル通信の異常チェック方法 | |
| JPH0378337A (ja) | 符号誤り計数回路 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| KR0127331Y1 (ko) | 티콤 버스의 리트라이 장치 | |
| JPH0451107B2 (ja) | ||
| JPS63126041A (ja) | 信号入力装置 | |
| JPH11205396A (ja) | シリアル通信装置 | |
| JPH0120393B2 (ja) | ||
| JP2002202002A (ja) | 自動車用制御装置 | |
| JP2003004814A (ja) | スキュー補正方法及び半導体集積回路試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |