JPH0451107B2 - - Google Patents
Info
- Publication number
- JPH0451107B2 JPH0451107B2 JP24742084A JP24742084A JPH0451107B2 JP H0451107 B2 JPH0451107 B2 JP H0451107B2 JP 24742084 A JP24742084 A JP 24742084A JP 24742084 A JP24742084 A JP 24742084A JP H0451107 B2 JPH0451107 B2 JP H0451107B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- level
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 58
- 238000001514 detection method Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 6
- 230000008094 contradictory effect Effects 0.000 claims description 3
- 238000007689 inspection Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は平衡型伝送方式のデータ伝送システム
に係わり、特に送信側機器と受信側機器と間の伝
送回線の断線を検出するデータ伝送システムの回
線断線検出装置に関する。
に係わり、特に送信側機器と受信側機器と間の伝
送回線の断線を検出するデータ伝送システムの回
線断線検出装置に関する。
[従来の技術]
平衡型伝送方式を採用しているデータ伝送シス
テムにおいては、伝送側機器と受信側機器とは第
1および第2の2系統の信号回線からなる伝送回
線でもつて接続されている。そして、送信側機器
から受信側機器へHレベルとLベレルとの組合わ
せからなるパルス波形状のデータ信号を送信する
場合、第1の信号回線でもつて上記データ信号を
そのまま第1のデータ信号として送信し、第2の
信号回線でもつて上記データ信号のHレベルとL
レベルとを反転させた第2のデータ信号を第1の
データ信号と同期させて送信する。このように2
系統の信号回線に常に互いに相反する論理レベル
を有するデータ信号をそれぞれ送信することによ
つて、データをより確実に送信することができ
る。
テムにおいては、伝送側機器と受信側機器とは第
1および第2の2系統の信号回線からなる伝送回
線でもつて接続されている。そして、送信側機器
から受信側機器へHレベルとLベレルとの組合わ
せからなるパルス波形状のデータ信号を送信する
場合、第1の信号回線でもつて上記データ信号を
そのまま第1のデータ信号として送信し、第2の
信号回線でもつて上記データ信号のHレベルとL
レベルとを反転させた第2のデータ信号を第1の
データ信号と同期させて送信する。このように2
系統の信号回線に常に互いに相反する論理レベル
を有するデータ信号をそれぞれ送信することによ
つて、データをより確実に送信することができ
る。
[発明が解決しようとする問題点]
通常上記のようなデータ伝送システムにおいて
は、受信側機器に送信側機器から送信されたデー
タ信号が伝送回線の断線により正規に受信できな
かつた場合にそれを検出する異常検出装置が付加
されている。
は、受信側機器に送信側機器から送信されたデー
タ信号が伝送回線の断線により正規に受信できな
かつた場合にそれを検出する異常検出装置が付加
されている。
しかし従来の異常検出装置は、単に伝送回線の
断線があつたことを検出するのみで、それが2系
統の信号回線の片方の断線によるものか両方の断
線によるものか検出することができなかつた。こ
のため点検補修作業に時間がかかり、データ伝送
システムの停止時間が長くなり、システムの信頼
性が低下する問題があつた。
断線があつたことを検出するのみで、それが2系
統の信号回線の片方の断線によるものか両方の断
線によるものか検出することができなかつた。こ
のため点検補修作業に時間がかかり、データ伝送
システムの停止時間が長くなり、システムの信頼
性が低下する問題があつた。
そこで本発明は、2系統の信号回線の断線検出
は勿論、信号回線の片方の断線か両方の断線かを
確実に検出でき、従つて点検補修作業の時間を短
くしてデータ伝送システムの停止時間を短縮で
き、しかも検出を1つの信号の状態判断で簡単に
できるデータ伝送システムの回転断線検出装置を
提供することにある。
は勿論、信号回線の片方の断線か両方の断線かを
確実に検出でき、従つて点検補修作業の時間を短
くしてデータ伝送システムの停止時間を短縮で
き、しかも検出を1つの信号の状態判断で簡単に
できるデータ伝送システムの回転断線検出装置を
提供することにある。
[問題点を解決するための手段]
本発明のデータ伝送システムの回転断線検出装
置は、2系統の信号回線からなる伝送回線を有し
た平衡型伝送方式のデータ伝送システムにおい
て、受信側機器に、第1の信号回線から入力され
た第1のデータ信号と基準電圧信号とを比較する
第1の電圧比較回路と、第2の信号回線から入力
された第2のデータ信号と基準電圧信号とを比較
する第2の電圧比較回路と、これら第1および第
2の電圧比較回路の出力信号の論理和を算出する
論理和回路とを備えたものである。
置は、2系統の信号回線からなる伝送回線を有し
た平衡型伝送方式のデータ伝送システムにおい
て、受信側機器に、第1の信号回線から入力され
た第1のデータ信号と基準電圧信号とを比較する
第1の電圧比較回路と、第2の信号回線から入力
された第2のデータ信号と基準電圧信号とを比較
する第2の電圧比較回路と、これら第1および第
2の電圧比較回路の出力信号の論理和を算出する
論理和回路とを備えたものである。
また別の発明においては、上記発明に加えて、
前記論理回路を第1の論理和回路とすると、この
第1の論理和回路の出力信号が入力され、入力信
号のレベル変化時刻から一定時間経過後に出力信
号のレベルが変化する単安定回路と、この単安定
回路の出力信号と第1の論利和回路の出力信号と
の論理和を算出する第2の論理和回路とを備えた
ものである。
前記論理回路を第1の論理和回路とすると、この
第1の論理和回路の出力信号が入力され、入力信
号のレベル変化時刻から一定時間経過後に出力信
号のレベルが変化する単安定回路と、この単安定
回路の出力信号と第1の論利和回路の出力信号と
の論理和を算出する第2の論理和回路とを備えた
ものである。
[作用]
このように構成されたデータ伝送システムの回
線断線検出装置であれば、第1および第2のデー
タ信号が正常であれば、論理和回路の出力信号は
第1および第2のデータ信号が常に互いに相反す
る論理レベルで周期的に反転するので、結局同一
論理レベルとなる。また第1および第2の信号回
線のいずれか一方が断線したときには断線した方
の論理レベルが固定されるので、論理和回路の出
力信号は周期的に変化する。さらに第1および第
2の信号回線の両方が断線したときには両方とも
論理レベルが固定されるので論理和回路の出力信
号の論理レベルは固定される。そしてこのときの
論理レベルは正常時の逆レベルとなる。
線断線検出装置であれば、第1および第2のデー
タ信号が正常であれば、論理和回路の出力信号は
第1および第2のデータ信号が常に互いに相反す
る論理レベルで周期的に反転するので、結局同一
論理レベルとなる。また第1および第2の信号回
線のいずれか一方が断線したときには断線した方
の論理レベルが固定されるので、論理和回路の出
力信号は周期的に変化する。さらに第1および第
2の信号回線の両方が断線したときには両方とも
論理レベルが固定されるので論理和回路の出力信
号の論理レベルは固定される。そしてこのときの
論理レベルは正常時の逆レベルとなる。
また別の発明においても正常時のときには第2
の論理和回路の出力信号は同一論理レベルとな
る。また第1および第2の信号回線のいずれか一
方が断線したときには断線した方の論理レベルが
固定されるので論理和回路の出力信号は周期的に
変化する。そしてこのときの周期は単安定回路に
より決められる。さらに第1および第2の信号回
線の両方が断線したときには両方とも論理レベル
が固定されるので第2の論理和回路の出力信号の
論理レベルは固定される。そしてこのときの論理
レベルは正常時の逆レベルとなる。
の論理和回路の出力信号は同一論理レベルとな
る。また第1および第2の信号回線のいずれか一
方が断線したときには断線した方の論理レベルが
固定されるので論理和回路の出力信号は周期的に
変化する。そしてこのときの周期は単安定回路に
より決められる。さらに第1および第2の信号回
線の両方が断線したときには両方とも論理レベル
が固定されるので第2の論理和回路の出力信号の
論理レベルは固定される。そしてこのときの論理
レベルは正常時の逆レベルとなる。
[実施例]
以下本発明の一実施例を図面に用いて説明す
る。
る。
第2図は実施例の回線断線検出装置を組込んだ
データ伝送システムを示すブロツク図である。こ
のデータ伝送システムは平衡型伝送方式を採用し
ており、1台のホストコンピユータ1に伝送回線
2を介して複数の端末機3が閉ループに接続され
ている。
データ伝送システムを示すブロツク図である。こ
のデータ伝送システムは平衡型伝送方式を採用し
ており、1台のホストコンピユータ1に伝送回線
2を介して複数の端末機3が閉ループに接続され
ている。
伝送回線2第1の信号回線2aと第2の信号回
線2bとの2系統の信号回線で構成されており、
ホストコンピユータ1から各端末機3へ送出され
るデータ信号および各端末機3からホストコンピ
ユータ1へ送出されるデータ信号は閉ループに形
成された伝送回線2を例えば矢印で示す一方向の
みに伝送される。したがつて、互いに隣接する一
対の端末機3どうしで送信側機器および受信側機
器を構成している。
線2bとの2系統の信号回線で構成されており、
ホストコンピユータ1から各端末機3へ送出され
るデータ信号および各端末機3からホストコンピ
ユータ1へ送出されるデータ信号は閉ループに形
成された伝送回線2を例えば矢印で示す一方向の
みに伝送される。したがつて、互いに隣接する一
対の端末機3どうしで送信側機器および受信側機
器を構成している。
そして、送信側機器となる端末機3から受信側
機器となる端末機3へHレベルとLレベルとの組
合わせからなるパルス波形状のデータ信号を送信
する場合、第1の信号回線2aでもつて上記デー
タ信号をそのまま第1のデータ信号として送信
し、第2の信号回線2bでもつて上記データ信号
のHレベルとLレベルとを反転させた第2のデー
タ信号を第1のデータ信号と同期させて送信す
る。
機器となる端末機3へHレベルとLレベルとの組
合わせからなるパルス波形状のデータ信号を送信
する場合、第1の信号回線2aでもつて上記デー
タ信号をそのまま第1のデータ信号として送信
し、第2の信号回線2bでもつて上記データ信号
のHレベルとLレベルとを反転させた第2のデー
タ信号を第1のデータ信号と同期させて送信す
る。
第1図は各端末機3の伝送回線2の入出力部に
設けられた実施例の回線断線検出装置を示す回路
図であり、図中4a,4bは送信側の端末機3に
接続された伝送回線2を構成する第1および第2
の信号回線2a,2bの入力端子である。なお、
図中5a,5bはこの端末機3に対して受信側の
端末機3に接続された伝送回線2に対する出力端
子である。
設けられた実施例の回線断線検出装置を示す回路
図であり、図中4a,4bは送信側の端末機3に
接続された伝送回線2を構成する第1および第2
の信号回線2a,2bの入力端子である。なお、
図中5a,5bはこの端末機3に対して受信側の
端末機3に接続された伝送回線2に対する出力端
子である。
送信側の端末機3からの第1および第2の信号
回線2a,2bは前述の入力端子4a,4bを介
して伝送用レシーバ6の非反転入力端子および反
転入力端子へ接続されている。伝送用レシーバ6
は受信したデータ信号を、この端末機3自体のコ
ンピユータの中央処理装置(CPU)にバスライ
ン7を介した接続された入力ポート8のデータ入
力端子Dへ送出する。また、CPUにバスライン
7を介して接続された出力ポート9のデート出力
端子は伝送用ドライバ10の入力端子へ接続さ
れ、この伝送用ドライバ10の非反転出力端子お
よび反転出力端子は前記出力端子5a,5bにそ
れぞれ接続されている。
回線2a,2bは前述の入力端子4a,4bを介
して伝送用レシーバ6の非反転入力端子および反
転入力端子へ接続されている。伝送用レシーバ6
は受信したデータ信号を、この端末機3自体のコ
ンピユータの中央処理装置(CPU)にバスライ
ン7を介した接続された入力ポート8のデータ入
力端子Dへ送出する。また、CPUにバスライン
7を介して接続された出力ポート9のデート出力
端子は伝送用ドライバ10の入力端子へ接続さ
れ、この伝送用ドライバ10の非反転出力端子お
よび反転出力端子は前記出力端子5a,5bにそ
れぞれ接続されている。
第1の信号回線2aが接続された入力端子4a
は抵抗11を介して第1の電圧比較回路12の反
転入力端子に接続され、第2の信号回線2bが接
続された入力端子4bは抵抗13を介して第2の
電圧比較回路14の反転入力端子に接続されてい
る。第1および第2の電圧比較回路12,14の
非反転入力端子は共通して分圧用の抵抗15を介
して+5Vの一定電圧を出力する制御電源端子1
6に接続されると共に、抵抗17を介して接地さ
れている。なお、分圧用の抵抗15の抵抗値は、
各電圧比較回路12,14の非反転入力端子の端
子電圧(基準電圧)が各信号回線2a,2bの各
データ信号のHレベルとLレベルとの中間の値に
なるように設定されている。
は抵抗11を介して第1の電圧比較回路12の反
転入力端子に接続され、第2の信号回線2bが接
続された入力端子4bは抵抗13を介して第2の
電圧比較回路14の反転入力端子に接続されてい
る。第1および第2の電圧比較回路12,14の
非反転入力端子は共通して分圧用の抵抗15を介
して+5Vの一定電圧を出力する制御電源端子1
6に接続されると共に、抵抗17を介して接地さ
れている。なお、分圧用の抵抗15の抵抗値は、
各電圧比較回路12,14の非反転入力端子の端
子電圧(基準電圧)が各信号回線2a,2bの各
データ信号のHレベルとLレベルとの中間の値に
なるように設定されている。
各電圧比較回路12,14の各出力信号は、第
1の論理和回路18へ入力される。この第1の論
理和回路18は抵抗19および+5Vの制御電源
端子とで形成された負論理のワイアードオアで構
成されている。第1の論理和回路18の出力信号
は第2の論理和回路20の一方の入力端子へ入力
されると共に、単安定回路21のA入力端子へ入
力される。
1の論理和回路18へ入力される。この第1の論
理和回路18は抵抗19および+5Vの制御電源
端子とで形成された負論理のワイアードオアで構
成されている。第1の論理和回路18の出力信号
は第2の論理和回路20の一方の入力端子へ入力
されると共に、単安定回路21のA入力端子へ入
力される。
単安定回路21のB入力端子は接地されてお
り、Q出力端子から出力される出力信号は第2の
論理回路20の他方の入力端子へ入力される。ま
た、単安定回路21には時定数設定用の抵抗22
およびコンデンサ23が接続されている。したが
つて、単安定回路21の出力信号レベルは、A入
力端子に入力された第1の論理回路18の出力信
号レベルが変化すると、この出力信号レベルの立
上がり時刻から抵抗22とコンデンサ23との時
定数で定まる一定時間T経過するまでの期間だけ
Hレベルとなる。なお、上記一定時間Tは第1お
よび第2のデータ信号におけるレベル変化の周期
より十分長く設定されている。第2の論理和回路
20の出力信号は伝送回路2の断線検出信号とし
て入力ポート8の断線検出入力端子Fへ入力され
る。
り、Q出力端子から出力される出力信号は第2の
論理回路20の他方の入力端子へ入力される。ま
た、単安定回路21には時定数設定用の抵抗22
およびコンデンサ23が接続されている。したが
つて、単安定回路21の出力信号レベルは、A入
力端子に入力された第1の論理回路18の出力信
号レベルが変化すると、この出力信号レベルの立
上がり時刻から抵抗22とコンデンサ23との時
定数で定まる一定時間T経過するまでの期間だけ
Hレベルとなる。なお、上記一定時間Tは第1お
よび第2のデータ信号におけるレベル変化の周期
より十分長く設定されている。第2の論理和回路
20の出力信号は伝送回路2の断線検出信号とし
て入力ポート8の断線検出入力端子Fへ入力され
る。
このように構成されたデータ伝送システムの回
線断線検出装置の動作説明を第3図乃至第5図の
タイムチヤートを用いて行なう。
線断線検出装置の動作説明を第3図乃至第5図の
タイムチヤートを用いて行なう。
第3図は伝送回路2を構成する第1および第2
の信号回線2a,2bがいずれも正常状態にある
場合を示す。入力端子4a、を介して入力された
第1の信号回線2aの第1のデータ信号aと、入
力端子4bを介して入力された第2の信号回線2
bの第2のデータ信号bは、図示するように、常
に互いに相反するH又はLの論理レベルを有する
信号波形である。したがつて、第1および第2の
データ信号が反転入力端子に入力された各電圧比
較回路12,14のそれぞれの出力信号は必ず互
いに反対の論理レベルを示すために、負論理のワ
イアードオアで構成された第1の論理回路18の
出力信号cは図示するように常にLレベルを維持
する。第1の論理回路18の出力信号cが常にL
ベレルであれば、単安定回路21のA入力端子の
信号レベルもLのままであるので、この単安定回
路21のQ出力端子の出力信号dもLレベルを維
持する。その結果、各入力端子に第1の論理和回
路18の出力信号cおよび単安定回路21の出力
信号dが入力される第2の論理和回路21の出力
信号eも常にLレベルを維持する。したがつて、
入力ポート8の断線検出端子Fは伝送回線2が正
常であることを示す[L]レベルを維持する。
の信号回線2a,2bがいずれも正常状態にある
場合を示す。入力端子4a、を介して入力された
第1の信号回線2aの第1のデータ信号aと、入
力端子4bを介して入力された第2の信号回線2
bの第2のデータ信号bは、図示するように、常
に互いに相反するH又はLの論理レベルを有する
信号波形である。したがつて、第1および第2の
データ信号が反転入力端子に入力された各電圧比
較回路12,14のそれぞれの出力信号は必ず互
いに反対の論理レベルを示すために、負論理のワ
イアードオアで構成された第1の論理回路18の
出力信号cは図示するように常にLレベルを維持
する。第1の論理回路18の出力信号cが常にL
ベレルであれば、単安定回路21のA入力端子の
信号レベルもLのままであるので、この単安定回
路21のQ出力端子の出力信号dもLレベルを維
持する。その結果、各入力端子に第1の論理和回
路18の出力信号cおよび単安定回路21の出力
信号dが入力される第2の論理和回路21の出力
信号eも常にLレベルを維持する。したがつて、
入力ポート8の断線検出端子Fは伝送回線2が正
常であることを示す[L]レベルを維持する。
次に時刻t0にて伝送回線2の2系統の信号回線
のうち例えば第2の信号回線2bのみが断線した
場合、第4図に示すようにt0にて第2のデータ信
号bがLレベルに固定される。その結果第2の電
圧比較回路14の出力信号はHレベル一定になる
ので、第1の論理和回路18の出力信号cは図示
するように、第1のデータ信号aの論理レベルを
反転した信号波形となる。したがつて、単安定回
路21のQ出力端子の出力信号dは、第1の論理
和回路18の出力信号cがLレベルからHレベル
へ立上がる時刻t0にてLベレルからHレベルへ立
上り、前述の一定時間T経過した時刻t1にてHレ
ベルからLレベルへ立下がる。そして、一定時間
T経過後における第1の論理和回路18の出力信
号cの最初の立上がり時刻t2に同期して、単安定
回路21の出力信号dは再びHレベルへ立上が
る。その結果、第2の論理和回路20の出力信号
eは図示するように、時刻t0から時刻t1までHレ
ベルで、時刻t1から時刻t2までLレベルとなる。
すなわち、入力ポート8の断線検出端子Fには、
時刻t1・t2間の時間をT1とすると(T+T1)を周
期する一方の信号回線断線を示す周期信号が入力
される。
のうち例えば第2の信号回線2bのみが断線した
場合、第4図に示すようにt0にて第2のデータ信
号bがLレベルに固定される。その結果第2の電
圧比較回路14の出力信号はHレベル一定になる
ので、第1の論理和回路18の出力信号cは図示
するように、第1のデータ信号aの論理レベルを
反転した信号波形となる。したがつて、単安定回
路21のQ出力端子の出力信号dは、第1の論理
和回路18の出力信号cがLレベルからHレベル
へ立上がる時刻t0にてLベレルからHレベルへ立
上り、前述の一定時間T経過した時刻t1にてHレ
ベルからLレベルへ立下がる。そして、一定時間
T経過後における第1の論理和回路18の出力信
号cの最初の立上がり時刻t2に同期して、単安定
回路21の出力信号dは再びHレベルへ立上が
る。その結果、第2の論理和回路20の出力信号
eは図示するように、時刻t0から時刻t1までHレ
ベルで、時刻t1から時刻t2までLレベルとなる。
すなわち、入力ポート8の断線検出端子Fには、
時刻t1・t2間の時間をT1とすると(T+T1)を周
期する一方の信号回線断線を示す周期信号が入力
される。
さらに、伝送回線2を構成する第1および第2
の信号回線2a,2bが時刻t0にて両方共断線し
た場合は、第5図に示すように時刻t0以降第1お
よび第2のデータ信号a,bは共にLレベルに固
定される。その結果第1および第2の電圧比較回
路12,14の出力信号は共にHレベル一定にな
るので、第1の論理和回路18の出力信号cはH
レベルとなる。したがつて、単安定回路21のQ
出力端子の出力信号dは、第1の論理和回路18
の出力信号cがLレベルからHレベルへ立上がる
時刻t0にてLレベルからHレベルへ立上がり、前
述の一定時間T経過した時刻t1にてHレベルから
Lレベルへ立下がる。
の信号回線2a,2bが時刻t0にて両方共断線し
た場合は、第5図に示すように時刻t0以降第1お
よび第2のデータ信号a,bは共にLレベルに固
定される。その結果第1および第2の電圧比較回
路12,14の出力信号は共にHレベル一定にな
るので、第1の論理和回路18の出力信号cはH
レベルとなる。したがつて、単安定回路21のQ
出力端子の出力信号dは、第1の論理和回路18
の出力信号cがLレベルからHレベルへ立上がる
時刻t0にてLレベルからHレベルへ立上がり、前
述の一定時間T経過した時刻t1にてHレベルから
Lレベルへ立下がる。
第2の論理積回路18の出力信号cと単安定回
路21の出力信号dが入力される第2の論理和回
路20の出力信号eは、第1の論理和回路18の
出力信号cが時刻t0以降Hレベルを維持するの
で、上記出力信号cと同様に時刻t0以降Hレベル
一定となる。すなわち、入力ポート8の断線検出
端子Fには、両方の信号回線が断線したことを示
す[H]レベル一定の信号が入力される。
路21の出力信号dが入力される第2の論理和回
路20の出力信号eは、第1の論理和回路18の
出力信号cが時刻t0以降Hレベルを維持するの
で、上記出力信号cと同様に時刻t0以降Hレベル
一定となる。すなわち、入力ポート8の断線検出
端子Fには、両方の信号回線が断線したことを示
す[H]レベル一定の信号が入力される。
このように、伝送回線2を構成する2系統の信
号回線2a,2bが正常の場合入力ポート8の断
線検出端子Fの入力信号はLレベル一定であり、
2系統の信号回線の一方の信号回線が断線した場
合断線検出端子Fの入力信号は(T+T1)を周
期とする周期信号になり、2系統の信号回線全部
が断線した場合断線検出端子Fの入力信号はHレ
ベル一定となる。したがつて、この入力ポート8
の断線検出端子Fの入力信号の種類を検出するこ
とによつて、断線が生じた事、および断線が生じ
た場合2系統の信号回線全部が断線したのか、1
系統の信号回線のみが断線したのかを受信側の端
末機3にて直ちに判断できる。
号回線2a,2bが正常の場合入力ポート8の断
線検出端子Fの入力信号はLレベル一定であり、
2系統の信号回線の一方の信号回線が断線した場
合断線検出端子Fの入力信号は(T+T1)を周
期とする周期信号になり、2系統の信号回線全部
が断線した場合断線検出端子Fの入力信号はHレ
ベル一定となる。したがつて、この入力ポート8
の断線検出端子Fの入力信号の種類を検出するこ
とによつて、断線が生じた事、および断線が生じ
た場合2系統の信号回線全部が断線したのか、1
系統の信号回線のみが断線したのかを受信側の端
末機3にて直ちに判断できる。
さらに、単安定回路の21の抵抗22およびコ
ンデンサ24の時定数で定まる一定時間Tを、コ
ンピユータが判別しやすいように、データ信号の
周期に比較して十分長く設定しているので誤判断
の生じる確率を低減できる。
ンデンサ24の時定数で定まる一定時間Tを、コ
ンピユータが判別しやすいように、データ信号の
周期に比較して十分長く設定しているので誤判断
の生じる確率を低減できる。
このように2系統の信号回線のうち片方が断線
したのか、両方とも断線したのか確実に知ること
ができるので、点検補修作業がスムーズにでき、
従つて点検補正作業によるデータ伝送システムの
停止時間を最小限に抑制できる。これによりシス
テムの信頼性を向上できる。しかも断線を検出す
る信号は第2の論理和回路20の出力信号eのみ
で簡単にできる。
したのか、両方とも断線したのか確実に知ること
ができるので、点検補修作業がスムーズにでき、
従つて点検補正作業によるデータ伝送システムの
停止時間を最小限に抑制できる。これによりシス
テムの信頼性を向上できる。しかも断線を検出す
る信号は第2の論理和回路20の出力信号eのみ
で簡単にできる。
また、第1図に示すように1台のホストコンピ
ユータ1に多数の端末機3を伝送回線2にて閉ル
ープに接続したデータ伝送システムであれば、各
端末機3間の伝送回線2に断線が生じた場合、受
信側の端末機3で断線を検出できるので閉ループ
に形成された伝送回線2のどの区間に断線が生じ
たのかをホストコンピユータ1は直ちに判断でき
る。
ユータ1に多数の端末機3を伝送回線2にて閉ル
ープに接続したデータ伝送システムであれば、各
端末機3間の伝送回線2に断線が生じた場合、受
信側の端末機3で断線を検出できるので閉ループ
に形成された伝送回線2のどの区間に断線が生じ
たのかをホストコンピユータ1は直ちに判断でき
る。
また、第1図に示す各電圧比較回路12,1
4、各論理和回路18,20および単安定回路2
1は市販の安価な電子部材で構成できるので、こ
の回線断線検出装置を組込むことによつて各端末
機3の製造費が大幅に上昇することはない。
4、各論理和回路18,20および単安定回路2
1は市販の安価な電子部材で構成できるので、こ
の回線断線検出装置を組込むことによつて各端末
機3の製造費が大幅に上昇することはない。
なお、本発明は上述した実施例に限定されるも
のではない。実施例においては単安定回路21と
第2の論理和回路20とを設けたが、第1の論理
和回路18の出力信号cを直接入力ポート8の断
線検出端子Fへ入力するようにしても、伝送回線
2の断線を検出するとが可能である。この場合、
一方の信号回線に断線が生じると、他方の信号回
線のデータ信号の論理レベルを反転した信号が断
線検出端子Fに入力し、両方が断線した場合、H
レベルの信号が入力される。
のではない。実施例においては単安定回路21と
第2の論理和回路20とを設けたが、第1の論理
和回路18の出力信号cを直接入力ポート8の断
線検出端子Fへ入力するようにしても、伝送回線
2の断線を検出するとが可能である。この場合、
一方の信号回線に断線が生じると、他方の信号回
線のデータ信号の論理レベルを反転した信号が断
線検出端子Fに入力し、両方が断線した場合、H
レベルの信号が入力される。
[発明の効果]
以上説明したように本発明によれば、2系統の
信号回線の断線検出は勿論、信号回線の片方の断
線か両方の断線かを確実に検出でき、従つて点検
補修作業の時間を短くしてデータ伝送システムの
停止時間を短縮でき、しかも検出を1つの信号の
状態判断で簡単にできるデータ伝送システムの回
線断線検出装置を提供できるものである。
信号回線の断線検出は勿論、信号回線の片方の断
線か両方の断線かを確実に検出でき、従つて点検
補修作業の時間を短くしてデータ伝送システムの
停止時間を短縮でき、しかも検出を1つの信号の
状態判断で簡単にできるデータ伝送システムの回
線断線検出装置を提供できるものである。
図は本発明の一実施例に係わるデータ伝送シス
テムの回線断線検出装置を示すものであり、第1
図は各端末機に組込まれた回路断線検出装置を示
す回路図、第2図はデータ伝送システム全体を示
すブロツク図、第3図乃至第5図は動作を示すタ
イムチヤートである。 1……ホストコンピユータ、2……伝送回線、
2a……第1の信号回線、2b……第2の信号回
線、3……端末機、8……入力ポート、12……
第1の電圧比較回路、14……第2の電圧比較回
路、18……第1の論理和回路、20……第2の
論理和回路、21……単安定回路、T……一定時
間。
テムの回線断線検出装置を示すものであり、第1
図は各端末機に組込まれた回路断線検出装置を示
す回路図、第2図はデータ伝送システム全体を示
すブロツク図、第3図乃至第5図は動作を示すタ
イムチヤートである。 1……ホストコンピユータ、2……伝送回線、
2a……第1の信号回線、2b……第2の信号回
線、3……端末機、8……入力ポート、12……
第1の電圧比較回路、14……第2の電圧比較回
路、18……第1の論理和回路、20……第2の
論理和回路、21……単安定回路、T……一定時
間。
Claims (1)
- 【特許請求の範囲】 1 送信側機器と受信側機器とを第1および第2
の信号回線からなる伝送回線でもつて接続し、前
記各信号回線に常に互いに相反する論理レベルで
周期的に反転する第1および第2のデータ信号を
それぞれ伝送させる平衡型伝送方式のデータ伝送
システムにおいて、前記受信側機器に、前記第1
の信号回線から入力された第1のデータ信号と予
め定められた基準電圧信号とを比較する第1の電
圧比較回路と、前記第2の信号回線から入力され
た第2のデータ信号と予め定められた基準電圧信
号とを比較する第2の電圧比較回路と、これら第
1および第2の電圧比較回路の出力信号の論理和
を算出する論理和回路とを備え、前記論理和回路
出力により前記各信号回線の断線判断を行うこと
を特徴とするデータ伝送システムの回線断線検出
装置。 2 送信側機器と受信側機器とを第1および第2
の信号回線からなる伝送回線でもつて接続し、前
記各信号回線に常に互いに相反する論理レベルで
周期的に反転する第1および第2のデータ信号を
それぞれ伝送させる平衡型伝送方式のデータ伝送
システムにおいて、前記受信側機器に、前記第1
の信号回線から入力された第1のデータ信号と予
め定められた基準電圧信号とを比較する第1の電
圧比較回路と、前記第2の信号回線から入力され
た第2のデータ信号と予め定められた基準電圧信
号とを比較する第2の電圧比較回路と、これら第
1および第2の電圧比較回路の出力信号の論理和
を算出する第1の論理和回路と、この第1の論理
和回路の出力信号が入力され、入力信号のレベル
変化時刻から一定時間経過後に出力信号のレベル
が変化する単安定回路と、この単安定回路の出力
信号と前記第1の論理和回路の出力信号との論理
和を算出する第2の論理和回路とを備え、前記第
2の論理和回路出力により前記各信号回線の断線
判断を行うことを特徴とするデータ伝送システム
の回線断線検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59247420A JPS61126847A (ja) | 1984-11-22 | 1984-11-22 | デ−タ伝送システムの回線断線検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59247420A JPS61126847A (ja) | 1984-11-22 | 1984-11-22 | デ−タ伝送システムの回線断線検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61126847A JPS61126847A (ja) | 1986-06-14 |
JPH0451107B2 true JPH0451107B2 (ja) | 1992-08-18 |
Family
ID=17163169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59247420A Granted JPS61126847A (ja) | 1984-11-22 | 1984-11-22 | デ−タ伝送システムの回線断線検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61126847A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58159040A (ja) * | 1982-03-17 | 1983-09-21 | Fujitsu Ltd | 信号異常検出回路 |
-
1984
- 1984-11-22 JP JP59247420A patent/JPS61126847A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58159040A (ja) * | 1982-03-17 | 1983-09-21 | Fujitsu Ltd | 信号異常検出回路 |
Also Published As
Publication number | Publication date |
---|---|
JPS61126847A (ja) | 1986-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5504737A (en) | Monitoring multiplex transmission system having a respective controller for each of a number of transmission devices in the system | |
US7142404B1 (en) | System and method for domain power monitoring and notification | |
JPH0451107B2 (ja) | ||
WO2022092263A1 (ja) | グランドショート故障検出装置およびノード装置 | |
KR100306349B1 (ko) | 데이타통신시스템과그시스템을위한장치 | |
JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
JPH0553945A (ja) | 車両内シリアルデータ通信方式 | |
JP2864611B2 (ja) | 半導体メモリ | |
JPH0283649A (ja) | バス監視方式 | |
US6642733B1 (en) | Apparatus for indentifying defects in electronic assemblies | |
US20240248865A1 (en) | Bus-based communication system, system-on-chip and method therefor | |
JPS63168757A (ja) | バスエラ−検出方式 | |
JPS63126041A (ja) | 信号入力装置 | |
KR100406968B1 (ko) | Rs-449의 선로오류 감지장치 | |
JP2583446B2 (ja) | クロック信号の停止検出回路 | |
JP3633382B2 (ja) | 機能ブロック接続装置および機能ブロック接続方法 | |
JP2564152Y2 (ja) | 多分配装置 | |
KR0128198Y1 (ko) | 분산 제어 시스템의 고장 검출회로 | |
JPS62226739A (ja) | クロツクモ−ド設定誤り検出方式 | |
JPS6145549Y2 (ja) | ||
JPS6258172A (ja) | 信号伝送線の短絡検出方法 | |
JPH0950305A (ja) | プログラマブルコントローラおよびその故障検出方法 | |
JPH02245939A (ja) | パリティ検査装置 | |
JPH04346145A (ja) | 情報処理装置 | |
JPH023342B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |