JPH0551199B2 - - Google Patents
Info
- Publication number
- JPH0551199B2 JPH0551199B2 JP222187A JP222187A JPH0551199B2 JP H0551199 B2 JPH0551199 B2 JP H0551199B2 JP 222187 A JP222187 A JP 222187A JP 222187 A JP222187 A JP 222187A JP H0551199 B2 JPH0551199 B2 JP H0551199B2
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- thin film
- thick film
- film substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000008188 pellet Substances 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 29
- 239000004020 conductor Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線基板に直接ICペレツトを搭載
した混成集積回路装置に関する。
した混成集積回路装置に関する。
従来、ICペレツトを直接配線基板に搭載した
混成集積回路としては、厚膜基板あるいは薄膜基
板に直接ICペレツトを搭載した混成集積回路装
置がある。他の例としては、ICペレツトを搭載
した厚膜基板に薄膜抵抗基板を搭載した混成集積
回路装置がある。
混成集積回路としては、厚膜基板あるいは薄膜基
板に直接ICペレツトを搭載した混成集積回路装
置がある。他の例としては、ICペレツトを搭載
した厚膜基板に薄膜抵抗基板を搭載した混成集積
回路装置がある。
上述した厚膜混成集積回路装置も、薄膜混成集
積回路装置も多ピンICを含む回路を高密度に実
装するためにはそれぞれ問題がある。すなわち、
第２図の厚膜、薄膜比較説明図に示すように、第
２図のブロツクＡの厚膜部分では、ワイヤボンデ
イング用の導体パターン巾が300〜400μｍ必要と
するため、ICペレツト２ａのボンデイングパツ
ドから基板上のステツチランド５に接続する金属
細線（ボンデイングワイヤ）３の長さが長くな
り、ボンデイングワイヤのたるみなどで実現が困
難になる。一方第２図のブロツクＢで示す薄膜回
路部分では、パターン巾が100μｍでもワイヤボ
ンデイングが可能であるため、ボンデイングワイ
ヤ４の長さが短くなり厚膜回路のような問題は起
らないが、しかし、配線の多層化に困難があり、
コスト高になるという欠点がある。
積回路装置も多ピンICを含む回路を高密度に実
装するためにはそれぞれ問題がある。すなわち、
第２図の厚膜、薄膜比較説明図に示すように、第
２図のブロツクＡの厚膜部分では、ワイヤボンデ
イング用の導体パターン巾が300〜400μｍ必要と
するため、ICペレツト２ａのボンデイングパツ
ドから基板上のステツチランド５に接続する金属
細線（ボンデイングワイヤ）３の長さが長くな
り、ボンデイングワイヤのたるみなどで実現が困
難になる。一方第２図のブロツクＢで示す薄膜回
路部分では、パターン巾が100μｍでもワイヤボ
ンデイングが可能であるため、ボンデイングワイ
ヤ４の長さが短くなり厚膜回路のような問題は起
らないが、しかし、配線の多層化に困難があり、
コスト高になるという欠点がある。
本発明の混成集積回路装置は前述の問題を解決
するために、多ピンICペレツトは薄膜基板に実
装し、さらにこの薄膜基板を厚膜基板に搭載する
ことにより、厚膜基板で多層配線を形成し、多ピ
ンICペレツトを薄膜基板で対処することにより、
多ピンICを含む高密度実装の混成集積回路装置
が得られる。
するために、多ピンICペレツトは薄膜基板に実
装し、さらにこの薄膜基板を厚膜基板に搭載する
ことにより、厚膜基板で多層配線を形成し、多ピ
ンICペレツトを薄膜基板で対処することにより、
多ピンICを含む高密度実装の混成集積回路装置
が得られる。
つぎに本発明を実施例により説明する。
第１図は本発明の一実施例の断面図である。第
１図において、１は厚膜基板であり、厚膜基板１
にはICペレツト１ａ，１ａが搭載され、基板上
のステツチランドとペレツト１ａのボンデイング
パツトとの間はボンデイングワイヤ３により接続
されている。また、厚膜基板１には、ICペレツ
ト２ａが搭載された薄膜基板２が搭載され、基板
２上のステツチランドとペレツト２ａのボンデイ
ングパツトとの間はワイヤ４により接続されてい
る。
１図において、１は厚膜基板であり、厚膜基板１
にはICペレツト１ａ，１ａが搭載され、基板上
のステツチランドとペレツト１ａのボンデイング
パツトとの間はボンデイングワイヤ３により接続
されている。また、厚膜基板１には、ICペレツ
ト２ａが搭載された薄膜基板２が搭載され、基板
２上のステツチランドとペレツト２ａのボンデイ
ングパツトとの間はワイヤ４により接続されてい
る。
厚膜基板１のボンデイングワイヤ３の基板側ピ
ツチは、第２図のブロツクＡを参照して、ステツ
チランド５の導体巾400μ、導体間隔300μにより、
700μピツチとなつている。一方、第２図のブロ
ツクＢを参照して、薄膜基板の場合は、ステツチ
ランド６の導体巾200μ、間隔100μが可能となり、
ワイヤピツチは300μとなるため、ブロツクＡの
ボンデイングワイヤと比較すると、ワイヤピツチ
が半分以下となり、ワイヤ長も短かくなる。ワイ
ヤ長は５mm程度が信頼性上の限界であり、多ピン
ICの場合、上述の理由で厚膜基板には実装不可
能となるが、本実施例のように薄膜基板を中介す
ることにより、実装可能となつている。
ツチは、第２図のブロツクＡを参照して、ステツ
チランド５の導体巾400μ、導体間隔300μにより、
700μピツチとなつている。一方、第２図のブロ
ツクＢを参照して、薄膜基板の場合は、ステツチ
ランド６の導体巾200μ、間隔100μが可能となり、
ワイヤピツチは300μとなるため、ブロツクＡの
ボンデイングワイヤと比較すると、ワイヤピツチ
が半分以下となり、ワイヤ長も短かくなる。ワイ
ヤ長は５mm程度が信頼性上の限界であり、多ピン
ICの場合、上述の理由で厚膜基板には実装不可
能となるが、本実施例のように薄膜基板を中介す
ることにより、実装可能となつている。
なお、上記実施例では１個のICペレツトを搭
載した１個の薄膜基板を厚膜基板に搭載した例を
示しているが、２個以上のICペレツトを１個の
薄膜基板に搭載することもできるし、また、IC
ペレツトを搭載した薄膜基板の２個以上を同じ厚
膜回路基板に搭載することもできるのはいうまで
もない。
載した１個の薄膜基板を厚膜基板に搭載した例を
示しているが、２個以上のICペレツトを１個の
薄膜基板に搭載することもできるし、また、IC
ペレツトを搭載した薄膜基板の２個以上を同じ厚
膜回路基板に搭載することもできるのはいうまで
もない。
以上説明したように本発明は、厚膜基板上に、
ICペレツトを実装した薄膜基板と他のICペレツ
トを搭載することにより、厚膜と薄膜と長所を生
かし、多ピンのICペレツトを含む高密度実装の
混成集積回路装置を実現することができる効果が
ある。
ICペレツトを実装した薄膜基板と他のICペレツ
トを搭載することにより、厚膜と薄膜と長所を生
かし、多ピンのICペレツトを含む高密度実装の
混成集積回路装置を実現することができる効果が
ある。
第１図は本発明の一実施例の断面図、第２図は
厚膜、薄膜の比較説明用平面パターン図である。 １……厚膜基板、１ａ……ICペレツト、２…
…薄膜基板、２ａ……多ピンICペレツト、３，
４……ボンデイングワイヤ、５，６……ステツチ
ランド。
厚膜、薄膜の比較説明用平面パターン図である。 １……厚膜基板、１ａ……ICペレツト、２…
…薄膜基板、２ａ……多ピンICペレツト、３，
４……ボンデイングワイヤ、５，６……ステツチ
ランド。
Claims (1)
- １ 厚膜印刷配線基板上に、第１のICペレツト
が搭載され、さらに第２のICペレツトが搭載さ
れた薄膜配線基板が搭載され、前記第１のICペ
レツトの複数のボンデイグパツドは前記第１の
ICペレツトの周囲の前記厚膜印刷配線基板上に
第１のピツチをもつて設けられた複数の第１のス
テツチランドに金属細線でそれぞれ接続され、前
記第２のICペレツトの複数のボンデイングパツ
ドは前記第２のICペレツトの周囲の前記薄膜配
線基板上に前記第１のピツチより小さい第２のピ
ツチをもつて設けられた複数の第２のステツチラ
ンドに金属細線でそれぞれ接続されていることを
特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002221A JPS63169797A (ja) | 1987-01-07 | 1987-01-07 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002221A JPS63169797A (ja) | 1987-01-07 | 1987-01-07 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169797A JPS63169797A (ja) | 1988-07-13 |
| JPH0551199B2 true JPH0551199B2 (ja) | 1993-07-30 |
Family
ID=11523299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62002221A Granted JPS63169797A (ja) | 1987-01-07 | 1987-01-07 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63169797A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873193A (ja) * | 1981-10-28 | 1983-05-02 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| JPS62204561A (ja) * | 1986-03-05 | 1987-09-09 | Hitachi Ltd | 混成ｉｃ |
| JPS62260350A (ja) * | 1986-05-06 | 1987-11-12 | Nec Corp | 混成集積回路装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182048U (ja) * | 1985-05-07 | 1986-11-13 |
-
1987
- 1987-01-07 JP JP62002221A patent/JPS63169797A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873193A (ja) * | 1981-10-28 | 1983-05-02 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| JPS62204561A (ja) * | 1986-03-05 | 1987-09-09 | Hitachi Ltd | 混成ｉｃ |
| JPS62260350A (ja) * | 1986-05-06 | 1987-11-12 | Nec Corp | 混成集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63169797A (ja) | 1988-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095407A (en) | Double-sided memory board | |
| JPS62136098A (ja) | 高密度配線基板 | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| JPS6193694A (ja) | 集積回路装置 | |
| JPH0551199B2 (ja) | ||
| JPH0125228B2 (ja) | ||
| JP2633889B2 (ja) | 両面メモリーボード | |
| JPS60200559A (ja) | メモリモジュール | |
| JPS6225518B2 (ja) | ||
| JPH06350025A (ja) | 半導体装置 | |
| JP2638059B2 (ja) | 多層配線基板 | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH05251633A (ja) | Ｉｃ実装構造 | |
| JPS593989A (ja) | 配線装置 | |
| JPH07114217B2 (ja) | テープキャリア方式の半導体装置 | |
| JPS62230084A (ja) | プリント配線板 | |
| JPS63119288A (ja) | 回路基板 | |
| JPS618987A (ja) | 複合プリント配線基板 | |
| JPH03297151A (ja) | プリント配線板 | |
| JPS6260293A (ja) | 配線基板 | |
| JPH0955450A (ja) | 実装基板 | |
| JPS6130093A (ja) | 複合ハイブリツド基板 | |
| JPH04181748A (ja) | Ｔａｂテープ | |
| JPS61236191A (ja) | 集積回路搭載基板 |