JPH055113B2 - - Google Patents

Info

Publication number
JPH055113B2
JPH055113B2 JP58051327A JP5132783A JPH055113B2 JP H055113 B2 JPH055113 B2 JP H055113B2 JP 58051327 A JP58051327 A JP 58051327A JP 5132783 A JP5132783 A JP 5132783A JP H055113 B2 JPH055113 B2 JP H055113B2
Authority
JP
Japan
Prior art keywords
liquid crystal
phase
time
drive
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58051327A
Other languages
English (en)
Other versions
JPS59176985A (ja
Inventor
Shigeru Morokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP58051327A priority Critical patent/JPS59176985A/ja
Priority to US06/592,172 priority patent/US4630122A/en
Priority to FR8404684A priority patent/FR2543341B1/fr
Priority to DE19843411102 priority patent/DE3411102A1/de
Priority to GB08407798A priority patent/GB2139395B/en
Publication of JPS59176985A publication Critical patent/JPS59176985A/ja
Priority to GB08630890A priority patent/GB2183888B/en
Priority to SG32688A priority patent/SG32688G/en
Priority to HK605/88A priority patent/HK60588A/xx
Publication of JPH055113B2 publication Critical patent/JPH055113B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/12Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
    • H04N3/127Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3644Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明は、液晶表示パネルを用いたテレビ受信
装置に関するものである。従来、液晶表示パネル
は薄型低電力の特徴を生かして種々の表示手段に
応用された。
しかしテレビ受像装置への応用に就いては、多
桁の時分割駆動が困難なために成功しなかつた。
テレビの受像を行う場合、本来ならば500×700個
程度の画素の個別の諧調付表示が必要であり、画
素数を節約しても120×160個程度の画素が必要で
あつた。ここで液晶の時分割駆動数の限界は、液
晶材料の物理的特性及び視野角の限界設定にも依
るが、50桁程度であつた。
従つて120×160画素のマトリクスを単純にマト
リクス的に駆動する事はできない。1つの解決法
は多重化駆動方式と呼ばれるものであつて、時分
割の桁数の少ない細長い画素配列例えば60×320
の低時分割マトリクスの配列位置を変形し、見掛
上高時分割マトリクスの120×160画素配列に見せ
る表示パネルの電極パタン構成である。
この場合駆動電極線本数の合計は60+320=380
となり、通常の単純マトリクスの場合の電極線本
数合計120+160=280に比較すると多くなるが、
時分割の桁数が少なくなる所が利点である。また
画素ブロツクを折り込んで配列させるために水平
及び垂直の駆動電極の導線部分が対向電極と交叉
する部分で偽情報表示が行われる。これを防ぐた
めに、表示電極部をのぞく導線部に相当する個所
を細くする事が必要になる。
更にこの配線部分の存在のために画面中の表示
電極面積の割合が小さくなる。多重化駆動におけ
る欠点をまとめると、有効電極面積の減少、配線
部細線化によるパタン形成収率の低下、引出線数
の増加(マトリクスの桁数が小なるぶんだけ引出
線数が多い)による接続部信頼性の低下、駆動
ICの端子数の増加のため駆動回路が高価になる、
の4点である。
テレビ画像の表示を行う場合、画像情報は時分
割的に送られてくる。画素点を点順次駆動すると
デユーテイ比率が小さくなるので駆動パルスの波
高値電圧を高くしなければならず、ICの耐圧の
点から不利である。
従つて一水平画素分ずつ記憶回路に記憶し、一
水平ラインずつ並列的に順次液晶画素を駆動す
る。テレビ画像用にはインタレースを無視すると
毎秒約250本分の水平画素ラインが送信されてく
るが、これで順次液晶表示素子を駆動すると250
桁時分割駆動が必要である。
小型画像表示の場合水平画素ラインを半分に間
引く事も可能であるが、それでも125本分を時分
割駆動しなければならない。125桁の時分割駆動
の表示パネルにおいてその1つの画素に注目して
駆動電圧を調べると、1/125の期間の選択駆動位
相と、124/125の期間のバイアス駆動位相とに分
類される。時分割の桁数が増加するとバイアス駆
動位相が増加する。
選択駆動位相においてはタイミングパルスの波
高値aに対し、1の波高値のセグメント電圧が液
晶表示素子の一方の電極に印加され、他方の電極
には波高値aのタイミング電圧が印加され、差引
き(a−1)の電圧が液晶表示素子に印加され
る。
両者に等しいバイアス電圧(直流或は交流或は
脈流)を加えても良い。a<0の場合がON状
態、a>0の場合がOFF状態である。残りの12
4/125のバイアス駆動位相の期間は、±1のバイア
ス電圧が該結晶表示画素に印加される。
従つて一般にON電圧VON及びOFF電圧OFFは、
n桁マトリクスにおいて VON(n、a)=√((+1)2・1+(
−1)・12)・VO VOFF(n、a)=√((+1)2・1+(
−1)・12)・VO となり、又駆動電圧比α=VON/VOFFとすると α(n、a)=√((+1)2++1)((+1)2++1
)=α(n、√=√(√+1)(√+1) となる。ここでVOはセグメント電極駆動回路の
波高値電圧を示す。
従つて最適のaを定めたとした場合でもn=
121とするとα(121、11)=√1210≒1.1である。
階調表示を行う場合は該選択駆動位相を分割し、
その一方の位相pにおいてa、残り位相q=(1
−p)の期間で−aと符号を変えてやる事でαの
最大値から最小値までの間の値をとる事ができ
る。
α(n、a、p)=√((+1)2・+(
−1)2・(1−)++1)((+1)2+−
1) ここで、αmaxの値を大にするための1つの方
法は、表示パネルを上下2つの領域に区分し、上
半面を例えば60〜64桁の時分割駆動し、これと別
に下半面を同じく60〜64桁で時分割駆動するもの
である。
この場合上半面及び下半面のビデオ画像は一た
ん大容量の記憶回路に記憶させ、上半面と下半面
は同時に60〜64桁時分割駆動する。上半面と下半
面のタイミングパルスは同じものを使用できる。
この方式は高価なビデオメモリ回路を要する点及
びメモリコントロール回路を要する点で不利であ
る。
もう1つの方式は1つのタイミング電極線に2
つ以上の表示用セグメント電極を配列する多重化
である。例えば64本のタイミング電極線に対向し
て配置するセグメント電極を2つずつ形成する
と、2倍の128本の画素列が形成されるが、これ
を2重化駆動で2本ずつ64桁時分割駆動する事が
できる。但しビデオ信号を2水平ライン分ずつ記
憶する記憶回路が必要である。
本発明は上記難点の克服(駆動の時分割桁数の
抑圧及びメモリ回路の節約)を目的として構成さ
れたものである。
上記の難点の第1はビデオメモリの使用である
が、本駆動方式の採用により、大容量のビデオメ
モリ回路なしでテレビの表示を行う事が可能にな
る。更に時分割桁数の増加を押えた駆動も可能で
ある。
本発明においては、液晶駆動において液晶画素
が液晶の応答時間を平均時間とする印加電圧の実
効値の時間移動平均の値に応答する実効値応答理
論に基づいており、画像表示パネルをいくつかの
複数領域に分割し、各分割領域内で液晶を時分割
駆動すると共に、各駆動選択領域は位相を分けて
時分割的に順次駆動を行ない、画素の選択駆動を
行なわない予め設定された位相の一部において、
各領域内のタイミング電圧とセグトメント電圧を
等しくして液晶への印加電圧を零にして、液晶の
駆動を休止する。
例えば画面を上下に2分して画像表示を行う場
合、通常の駆動では水平電極線120とすると
120桁時分割駆動となつて1/120位相が選択駆動位
相あり119/120位相が非選択位相時の実効電圧に
よる、コントラスト低下をもたらすバイアス駆動
位相になるが、本駆動方式利用で1/2休止とする
と、1/120位相が選択駆動位相、59/120位相がバ
イアス駆動位相、60/120位相が画素印加電圧0の
休止位相となつて実効平均バイアス駆動電圧を約
半分にできる。
休止位相幅は0%から非選択領域位相の全位相
の100%まで自由に選択できるが、休止位相にお
いては移動平均の駆動電圧が低下するので、画面
のちらつきや駆動画素領域境界で画素の見栄えが
異なる場合生じるから、休止位相の設定位置は休
止可能な位相の中心部にしたり分割分散配置とす
るほうが実際的かつ有効である。
このようにバイアス位相のある割合を休止位相
にすることによつて、画素液晶駆動のVON/VOFF
の比率を高めることができ、120桁時分割駆動に
もかからず60桁時分割駆動と等しいコントラスト
を得ることができるが、通常は休止位相付時分割
駆動の位相を少しせばめて、70ないし80桁駆動相
当のコントラストしている。
休止位相の効果を実現するにはブロツク単位で
タイミング電圧とセグメント電圧をできるだけ一
致させないと効果が小さいから、必ずしも画面を
自由に分割できるわけではない。上下に2分する
場合は、上半面のセグメント電極引出線は全て上
に、又下半面の引出線は全て下側にと分けて引出
せ、かつこれに対応して水平電極線も完全に上、
下に分離できるので、休止位相付駆動方式を実施
し易い。
特に120桁の単純マトリクス或は240桁の2重な
いし4重マトリクス(実質120桁時分割マトリク
ス用パネル)において画面を上下に分割した画素
構成とその休止位相付駆動方式は特に画素形成の
ための電極パタンの単純化と画像メモリ不要の2
点から非常に有効である。
更に本休止位相駆動方式を、より画素の多い液
晶表示パネルに適用する場合は、画素区分を2よ
り多数にする。垂直方向或は水平方向に画素領域
を細分配列し、休止駆動と多重化駆動を組合せる
事により水平線500本、横方向分解能750程度の
TV画像表示を64桁時分割駆動でき実現できる。
又この手法でカラーストライプフイルタを画素
と重ねて形成する事により、カラー液晶テレビ表
示が可能である。
本発明の液晶表示パネルの構成例と駆動例に関
しては、特願昭57−23176にやや詳しく記述され
ている。
第1図は、本発明による液晶表示テレビ受信機
の構成の一実施例で、上下2分割面を休止位相付
で交互に駆動している。
第2図は交互引出線タイプの画面構成の従来の
駆動方式を採用するテレビ受信機の構成を示し、
第3図は上下2分割の画面構成で、画像メモリを
用いて上下画面を並列的に駆動するとした従来使
用された駆動方式の液晶テレビ受信機の構成を示
す。
第1図、第2図、第3図において、102,2
02,302は受信アンテナで、104,20
4,304は選局機構、106,206,306
は中間周波数増巾回路、108,208,308
は検波回路、110,210,310は音成増
巾、112,212,312は発音機構、12
0,220,320はビデオ信号のアナログ電圧
をデジタルコードに変換するA/D変換機構、1
22,222,322は同期検出機構、160,
260,360は液晶表示パネル、140,24
0,340は液晶時分割マトリクス駆動のための
タイミング信号発生回路である。160,26
0,360は液晶表示パネルであつて液晶表示パ
ネル上で横線はタイミング電極、たて線はセグメ
ント駆動電極を表わしており、タイミング電極に
は表示情報と無関係に時間の函数として定められ
たタイミング電圧が印加され、セグメント電極に
は表示すべき情報に応じてタイミング信号に対応
して個々の表示画素を独立に制御・表示するため
のセグメント電圧が印加される。
表示画素はタイミング電極線とセグメント電極
線とにはさまれた個所すなわち第1図〜第3図に
おけるタイミング信号の横線と、セグメント信号
のたて線との交点に位置している。
第1図は本発明の休止位相は液晶パネル駆動方
式を適用した受信機の1実施例であり、第2図及
び第3図は従来知られた液晶パネル駆動方式を適
用したテレビ受信機の構成例である。相互の比較
がやり易いように各方式の表示画素の数を等しく
して示してある。
第2図において、電気的観点から見ると5桁マ
トリクス駆動で100個の画素から組立てられてい
るが、実際の画面を構成する場合には電極の位置
を移動させて10行10列の画素配列に見えるように
する2重マトリクス配列とする。セグメント電極
線を表示画面260の上及び下から交互に引出し
ているのは、引出線の間隔を広く取るための工夫
である。
第2図では2重マトリクス画素配列の採用によ
り、10行10列の画素を5桁の時分割駆動する事を
行つており、多重駆動による時分割数の低下を実
現できる。
しかしこの場合、多重駆動化により時分割数の
低下したぶんだけセグメント電極の数が増加して
おり、n多重化で時分割数を1/nとすると、セ
グメント電極数はn倍になり、電極線のひきまわ
し形状の複雑化による電極パタンの有効面積比率
の低下と収率の低下の欠点を伴なう事になる。
(n=自然数) 第3図は表示画面を上下に2分してセグメント
電極線を高さ方向の1/2にとどめるようにした
もので、第2図の2重マトリクス電極配置と共通
の思想に基づいている。
しかし第2図の方式に於てテレビ放送で送られ
て来た時系列上の画素データを一水平画素ライン
毎に線順次駆動できるのに対して、第3図の方式
では1/2画面メモリを用いて同一タイミング信号
に対して上下の各1/2の画面を同時駆動してやる
必要がある。もしもこの画面メモリを省略する
と、上半画面を駆動しているときに下半画面は非
点灯状態で比較低電圧の非点灯電圧が印加され、
逆に下半画面を駆動している時に上半画面は非点
灯電圧が印加されて、第3図が5本のタイミング
信号を用いた時分割数5の駆動であるにもかかわ
らず、時分割数10の場合と同等の低い「点灯電
圧/非点灯電圧」比を得る事になる。
第2図で242,252はシフトレジスタであ
つて、点順次で送られて来た画素情報を線順次に
変換するための回路であり、一水平画素線ぶんの
情報の変換を行う。244,254はラインメモ
リ回路であつて例えばラツチ回路或はシフトレジ
スタであつて、一水平画素線ぶんの画素情報を記
憶する。246,256はセグメント駆動回路で
あつて、画素情報基づきパルス巾変調する。
第3図の回路で346,356はパルス巾変調
のセグメント駆動回路である。344,354は
画面メモリであつて、ラツチ回路或はシフトレジ
スタから構成できるが、記憶容量は一水平画素線
に要する記憶容量の数十倍ない数百倍を要する。
例えば水平画素線上の画素を300個、1画素あ
たり3ビツトの階調情報を必要とすると、一水平
画素線に必要なラインメモリは900ビツトである
が、画面が水平線220本で構成されているとする
と画面メモリは198キロビツトを必要とする。画
面メモリを節約して1/2画面で済ませたとしても、
100キロビツト程要し、高価になる。カラー化し
た場合には更にメモリーコストの影響が大きい。
第2図と第3図ではタイミング信号の形が異な
つており、第2図で最初の水平画素線の駆動信号
の始まりと第1番目のタイミングパルスの始まり
とが一致しており、多重度nならばn本の水平画
素線が1つのタイミング信号の駆動位相に一致し
て同時に駆動され、最後の水平画素線の駆動信号
と最後のタイミング信号の駆動位相が一致する。
第3図では、第2図の駆動方式と同様ではある
が、上半画面の最初の水平画素線の駆動位相と1
番目のタイミング信号の駆動位相が一致すると共
に、最後のタイミング信号の駆動位相と上半画面
の最後の水平画素線の駆動位相が一致するので、
下半画面の駆動と上半面の駆動は併行して行わ
れ、タイミング信号の周期は第3図の方が1/2に
短縮される。
本発明の休止位相付駆動の応用の方法は種々あ
るが、第3図の画面メモリ節約の視点から適用法
を考えると容易に実現できるものがある。
第1図に示すごとく、駆動したい画素領域専用
のタイミング信号とセグメント信号を組にして供
給し、駆動しない位相で両者の電位を一致させる
と、第3図で問題になつた上半画面駆動時の下半
面の印加電圧が0、下半画面駆動時の上半画面の
印加電圧が0になるから、点灯と非点灯画素の電
圧比が低下する事なく、かつ画面メモリなしでテ
レビ画面を時分割駆動できる。
第1図で140,150は点順次画素データを
線順次に変換するための回路で、例えばシフトレ
ジスタを用いる。144,154はラインメモリ
回路で一水平画素線ぶんの情報を記憶し、シフト
レジスタやラツチ回路で構成される。146,1
56は駆動回路であつて、タイミングパルスの電
位変化同方向の変化か逆方向への変化かを位相的
に切分けて選択し、位相の巾で階調駆動のための
パルス巾変調を行う。
休止位相の存在のために液晶画素駆動のデユー
テイ比は小さくなり、そのぶん駆動電圧は高くし
なければならない。デユーテイ比が1/2になつ
た場合、駆動電圧は√2倍にする必要がある。
休止位相の割合を減らすと、電圧を高くする割
合も減つてくる。
以上をまとめると、多重マトリクス駆動の配線
パタンの複雑さを減ずるには画面を分割してセグ
メント線をまとめて取出す方式例えば上下分割方
式が有利であるが、画面メモリ回路が必要であ
る。
休止位相付駆動方式の適用により、メモリ回路
が節約でき、電極パタンの簡潔さと組合せ効果が
大きい。画面分割の方法は、伝送されてくる画素
の順に対応して分割するか、或はパネルからの引
出線の引出し易いような分割にすれば良い。
タイミング駆動電圧波形及びセグメント駆動電
圧波形の例を第4図に示す。TP1B〜TP5Bは第
3図の如き通常の駆動のタイミング信号電圧波形
を示し、SEGBはこのタイミング信号に対応する
セグメント信号電圧波形を示しており、SEGBの
実線波形がTP1B〜TP5Bのいずれのタイミング
に対しても点灯を、破線の場合が消灯を行う電波
形であり、両波形に位相分割で切り分ける事によ
り任意のタイミング電極TP1B〜TP5BとSEGB
とにはさまれた個所の液晶表示画素部分を点灯か
ら消灯まで任意の階調駆動できる。
TP1C〜TP5Cは第2図の駆動方式に対応した
タイミング電圧波形、SEGCは同タイミング電圧
波形に対応したセグメント電圧波形を示し、いず
れも周期がTP1B〜TP5Bの半分になつている。
TP1A〜TP10A及びSEG1A、SEG2A、は第1
図の駆動方式に対応するものであつて、TP1A/
TP10Aの周期はTP1B〜TP5Bに等しく、デユー
テイ比はその1/2である。
SEG1AはTP1A〜TP5Aに対応するセグメン
ト信号、SEG2AはTP6A〜TP10Aに対応するセ
グメント信号で、いずれも休止位相をTP1A〜
TP5A或いはTP6A〜TP10Aの半周期分だけ備え
ていて、タイミング駆動信号電極とセグメント駆
動信号電極とにはさまれた画素の液晶駆動におい
て、タイミング信号の丁度1/2の周期だけ駆動
電圧が0になつている。
液晶の駆動は印加電圧の2重平均平行根(通称
のrms値)に対応して行われる事が判つており、
タイミング信号の周期が液晶の応答時間より充分
短ければ、印加電圧0の休止位相の存在は平均化
で無視できるようになり、平均駆動電圧で考えれ
ば良い。休止位相は位相の50%である必要はな
く、表示画面の領域区分の数に応じて増減できる
事は明らかである。
例えば画面を4つに分割する場合に75%の休止
位相を設ける事は自然であり、或は80%を休止位
相として共通10%の全領域の休止位相を設定して
も良い。
例えば液晶の駆動における温度特性を補償する
のにこの全休止位相の量を調整する事が可能であ
る。
同様に全領域を駆動するバイアス駆動位相を設
定する事もできて、この場合には前記75%の休止
位相の期間が減少する事になる。画面を複数の領
域に分けて休止位相付駆動を行う場合に区分の数
が増えると、タイミング電極線及びセグメント電
極線を他の電極線と交叉なしで引出すための配列
は難しくなるが、可能である。
又、本発明の休止位相付駆動方式は多重駆動電
極配列と組合せて用いる事が可能で、64桁の時分
割駆動と2重マトリクス配列と上下引出線構造の
3/4休止位相駆動の組合せで従来無理と思われて
いた512×760程度の通常のテレビの画素密度の液
晶表示が可能になる。
休止位相における電圧の印加方法はいくつかあ
るが、セグメント電極とタイミング電極を 双方等しい直流レベルに接続する。例えば電
源の正・負の一方の電極に電界効果トランジス
タスイツチを介してセグメント電極及びタイミ
ング電極線を接続する。
休止電位は時間の函数で変動するものとし、
双方を休止位相において該変動する休止電位に
等しくなるように、電界効果トランジスタでセ
グメント電極とタイミング電極を短絡する。
という方法がある。の直流電位に固定する方法
は、使用する半導体電子スイツチ素子の導電タイ
プを該直流レベルに対応して変える事ができる便
利さがある。のタイプは更に細く分類するとセ
グメントもしくはタイミング電極線の一方を駆動
電源回路から切離して、他方の電極線に接続する
方法と、共に駆動電源回路から切離して、共通の
“休止位相電位”に接続する方法がある。休止位
相電位は別個に用意した変動電圧源にする事がで
きる。
の方法は、変動電源の電位を時分割的に切換
える事により、液晶駆動電圧の平均値を0とする
事が容易な利点があるが、P・N両電導タイプの
電界効果トランジスタ対でトランスミツシヨンゲ
ートにして用いる必要がある。
その点、正の最高電位もしくは負の最低電位を
休止位相電位とすならば、それぞれPチヤネル電
界効果トランジスタだけ、或はNチヤネル電界効
果トランジスタだけで回路を構成できる。
一般にn位相分割の休止位相付駆動を行う事に
より、液晶駆動の瞬間駆動電圧は√倍に高電圧
化する。しかし、n位相分割の結果、高デユーテ
イ比駆動にもかかわらず液晶駆動電圧のVON
VOFF比が大きく取れる。
通常の液晶マトリクス駆動においては、セグメ
ント駆動ICとタイミング駆動ICの共通をはかる
ため共通設計となつており、高耐圧と集積密度の
両立の点で無理がある。
ここで表示情報に依存して歩形を変えるセグメ
ント駆動回路は複雑になり、表示情報により波形
を変えないタイミング駆動用の回路は簡単である
事から、セグメント駆動ICを低電圧動作として
高密度構成とし、タイミング駆動ICを高電圧動
作低密度構成と分離設計する事により、高密度と
高耐圧の要求を満足させる事ができる。
以上の如く本発明の休止位相付駆動方式によれ
ば高密度高分割の画像が表示が可能となり実用上
の利益が大きい。
【図面の簡単な説明】
第1図は本発明の休止位相付駆動方式を用いた
液晶テレビ受像機の構成を示すブロツク図。第2
図は従来の液晶テレビ受像機の構成を示すブロツ
ク図。第3図は画面を上下2分割した従来の液晶
テレビ受像機の構成を示すブロツク図。第4図は
第1図、第2図、第3図の駆動波形のタイミング
図である。 220,320……A/D変換機構、160,
260,360……液晶表示パネル、130,2
30,330……タイミングドライバ、122,
222,322……同期検出タイミング発生回
路、142,242,152,252……シフト
レジスタ、144,154,244,254……
ラインメモリ、160……上画面、164……下
画面。

Claims (1)

  1. 【特許請求の範囲】 1 テレビ信号を受信し、時分割駆動されるマト
    リクス状画素配置の液晶表示パネルに該テレビ信
    号に基づく画像を表示する液晶テレビ受信装置に
    おいて、該液晶表示パネルの画素群を複数の領域
    に分割した液晶パネルにするとともに、分割され
    た各領域を順次選択し、選択された領域ではテレ
    ビ信号に基づく画像を表示し、非選択の領域では
    該領域内の少なくとも一部の画素に印加される電
    圧がゼロである休止位相にする休止位相付時分割
    液晶駆動回路を設けた事を特徴とする液晶テレビ
    受信装置。 2 休止位相付時分割液晶駆動回路は、時分割駆
    動において時間の関数で電圧波形が定められるタ
    イミング電極電位と時間と表示情報の関数で波形
    が定められるセグメント電極電位とを出力し、非
    選択駆動位相の一部において、各領域のタイミン
    グ電極およびセグメント電極の各々を共に等しい
    値の一定もしくは変動する電位に接続する回路を
    備えた事を特徴とする特許請求範囲第1項記載の
    液晶テレビ受信装置。 3 休止位相付時分割液晶駆動回路は、時分割駆
    動のタイミング電極とをセグメント電極とを短絡
    する電子的なスイツチング素子を備え、休止位相
    において該休止画素駆動電極を短絡する事を特徴
    とする特許請求範囲第1項記載の液晶テレビ受信
    装置。 4 休止位相付時分割液晶駆動回路は、時分割駆
    動のセグメント電極駆動回路とタイミング電極駆
    動回路を備え、該セグメント電極駆動回路の出力
    電圧波形は2値論理回路の出力であつて、表示情
    報に対応して2値を取る位相を変える波形とし、
    タイミング電極駆動回路のタイミング電圧波形は
    時間の函数で波形が定められてかつ駆動位相では
    セグメント駆動電圧波形よりも波高値の高い多値
    駆動波形とし、更に休止位相ではセグメント電極
    駆動回路の非点灯電圧波形と等しい2値電圧波形
    とした事を特徴とする特許請求範囲第1項記載の
    液晶テレビ受信装置。 5 休止位相付時分割液晶駆動回路は相補型電界
    効果トランジスタ回路により構成され、該休止位
    相における電位はPチヤネル電界効果トランジス
    タ及びNチヤネル電界効果トラジスタを介して液
    晶表示画素に伝達される事を特徴とする特許請求
    範囲第1項記載の液晶テレビ受信装置。 6 液晶表示パネルは、時分割で電送されてくる
    画素情報の順序に対応して分割される複数の画素
    領域に分割され、各画素領域を駆動するためのタ
    イミング信号源回路を備え、表示画面を水平画素
    ライン毎に順次駆動する事により休止位相付時分
    割駆動される事を特徴とする特許請求範囲第1項
    記載の液晶テレビ受信装置。 7 液晶表示パネルを上半面と下半面に2分し、
    休止位相付時分割駆動においては、上半面の画像
    の描き替え駆動時に下半面の一部の駆動位相で印
    加電圧を抑圧し、下半面の画像の描き替え駆動時
    に上半面の一部の駆動位相で印加電圧を抑圧する
    回路を備えた事を特徴とする特許請求範囲第1項
    記載の液晶テレビ受信装置。 8 休止位相付時分割駆動の液晶駆動回路は、液
    晶表示パネルの各画素群に共通の休止位相を備え
    た事を特徴とする特許請求範囲第1項記載の液晶
    テレビ受信装置。 9 時分割駆動の液晶表示パネルを備えた液晶テ
    レビ受信装置において、表示行を指定する時間の
    関数で電圧波形が定められるタイミング電極電圧
    の波高値を、時間と表示情報の関数で電圧波形の
    定められるセグメント電極電圧の波高値に対し、
    休止位相分を含めた時分割桁数の大略平方根倍の
    高い電圧を印加し、セグメント電極電圧を相対的
    に低い値に設定した事を特徴とする特許請求範囲
    第1項記載の液晶テレビ受信装置。 10 時分割駆動の液晶表示パネルを備えた液晶
    テレビ受信装置において、画素群を入り混ぜた配
    列の第1及び第2の群に分け、第1の画都群を駆
    動する第1の位相において、第2の画素群を休止
    駆動位相に置き、第2の画素群を駆動すべく電圧
    を印加する第2の位相において該1の画素群を休
    止位相駆動とする液晶表示パネルを備えたことを
    特徴とする液晶テレビ受信装置。 11 時分割駆動の液晶表示パネルを備えた液晶
    テレビ受信装置において、表示画素を複数の画素
    領域に分割された多重マトリクス電極構成とし、
    該液晶表示パネルを休止位相駆動する多重マトリ
    クス休止位相駆動の液晶表示パネルを備えた事を
    特徴とする液晶テレビ受信装置。
JP58051327A 1983-03-26 1983-03-26 液晶テレビ受信装置 Granted JPS59176985A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP58051327A JPS59176985A (ja) 1983-03-26 1983-03-26 液晶テレビ受信装置
US06/592,172 US4630122A (en) 1983-03-26 1984-03-22 Television receiver with liquid crystal matrix display panel
FR8404684A FR2543341B1 (fr) 1983-03-26 1984-03-26 Recepteur de television utilisant un ecran de visualisation matriciel a cristaux liquides
DE19843411102 DE3411102A1 (de) 1983-03-26 1984-03-26 Fernsehempfaenger mit einem fluessigkristall-matrix-anzeigefeld
GB08407798A GB2139395B (en) 1983-03-26 1984-03-26 Television receiver with liquid crystal matrix display panel
GB08630890A GB2183888B (en) 1983-03-26 1986-12-24 Electronic display apparatus
SG32688A SG32688G (en) 1983-03-26 1988-05-25 Electronic display apparatus
HK605/88A HK60588A (en) 1983-03-26 1988-08-11 Electronic display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58051327A JPS59176985A (ja) 1983-03-26 1983-03-26 液晶テレビ受信装置

Publications (2)

Publication Number Publication Date
JPS59176985A JPS59176985A (ja) 1984-10-06
JPH055113B2 true JPH055113B2 (ja) 1993-01-21

Family

ID=12883819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58051327A Granted JPS59176985A (ja) 1983-03-26 1983-03-26 液晶テレビ受信装置

Country Status (6)

Country Link
US (1) US4630122A (ja)
JP (1) JPS59176985A (ja)
DE (1) DE3411102A1 (ja)
FR (1) FR2543341B1 (ja)
GB (2) GB2139395B (ja)
HK (1) HK60588A (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121391A (ja) * 1982-12-28 1984-07-13 シチズン時計株式会社 液晶表示装置
US5093737A (en) * 1984-02-17 1992-03-03 Canon Kabushiki Kaisha Method for driving a ferroelectric optical modulation device therefor to apply an erasing voltage in the first step
JPH0654960B2 (ja) * 1983-10-20 1994-07-20 シチズン時計株式会社 液晶表示装置の駆動方法
US5633652A (en) * 1984-02-17 1997-05-27 Canon Kabushiki Kaisha Method for driving optical modulation device
JPS6125184A (ja) * 1984-07-13 1986-02-04 株式会社 アスキ− 表示制御装置
JPS6177920A (ja) * 1984-09-22 1986-04-21 Sharp Corp 入力および液晶表示を行なう装置
JPS61110198A (ja) * 1984-11-05 1986-05-28 株式会社東芝 マトリクス形表示装置
JPS61124990A (ja) * 1984-11-22 1986-06-12 沖電気工業株式会社 Lcdマトリクスパネル駆動回路
US4745485A (en) * 1985-01-28 1988-05-17 Sanyo Electric Co., Ltd Picture display device
JPH0766249B2 (ja) * 1985-03-15 1995-07-19 シャープ株式会社 液晶表示装置の駆動方法
JPS61213896A (ja) * 1985-03-19 1986-09-22 株式会社 アスキ− デイスプレイコントロ−ラ
JPS61219023A (ja) * 1985-03-23 1986-09-29 Sharp Corp 液晶表示装置
US4816816A (en) * 1985-06-17 1989-03-28 Casio Computer Co., Ltd. Liquid-crystal display apparatus
JPH0772771B2 (ja) * 1985-08-26 1995-08-02 シチズン時計株式会社 液晶表示装置
JPH0685108B2 (ja) * 1985-08-29 1994-10-26 キヤノン株式会社 マトリクス表示パネル
US4742347A (en) * 1986-01-17 1988-05-03 International Business Machines Corporation Refreshing circuit for multi-panel display
JPH0652938B2 (ja) * 1986-01-28 1994-07-06 株式会社精工舎 液晶表示装置
JPH0754377B2 (ja) * 1986-02-07 1995-06-07 シチズン時計株式会社 液晶駆動方式
JPS62218943A (ja) * 1986-03-19 1987-09-26 Sharp Corp 液晶表示装置
JPH0776866B2 (ja) * 1986-03-27 1995-08-16 株式会社東芝 液晶表示装置における駆動回路
KR880005792A (ko) * 1986-10-21 1988-06-30 가시오 다다오 화상(畵橡)표시장치
JPS63155189A (ja) * 1986-12-19 1988-06-28 富士通機電株式会社 Fl表示装置
US6326943B1 (en) * 1987-03-31 2001-12-04 Canon Kabushiki Kaisha Display device
DE3720353A1 (de) * 1987-06-19 1989-01-05 Online Tech Datenuebertragungs Verfahren und schaltungsanordnung zur ansteuerung einer bildwiedergabeeinrichtung
US5005013A (en) * 1987-07-16 1991-04-02 Casio Computer Co., Ltd. Pager with a display function
US5138312A (en) * 1987-07-16 1992-08-11 Casio Computer Co., Ltd. Pager with a television function
JP2906057B2 (ja) * 1987-08-13 1999-06-14 セイコーエプソン株式会社 液晶表示装置
US5179371A (en) * 1987-08-13 1993-01-12 Seiko Epson Corporation Liquid crystal display device for reducing unevenness of display
US5175535A (en) * 1987-08-13 1992-12-29 Seiko Epson Corporation Circuit for driving a liquid crystal display device
US5202676A (en) * 1988-08-15 1993-04-13 Seiko Epson Corporation Circuit for driving a liquid crystal display device and method for driving thereof
JP2702941B2 (ja) * 1987-10-28 1998-01-26 株式会社日立製作所 液晶表示装置
US5049865A (en) * 1987-10-29 1991-09-17 Nec Corporation Display apparatus
US6091392A (en) * 1987-11-10 2000-07-18 Seiko Epson Corporation Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end
DE3836558A1 (de) * 1988-10-27 1990-05-03 Bayerische Motoren Werke Ag Verfahren und einrichtung zum erzeugen eines fernsehbildes auf einem digitalen bildschirm, insbesondere einer matrixanzeige
JP2771266B2 (ja) * 1989-07-28 1998-07-02 株式会社日立製作所 多方式の映像信号の再生表示装置
US5172105A (en) * 1989-12-20 1992-12-15 Canon Kabushiki Kaisha Display apparatus
FR2657987B1 (fr) * 1990-02-06 1992-04-10 Commissariat Energie Atomique Procede de commande d'un ecran matriciel comportant deux parties independantes et dispositif pour sa mise en óoeuvre.
JPH0748148B2 (ja) * 1991-01-25 1995-05-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示コントローラ、液晶表示装置、及び情報処理装置
US5485173A (en) * 1991-04-01 1996-01-16 In Focus Systems, Inc. LCD addressing system and method
US5680147A (en) * 1991-05-20 1997-10-21 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5266937A (en) * 1991-11-25 1993-11-30 Copytele, Inc. Method for writing data to an electrophoretic display panel
WO1993019452A1 (en) * 1992-03-20 1993-09-30 Vlsi Technology, Inc. Vga controller using address translation to drive a dual scan lcd panel and method therefor
JPH07140941A (ja) * 1993-11-19 1995-06-02 Ricoh Co Ltd 液晶表示変換装置
US5739803A (en) * 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
JP3059048B2 (ja) * 1994-05-19 2000-07-04 シャープ株式会社 液晶表示装置及びその駆動方法
DE69532017T2 (de) * 1994-06-06 2004-08-05 Canon K.K. Gleichstromkompensation für Anzeige mit Zeilensprung
DE4432065A1 (de) * 1994-09-09 1996-03-14 Lueder Ernst Verfahren und Schaltungsanordnung zur Wandlung eines digitalen Datenwortes mit N Bit in einen analogen Spannungswert
US5617113A (en) * 1994-09-29 1997-04-01 In Focus Systems, Inc. Memory configuration for display information
JP3253481B2 (ja) * 1995-03-28 2002-02-04 シャープ株式会社 メモリインターフェイス回路
JP3520131B2 (ja) * 1995-05-15 2004-04-19 株式会社東芝 液晶表示装置
US5900857A (en) * 1995-05-17 1999-05-04 Asahi Glass Company Ltd. Method of driving a liquid crystal display device and a driving circuit for the liquid crystal display device
JP3428786B2 (ja) * 1995-10-05 2003-07-22 シャープ株式会社 表示装置の駆動方法および液晶表示装置
GB2321993B (en) * 1997-02-05 2001-02-28 Nokia Mobile Phones Ltd Display with icon row
TW439000B (en) 1997-04-28 2001-06-07 Matsushita Electric Ind Co Ltd Liquid crystal display device and its driving method
JP3815766B2 (ja) 1998-01-28 2006-08-30 キヤノン株式会社 二次元撮像装置
KR100381862B1 (ko) * 2000-11-22 2003-05-01 삼성전자주식회사 액정 표시 장치
GB0030592D0 (en) 2000-12-15 2001-01-31 Koninkl Philips Electronics Nv Active matrix device with reduced power consumption
GB0205479D0 (en) * 2002-03-08 2002-04-24 Koninkl Philips Electronics Nv Matrix display devices
US7388565B2 (en) * 2003-12-02 2008-06-17 Stmicroelectronics Pvt. Ltd. LCD driver with adjustable contrast
TW200728881A (en) * 2006-01-23 2007-08-01 Tpo Hong Kong Holding Ltd Active matrix display device
EP1811492A1 (en) * 2006-01-23 2007-07-25 TPO Hong Kong Holding Limited Active matrix display device
JP2012247500A (ja) * 2011-05-25 2012-12-13 Sumitomo Wiring Syst Ltd 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178291A (en) * 1981-04-27 1982-11-02 Sanyo Electric Co Delay matrix display system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3787834A (en) * 1972-12-29 1974-01-22 Ibm Liquid crystal display system
US3891307A (en) * 1973-03-20 1975-06-24 Matsushita Electric Ind Co Ltd Phase control of the voltages applied to opposite electrodes for a cholesteric to nematic phase transition display
JPS5757718B2 (ja) * 1973-10-19 1982-12-06 Hitachi Ltd
JPS5947911B2 (ja) * 1977-09-26 1984-11-22 セイコーエプソン株式会社 テレビ画像表示用液晶表示装置の透明電極構造
JPS5576393A (en) * 1978-12-04 1980-06-09 Hitachi Ltd Matrix drive method for guestthostttype phase transfer liquid crystal
US4462027A (en) * 1980-02-15 1984-07-24 Texas Instruments Incorporated System and method for improving the multiplexing capability of a liquid crystal display and providing temperature compensation therefor
US4370647A (en) * 1980-02-15 1983-01-25 Texas Instruments Incorporated System and method of driving a multiplexed liquid crystal display by varying the frequency of the drive voltage signal
JPS5741078A (en) * 1980-08-22 1982-03-06 Seiko Epson Corp Synchronizing circuit of matrix television
US4481511A (en) * 1981-01-07 1984-11-06 Hitachi, Ltd. Matrix display device
JPS57144594A (en) * 1981-03-03 1982-09-07 Canon Kk Liquid crystal driving system
GB2118346B (en) * 1982-04-01 1985-07-24 Standard Telephones Cables Ltd Scanning liquid crystal display cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178291A (en) * 1981-04-27 1982-11-02 Sanyo Electric Co Delay matrix display system

Also Published As

Publication number Publication date
JPS59176985A (ja) 1984-10-06
GB2183888B (en) 1987-11-04
HK60588A (en) 1988-08-19
GB8407798D0 (en) 1984-05-02
GB2183888A (en) 1987-06-10
FR2543341B1 (fr) 1988-06-24
US4630122A (en) 1986-12-16
DE3411102A1 (de) 1984-10-04
DE3411102C2 (ja) 1987-03-05
FR2543341A1 (fr) 1984-09-28
GB2139395B (en) 1987-11-11
GB8630890D0 (en) 1987-02-04
GB2139395A (en) 1984-11-07

Similar Documents

Publication Publication Date Title
JPH055113B2 (ja)
US6219022B1 (en) Active matrix display and image forming system
US5225823A (en) Field sequential liquid crystal display with memory integrated within the liquid crystal panel
US5844535A (en) Liquid crystal display in which each pixel is selected by the combination of first and second address lines
US6856308B2 (en) Image display apparatus
US5040874A (en) Liquid crystal display device having interlaced driving circuits for black line interleave of a video signal
JPS59121391A (ja) 液晶表示装置
JPH09504389A (ja) 液晶ディスプレイを駆動する節電型回路及び方法
US8497819B2 (en) Electroluminescent display devices
JPH09325741A (ja) 画像表示システム
JPH01202793A (ja) マトリクス表示装置
JPH09130708A (ja) 液晶画像表示装置
JPH1010546A (ja) 表示装置およびその駆動方法
JPH04502520A (ja) ちらつきのない液晶表示装置駆動器装置
JPH06148680A (ja) マトリクス型液晶表示装置
JPS59169283A (ja) 表示装置
US5654733A (en) Liquid crystal electrooptical device
JPH09114421A (ja) カラー液晶表示装置
CN113870762A (zh) 一种显示面板及其驱动方法、显示装置
US7746306B2 (en) Display device having an improved video signal drive circuit
KR20030033050A (ko) 디스플레이 디바이스 및 이를 위한 구동 방법
US20030063109A1 (en) Flat-panel display device
WO2004040545A1 (ja) 平面表示装置
JP3635587B2 (ja) 画像表示装置
JPH0319557B2 (ja)