JPH05504242A - デジタル信号からアナログ信号へ変換する方法および装置 - Google Patents
デジタル信号からアナログ信号へ変換する方法および装置Info
- Publication number
- JPH05504242A JPH05504242A JP3502454A JP50245491A JPH05504242A JP H05504242 A JPH05504242 A JP H05504242A JP 3502454 A JP3502454 A JP 3502454A JP 50245491 A JP50245491 A JP 50245491A JP H05504242 A JPH05504242 A JP H05504242A
- Authority
- JP
- Japan
- Prior art keywords
- binary number
- converter
- converter device
- mantissa
- floating point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
デジタル信号からアナログ信号へ
変換する方法および装置
本発明は、デジタル信号が2進数、有利」には浮動小数点2進数として発生され
る、デジタル信号からアナログ信号へ変換する方法および装置に関する。浮動小
数点2進数は、M個のビットを有する仮数部と、E個の状態を有する、2を基数
とした指数部とから成る。
例えば、浮動小数点2進数の仮数部が供給されるDA変換器と、該DA変換器に
後置接続されている。浮動小数点2進数の指数部によって制御される切換可能な
重み付は器とから成るDA変換器装置を用いて、デジタル信号は相応のアナログ
信号に変換され、ここにおいてDA変換器装置には場合によっては許容誤差が付
随する。
上述のような浮動小数点表示は単に、計算機レベルのみならず、PC、オールデ
ジタル増幅器、デジタル前置増幅器および信号プロセッサにおいても使用されか
つしばしば算術プロセッサによって支援される。
浮動小数点2進数表示を正しく評価するために、重み付は器は正確に指数部の基
数のべき数において部分切換ないし切換え可能(例えばl、l/2.1/4゜1
/8.1/16)であるべきであり、このことはしばしば重み付は器における非
常に正確に調整された分圧器回路によって保証される。
その際切換可能な増幅部とも称されるこの切換可能な重み付は器は、浮動小数点
2進数の指数部によって制御され、その結果常に変換器値の正しいスケーリング
が行われないし常に正しい切換段が選択される。
この種のDA変換における問題および欠点は、DA変換の精度が重み付は器の切
換段のスケーリングの精度に著しく依存していることである。というのはそうで
なければアナログスケーリングは浮動小数点2進数の形成の際のデジタル領域に
おける換算に相応しないからである。しかし切換段にはしばしな許容誤差が付随
している。十分に高い精度、従って切換段ないしスケーリング段の出来るだけ誤
差の少ない段または出来るだけ僅かな許容誤差を保証するために、切換段は非常
に精密な部品を使用して実現されるかまたは増幅部の分圧器回路(例えば1・1
/2・1/4 : 1/8 :1/16)の形成後に正確に調整するための(調
整用)ポテンショメータを用いて構成される。
高精度の部品を用いた解決法は、これら部品が非常に高価である理由からコスト
がかかる一方、ポテンショメータを用いた解決法は部品の機械的および熱的な長
時間の安定性に問題を有する。
本発明が基礎とする課題は、請求項1の上位概念に記載の方法を、実質的に正確
な、デジタル信号の、アナログ信号への変換を保証するように発展させかつ改良
することである。
基本的にこの課題は、2進数を許容誤差を補償する少なくとも1つの補正係数と
算術結合することによって解決される。有利にはそれぞれの補正係数ないしそれ
ぞれ必要とする補正係数を記憶し、1つまたは複数の異なった2進数に割当てか
つ変換すべき2進数自体によって選択する。
2進数として浮動小数点2進数が発生されるとき、浮動小数点2進数の仮数部は
許容誤差を補償する1つまたは複数の補正係数と算術結合される。その場合算術
結合は有利には乗算および/または加算である。
本発明によりDA変換器装置のアナログ部におけるスケーリング段の正確な調整
が省略される。それに代わってDA変換器に供給される仮数値が補正係数との算
術結合によって浮動小数点2進数の指数部によって制御される切換段の不正確な
スケーリングに、スケーリング後に正確なアナログ出力値が生じるように(予め
)整合される。これにより切換段の許容誤差は、浮動小数点2進数の重み付けな
いしデジタル信号にもはや悪い影響を与えない。
即ちスケーリング段のアナログ調整に代わってデジタル調整が行われる。
更に本発明を用いて、DA変換器の1つ(ないし複数の)システマチックな変換
誤差自体をDA変換器のデジタル側における適当な補正によって、出力側にデジ
タル入力値の正確な変換値が現れるように補正することができる。
仮数値を、増幅器またはAD変換器のその都度選択された切換段の不正確さない
し許容誤差に予め整合することによって驚くべき方法で、部品誤差並びに熱的お
よび機械的な作用の影響を受けずしかも簡単な方法で高価な構成素子ないし部品
の省略を可能にする簡単な方法が提供される。
2進数の浮動小数点表示では有利には、重み付は器の1つまたは複数の誤差を補
正するための補正係数が記憶されかつ重み付は器の切換段のように浮動小数点2
進数の指数部によって相応の補正係数が選択される。
このようにして選択された補正係数の算術結合として乗算が有利である。
有利には、浮動小数点2進数の仮数部はその都度2つの補正係数と算術結合され
、その第1の補正係数は(上述のように)浮動小数点2進数の指数部によって選
択されかつ第2の補正係数は仮数部によって選択される。第2の補正係数と仮数
部との算術結合として加算が有利である。第2の補正係数は、DA変換器のシス
テマチック変換誤差自体の(事前の)補正のために用いられる。
2進数が固定小数点表示において発生されるとき。
補正係数は有利には固定小数点2進数自体によって選択される。ここで本発明は
浮動小数点表示における2進数に限定されていないことがわかる。その理由はシ
ステマチックなりA変換器誤差の補正は同様本発明によって固定小数点数値によ
って行われるからである。
更に、本発明は、デジタル信号が有利には、浮動小数点2進数または固定小数点
2進数として発生されかつDA変換器装置が実質的に、出力側が場合によっては
許容誤差を伴う少なくとも2つの切換段を含んでいる切換可能な重み付は器の入
力側に接続されているDA変換器から成っている、デジタル信号をアナログ信号
に変換するためのDA変換器装置から出発している。
切換段は浮動小数点2進数の指数部によって制御可能である。
これに間して本発明の別の課題は、デジタル信号のアナログ信号への実質的に信
頼できる変換を実施するDA変換器装置を提供することである。
この課題は上述のDA変換器装置において、DA変換器の入力側を算術計算ユニ
ットの出力側に接続し、該算術計算ユニットが変換すべき2道数ないし浮動小数
点2進数の仮数部を許容誤差を補償する少なくとも1つの補正係数に結合するよ
うにしたことによって解決される。
このために、切換段に割当てられた補正係数を浮動小数点2進数の指数部および
/または仮数部によってアドレ指定能ないし制御可能なメモリ、有利にはブロダ
ラム可能な読み出し専用メモリ(FROM)にファイルすると有利である。
制御可能なメモリ、殊にFROMは、信頼できる櫃準部品として数多くの種類お
よび容量のものが容易に入手可能である。そのプログラミングは、1つまたは複
数の計算ユニット装置と同様に簡単にかつ直接的に行うことができる。
更に、切換可能な重み付は器を、DA変換器の出力電圧を2のべき数のステップ
において分圧しかつタップが浮動小数点2進数の指数部によって制御可能である
マルチプレクサに導かれている抵抗回路網によって形成すると有利である。更に
マルチプレクサの出力側は有利にはインピーダンス変換器の入力側に接続されて
おり、インピーダンス変換器の出力側はDA変換器装置のアナログ出力側を形成
している。
更に、変換器装置のデジタル部においてDA変換器および切換可能な重み付は器
の制御を実施し、補正データを有するメモリおよび計算ユニットを含んでおりか
つ2進数ないし仮数データの補正、従って重み付は器の切換段の誤差および/ま
たはDA変換器のシステマチックな誤差の半自動または全自動調整および補正を
行うデジタル信号プロセッサを設けると有利である。
本発明ODA変換方法およびDA変換器装置の実施例および有利な構成はその他
の請求項、以下の説明および図面に示された実施例から明らかである。
第1図は、切換可能な重み付は器を有する公知のDA変換器装置のブロック回路
図であり、第2図は、切換可能な重み付は器の実施例が示されている、第り図の
変換器装置のブロック回路図であり、第3図は、本発明のDA変換器装置のブロ
ック回路図であり、
第4図は、スケーリング誤差を補償するためのデジタル信号プロセッサを有する
DA変換器装置のブロック回路図であり、
第5図は、固定小数点2進数から浮動小数点2進数を発生しかつ仮数部を補正す
るためのデジタル信号プロセッサに対するフローチャートを示す図であり、第6
図は、システマチックDA変換器変換誤差が前以て補正されるDA変換器装置の
ブロック回路図であり、
第7図は、第3図および第6図の回路装置が組み合わされた回路装置のブロック
回路図である。
第1図には、入力側にM個のビットを有する浮動小数点2進数の仮数部が供給さ
れる、M個のビット分解能を有する従来のDA変換器lを備えたDA変換器装置
が示されている。DA変換器の出力側には、浮動小数点2進数の指数部によって
制御されかつE個の切換状態をとることができる切換可能な重み付は器または増
幅器2が後置接続されている。
第1図かられかるように、浮動小数点2進数は固定小数点2進数表示におけるN
個のビットを有するデジタル信号4から論理処理回路3を用いて発生される。
このために信号4の上位E個のビットが検査される。
(2の補数表示において)これらE個のビットのうち上位M個のビットが同じで
あれば、指数部は値E−Xをとりかっ2の補数はX−1ビツトだけ左方向にシフ
トされる(第5図参照)。それがらこのようにしてシフトされた数の上位M個の
ビットが仮数部を形成する。
数の上位2つのビットが等しくなければ(いずれのビットも等しくない)、指数
部は零でありかつシフトされない。というのはすべてのビットが有意であるがら
である(第5図参照)。
浮動小数点2進数表示を考慮するために、切換可能な増幅部または重み付は器2
は、第2図に示されているように(1,1/2.1/4)、数2のべき数におい
て正確に切換可能でなければならない。その場合この装置は、M+E−1個のビ
ット分解能を有するリニヤな変換器に相応する変換領域を有する。第2図におけ
るDA変換器1では、仮数部は16ビツトであり、指数部は2ビツトでありかつ
デジタル信号4は19ビツトである。従って指数部は最大4つの種々の状態をと
ることができる。この表示の精度は、評価器段/増幅器段の精度、従って許容誤
着に依存している。
切換可能な重み付は器2を実現するための1実施例は、第2図に示されているよ
うに、DA変換器lの出力電圧を2のべき敗のステップにおいて分圧し、がっそ
の個々のタップがマルチプレクサ6 (CMOSスイッチ)に導かれている抵抗
回路網5である。マルチプレクサ6は浮動小数点2進数の指数部によって制御さ
れ、その結果書に変換器値の正しいスケーリングが行われる。その際マルチプレ
クサ6はこの場合(第3図)4つの異なった状態をとることができる。しかし分
圧回路網5の抵抗7は非常に正確でなければならない。
というのはそうでなければアナログスケーリングは浮動小数点2進数の形成の際
デジタルレンジの換算に相応しないからである。この精度はこれまで、製造時の
抵抗7の正確な調整によってまたは、第2図に示されているように、調整ポテン
ショメータ7を用いた、組み込みの際の後からの調整によって実現されていた。
しかしポテンショメータを用いた調整には困難がある。
というのはポテンショメータの調整は切換段の、別の回路段に対する全体の分圧
比を変えるからである9マルチプレクサ6の出力側はインピーダンス変換器11
の入力側に接続されており、その出力側12は保持素子17の入力端に接続され
ている。
第3図に示されたDA変換器装置では、スケーリング段、即ち変換器のアナログ
部における抵抗回路網5の抵抗13−16の正確な調整は省略される。それに代
わって、従来のDA変換器に供給されるそれぞれの浮動小数点数の仮数値が、乗
算器8における補正係数との乗算によって、スケーリングの後に正しい出力値が
生じるように、不正確なスケーリングに整合される。
その際指数部によって選択されるそれぞれの切換段には、これら切換段の許容誤
差を調整する相応の補正係数が割り当てられかつ補正係数はメモリユニット、こ
こではROM9にファイルされる。
即ちアナログスケーリングに代わってデジタルスケーリングが採用される。この
方法は、熱的または機械的作用の影響を受けずかつ付加的に蘭単な半または全自
動調整を可能にする。
例えば、回路網5の形成の際に補正係数をめがっそれをROM9 (例えばFR
OM/ROM等)にファイルし、このメモリを浮動小数点2進数の指数部によっ
てアドレス指定しかつそのデータを、仮数データを補正するマルチプレクサ8に
供給することができる。
論理処理回路3およびROM9/マルチプレクサ8から成る装置は有利には、指
数部および仮数部におけるデコーディングおよび第4図に示されているように、
1つのユニットにて補正を行うデジタル信号プロセッサ(DSP)10によって
置換することができる。第5図は、固定小数点−2進数から浮動小数点2進数を
発生しかつ仮数を補正するためのDSPに対するフローチャートを示す。更に、
DSPIOはその付加的な論理回路(図示されていない)によって、例えば歪み
率−解析器または別の適当な装置の外部から供給される測定結果に関して、スケ
ーリング誤差の半または全自動調整を行うことができる。
このために、信号中の誤差が最小になるまで補正係数がステップ毎に変化される
。それから最終的な値が持続的に記憶される。このことは例えば、EEPROM
、EPROMまたはバッテリーバッファを有するSRAMにおいて可能である。
いかに補正の例について説明する:
第3図に示されているように、デジタル信号4は19ビツトを有し、仮数部は1
6ビツトを有し、指数部は2ビツトを有している(すべて2の補数)。DA変換
器は16ビツトの分解能を有している。マルチプレクサは16ビツトの仮数デー
タを15ビツト幅の補正データと乗算して新しい16ビツト幅の仮数データを形
成する。変換器の出力電圧は全出力制御(322768)の際に1vにある。
連鎖分圧器抵抗の基本精度は±1%にあるものと仮定する。
抵抗13.14および15は1%だけ上方にずれており(合計7.07Rン、抵
抗16は1%だけ下方にずれている(0.99R)。
結果的に指数部0を有する最下位の段に対して分圧比Tvl=0.99/8.0
6 C目榎分圧比Tv= 1/8)が生じる。従ってこの段は−1,74%の誤
差を有している。
補正係数の計算。
固定小数点の乗算ではlより小さい値を有する補正係数しか可能でない。
誤差を上方および下方に補正することができるように、補正係数は誤差のない直
接段17に対して(指数3)値32000にセットされる。その他の補正係数は
この係数に対して相対的に計算することができる。
従って上方向への約2%だけの補正が可能である。
すべての値に対して32000/32768だけの増幅度変化が生じ、それは信
号の振幅のみを僅かに低減するが、信号の品質を劣化しない。
従って段0に対する補正係数はKO−に3*TvO/Ti==32000*8.
0610.99/8=32768 (15ビツトに丸められている)と計算され
る。
入力データ32768に対して次のことが成立つ:仮数部=32768+指数部
=0
仮数は係数KO=32556と乗算されなければならない。引き続いて16ビツ
トへのカットが行われる固定小数点−乗算では、変換器に対して値32565が
生じる6発生された出力電圧は0.993804932Vである。
この電圧はそこで分圧比Oによって0.122067851に分圧される。
出力に対する目櫃値は、(増幅度の変化を表している、段3に対する補正係数を
考慮して)32767/s*lV/3276s*32000/3276B=o。
122066587Vである。
誤差は全出力制御に関して−0,0001265%(=19ビット)である。
DA変換器自体も若干またはすべての信号の系に付随する誤差を有する変換−二
の誤差−はシステマチック誤差と称する−を行うものと仮定すれば、このような
誤差の付随する変換は同様本発明の原理によって、即ちデジタルな事前調整によ
フて回避される。その際、デジタル信号がどんな形式であるかは重要でなく、ま
たデジタル信号の補正は2進数の所定の表示に限定されていない。
第6図に示されているように、仮数値または固定小数点数値はメモリのアドレス
指定のために利用される。
メモリにおいてすべてのDA変換誤差に対して適当な補正係数がファイルされか
つ相応のアドレス指定を介して適当な補正係数が到来するデジタル信号によって
選択される。選択された補正係数は別の算術計算ユニット21において選択され
た仮数値または固定小数点数値と結合される。この結合を加算および/または減
算とすれば、効果的である。従ってDA変換器にDA変換器の誤差に相応して予
めセットされた仮数値または固定小数点数値が供給され、その結果DA変換器の
出力側におけるアナログ値は正確に、116図における回路の入力側のデジタル
値と相応する。
更に第7図には、上述の2つの補正形態の組み合わせが示されており、その際計
算ユニット21は、計算ユニット8の前または後のDA変換器に通じた信号路中
にある。共通の計算ユニットが上述の計算ユニットの役目を引き受けかつ補正す
べきデジタル信号をDA変換器装置における誤差に基づいて選択された補正係数
との乗算および/または加算/減算を用いて予め補償し、その結果回路の出力側
に高精度のアナログ値が現れるようにすると、非常に効果的である。
DA変換器装置の誤差の計算は決して完全ではない。
本発明を用いて、DA変換器装置の、ここでは述べない別の誤差も補正すること
ができる。また本発明の方法および装置は、唯一のデジタル信号の変換に限定さ
れず、多数のデジタル信号またはデジタルデータ流の変換にも使用される。
要 約 嗜
浮動小数点2進数表示におけるデジタル信号をアナログ信号に変換するために、
DA変換器の重み付は器段は浮動小数点2進数の指数部の基数のべき数に正確に
部分切換ないし切換可能でなければならない。このことは、重み付は段の非常に
正確に調整された分圧器回路のみが保証することができる。課題は、浮動小数点
2進数表示におけるデジタル信号の、アナログ信号への正確な変換を実施するこ
とである。浮動小数点2進数の仮数部は許容誤差を補償する補正係数と結合、有
利には乗算される。DA変換器の重み付は器のスケーリング段のアナログ調整に
代わってデジタル調整が行われる。DA変換、デジタル増幅器。
国際調査報告
国際調査報告
1“′°゛net li“°”°ゝ°″°”′°”°゛゛”−′°“IM@ l
e“°″°゛゛′“−舶゛°“in the″−−′°””h” ”’3TJ’
♂関1″“”−
Th++MeIIIbersareIIC6MmRN茸i内rhaIIINコρ
*嘗hP+電1デ内畷011−+電10P1111111RTh@1urd噌シ
1*Ppuem6イr:r11a内awsyll*b響amIMI+l$8+電
−+ul慶rtwkllhaff町n+凾■≠獅撃凾撃Pw%「−噸ンltel
lfiletwu1噸en
Claims (16)
- 1.デジタル信号が2進数として発生され、かつ該2進数が供給されるDA変換 器装置を用いて変換が行われ、かつ前記DA変換器装置が場合によっては許容偏 差を含んでいる、デジタル信号からアナログ信号へ変換する方法において、 前記2進数を許容誤差を補償する少なくとも1つの補正係数と算術結合する ことを特徴とするデジタル信号からアナログ信号へ変換する方法。
- 2.補正係数を記憶しかつそれぞれ少なくとも1つの2進数に割当てかつ変換す べき2進数自体によって選択する 請求項1記載の方法。
- 3.2進数を、仮数部とE個の状態を有する、2を基数とした指数部とから成る 浮動小数点2進数として発生し、かつ浮動小数点2進数の仮数部を許容誤差を補 償する少なくとも1つの補正係数と算術結合する 請求項1または2記数の方法。
- 4.浮動小数点2進数の仮数部を2つの補正係数と算術結合し、ここにおいて第 1の補正係数を該浮動小数点2進数の指数部によって選択しかつ第2の補正係数 を仮数部によって選択する 請求項3記載の方法。
- 5.第1の補正係数と指数部との結合として乗算を行い、かつ第2の補正係数と 仮数部との結合として加算を行う 請求項4記載の方法。
- 6.デジタル信号を固定小数点2進数として発生し、かつ補正係数を固定小数点 2進数によって選択する請求項1記載の方法。
- 7.請求項1の方法を実施するためのDA変換器装置(1,2)において、 DA変換器装置の入力側は、変換すべきデジタル信号を許容誤差を補償する少な くとも1つの補正係数と結合する算術計算ユニット(8,21)の出力側に接続 されている ことを特徴とするDA変換器装置。
- 8.補正係数はアドレス指定可能なメモリ(9,20)にファイルされており、 該メモリは、デジタル信号自体によってアドレス指定可能でありかつデジタル信 号に対応する補正係数はデジタル信号自体によって選択可能である 請求項7記載のDA変換器装置。
- 9.計算ユニット(8,21)は乗算器および/または加算器によって形成され ている 請求項7および/または8記載のDA変換器装置。
- 10.デジタル信号はそれぞれ、仮数とE個の状態を有する2を基数とした指数 部とから成る浮動小数点2進数として発生され、かつDA変換器装置は、場合に よってはシステマチックな変換誤差を含んでいるDA変換器(1)から成ってお り、該変換器の出力側は、場合によっては許容誤差を含んでいる少なくとも2つ の回路段を有する切換可能な重み付け器(2)の入力側に接続されており、かつ DA変換器(1)の入力側は、浮動小数点2進数の仮数部を許容誤差を補償する 少なくとも1つの補正係数に結合する算術計算ユニット(8)の出力側に接続さ れている 請求項7から9までのいずれか1項記載のDA変換器装置。
- 11.補正係数は、浮動小数点2進数の指数部および/または仮数部によってア ドレス指定可能ないし制御可能なメモリ(9,20)、有利にはプログラム可能 な読み出し専用メモリ(PROM)にファイルされている 請求項11記載のDA変換器装置。
- 12.切換可能な重み付け器(2)は、DA変換器の出力電圧を指数部の基数の べき数のステップに分圧しかつタップが、浮動小数点2進数の指数部によって制 御可能であるマルチプレクサ(6)に導かれている 請求項10および/または11記載のDA変換器装置。
- 13.マルチプレクサ(6)の出力側はインピーダンス変換器(11)の入力側 に接続されており、かつ該インピーダンス変換器の出力側は保持素子(17)に 接続されている 請求項12記載のDA変換器装置。
- 14.DA変換器装置のデジタル部において切換段誤差の半または全自動調整を 行いかつ算術計算ユニット(8,21)およびアドレス指定可能なないし制御可 能なメモリ(9,20)を含んでいるデジタル信号プロセッサ(10)が設けら れている請求項7から13までのいずれか1項記載のDA変換器装置。
- 15.メモリ(9)は、計算ユニット(8)において浮動小数点2進数の仮数部 と乗算結合される補正係数を選択する、浮動小数点2進数の指数部によって制御 され、および/または浮動小数点2進数の仮数部は、計算ユニット(21)にお いて浮動小数点2進数の仮数部が、付加的に供給されるアドレス指定可能ないし 制御可能なメモリ(20)から補正係数を選択する 請求項7から14までのいずれか1項記載のDA変換器装置。
- 16.算術計算ユニット(21)は、算術計算ユニット(8)の前または後のD A変換器に通じる信号路中に配設されている 請求項15記載のDA変換器装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4002501.2 | 1990-01-29 | ||
DE4002501A DE4002501A1 (de) | 1990-01-29 | 1990-01-29 | Verfahren zur umwandlung von digitalen signalen in analoge signale |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05504242A true JPH05504242A (ja) | 1993-07-01 |
Family
ID=6398967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3502454A Pending JPH05504242A (ja) | 1990-01-29 | 1991-01-19 | デジタル信号からアナログ信号へ変換する方法および装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US5298898A (ja) |
EP (1) | EP0513033B1 (ja) |
JP (1) | JPH05504242A (ja) |
KR (1) | KR100198865B1 (ja) |
AT (1) | ATE114209T1 (ja) |
AU (1) | AU7059691A (ja) |
DE (2) | DE4002501A1 (ja) |
ES (1) | ES2064991T3 (ja) |
HK (1) | HK49996A (ja) |
WO (1) | WO1991011862A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018010646A (ja) * | 2009-06-19 | 2018-01-18 | シンギュラー コンピューティング、エルエルシー | コンパクトな演算処理要素を用いたプロセッシング |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5396241A (en) * | 1993-02-03 | 1995-03-07 | Kaman Instrumentation Corporation | Method and apparatus for digitally controlled linearization of an analog signal |
JPH06249889A (ja) * | 1993-02-27 | 1994-09-09 | Yokogawa Hewlett Packard Ltd | 電圧電流測定ユニットおよび電圧電流測定方法 |
US5642116A (en) * | 1995-03-06 | 1997-06-24 | International Business Machines Corporation | Self calibrating segmented digital-to-analog converter |
US5757298A (en) * | 1996-02-29 | 1998-05-26 | Hewlett-Packard Co. | Method and apparatus for error compensation using a non-linear digital-to-analog converter |
US6316992B1 (en) | 1999-07-29 | 2001-11-13 | Tripath Technology, Inc. | DC offset calibration for a digital switching amplifier |
US6307490B1 (en) | 1999-09-30 | 2001-10-23 | The Engineering Consortium, Inc. | Digital to analog converter trim apparatus and method |
US20060143199A1 (en) * | 2000-03-09 | 2006-06-29 | Pkware, Inc. | System and method for manipulating and managing computer archive files |
US6724248B2 (en) | 2001-04-24 | 2004-04-20 | Tripath Technology, Inc. | DC offset self-calibration system for a digital switching amplifier |
US7026866B2 (en) * | 2003-03-28 | 2006-04-11 | Tripath Technology, Inc. | DC offset self-calibration system for a switching amplifier |
US6940440B1 (en) * | 2003-10-24 | 2005-09-06 | National Semiconductor Corporation | System and method for detecting when an external load is coupled to a video digital-to-analog converter |
US7142047B2 (en) * | 2004-11-29 | 2006-11-28 | Tripath Technology, Inc. | Offset cancellation in a switching amplifier |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0712150B2 (ja) * | 1985-04-19 | 1995-02-08 | ヤマハ株式会社 | ディジタル・アナログ変換器 |
US4774497A (en) * | 1986-07-10 | 1988-09-27 | Tektronix, Inc. | Digital-to-analog converter with gain compensation |
US4885581A (en) * | 1987-02-27 | 1989-12-05 | Nec Corporation | Digital-to-analog converter circuit |
JP2543095B2 (ja) * | 1987-09-14 | 1996-10-16 | 松下電器産業株式会社 | オ―バ―サンプリング型d/a変換器 |
JPH01209817A (ja) * | 1988-02-17 | 1989-08-23 | Yamaha Corp | 浮動少数点形ディジタル・アナログ変換器 |
-
1990
- 1990-01-29 DE DE4002501A patent/DE4002501A1/de not_active Withdrawn
-
1991
- 1991-01-19 WO PCT/EP1991/000101 patent/WO1991011862A1/de active IP Right Grant
- 1991-01-19 DE DE59103545T patent/DE59103545D1/de not_active Expired - Fee Related
- 1991-01-19 AU AU70596/91A patent/AU7059691A/en not_active Abandoned
- 1991-01-19 JP JP3502454A patent/JPH05504242A/ja active Pending
- 1991-01-19 ES ES91902177T patent/ES2064991T3/es not_active Expired - Lifetime
- 1991-01-19 AT AT91902177T patent/ATE114209T1/de not_active IP Right Cessation
- 1991-01-19 EP EP91902177A patent/EP0513033B1/de not_active Expired - Lifetime
-
1992
- 1992-07-29 KR KR1019920701796A patent/KR100198865B1/ko not_active IP Right Cessation
- 1992-08-07 US US07/925,696 patent/US5298898A/en not_active Expired - Fee Related
-
1996
- 1996-03-21 HK HK49996A patent/HK49996A/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018010646A (ja) * | 2009-06-19 | 2018-01-18 | シンギュラー コンピューティング、エルエルシー | コンパクトな演算処理要素を用いたプロセッシング |
Also Published As
Publication number | Publication date |
---|---|
KR100198865B1 (ko) | 1999-06-15 |
DE59103545D1 (de) | 1994-12-22 |
US5298898A (en) | 1994-03-29 |
ATE114209T1 (de) | 1994-12-15 |
HK49996A (en) | 1996-03-29 |
ES2064991T3 (es) | 1995-02-01 |
AU7059691A (en) | 1991-08-21 |
DE4002501A1 (de) | 1991-08-01 |
EP0513033B1 (de) | 1994-11-17 |
EP0513033A1 (de) | 1992-11-19 |
WO1991011862A1 (de) | 1991-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05504242A (ja) | デジタル信号からアナログ信号へ変換する方法および装置 | |
US4494183A (en) | Process variable transmitter having a non-interacting operating range adjustment | |
EP0730794B1 (en) | An efficient architecture for correcting component mismatches and circuit nonlinearities in a/d converters | |
US8471737B2 (en) | System and method for providing high resolution digital-to-analog conversion using low resolution digital-to-analog converters | |
CN112583405B (zh) | Adc误差自动校正方法、装置、模数转换电路及存储介质 | |
KR20070058376A (ko) | 아날로그-디지털 변환기 선형화를 위해 복잡성을 감소시킨비선형 필터들 | |
JPS5873231A (ja) | Ad変換装置 | |
US5134398A (en) | Digital-to-analog converter having a circuit for compensating for variation in output dependent on temperature change | |
JPS63501979A (ja) | 容量測定装置 | |
IE55857B1 (en) | A method to compensate for the truncation error in a sampled signal and a device for carrying out the method | |
US4673917A (en) | Method and apparatus for minimizing digital-to-analog converter correction trims | |
JP2005318582A (ja) | パイプラインadc較正方法およびその装置 | |
JPS5866869A (ja) | ディジタル電圧計 | |
JP2626674B2 (ja) | スパン調整装置 | |
JPS58136134A (ja) | デイジタル・アナログ変換装置 | |
JPH0240567A (ja) | 自動校正機能付電流測定装置 | |
JP3865110B2 (ja) | スパンミスマッチの校正方法及びこれを用いたa/d変換回路 | |
JPS646479B2 (ja) | ||
JPS58222616A (ja) | D/a変換回路 | |
JP2007500480A (ja) | 測定量検出のための電子回路 | |
KR960014162B1 (ko) | 마스터 키보드의 피치밴드 (Pitchbend) 데이타 보정 방법 | |
JPH0677826A (ja) | アナログ−デジタル変換器 | |
JPS6037826A (ja) | A/d変換装置 | |
JPH09148931A (ja) | D/aコンバータの補正回路 | |
JPS60210029A (ja) | 温度補正型d/a変換器 |