JPH01209817A - 浮動少数点形ディジタル・アナログ変換器 - Google Patents
浮動少数点形ディジタル・アナログ変換器Info
- Publication number
- JPH01209817A JPH01209817A JP63034903A JP3490388A JPH01209817A JP H01209817 A JPH01209817 A JP H01209817A JP 63034903 A JP63034903 A JP 63034903A JP 3490388 A JP3490388 A JP 3490388A JP H01209817 A JPH01209817 A JP H01209817A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- input data
- mantissa
- conversion means
- exponent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009966 trimming Methods 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012464 large buffer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、浮動少数点形ディジタル・アナログ変換器
（以下、ＤＡＣと略称する）に係り、特に、コンパクト
ディスクプレーヤ等のディジタルオーディオ機器に適用
して好適な浮動小数点形ＤＡＣに関するものである。
（以下、ＤＡＣと略称する）に係り、特に、コンパクト
ディスクプレーヤ等のディジタルオーディオ機器に適用
して好適な浮動小数点形ＤＡＣに関するものである。
「従来の技術」
例えば、２の補数の２進数の形式で表現される２２ビツ
トのディジタル入力データを、アナログ信号に変換する
浮動小数点形ＤＡＣの構成について、第１図を流用して
説明すれば以下の通りである。この図において、ｌａは
シフト処理部であり、大力バッファ２．２．・・・と、
これら各入力バッファ２゜２．・・・を各々介して供給
される２２ビツトのディジタル入力データ１ｔ＋〜Ｉｏ
の内、上位桁側の７ビツト１１ｔ〜！＋５に基づいて、
その指数部分に対応したシフト数８０〜Ｓ、を出力する
シフト数検出回路３ａと、これらシフト数８０〜Ｓ、に
基づいて入力データ！、。〜Ｉｏをシフトし、１５ビツ
トのディジタル仮数データＭ １４〜Ｍ０を出力するデ
ィジタルシフト回路４と、入力データの最上位ビット１
１１を反転し、仮数データの最上位ビットＭｉｓとして
出力するインバータ５とから構成されている。６はシフ
ト処理部１から出力される仮数データＭ、５〜Ｍ０をア
ナログ信号に変換する仮数部ＤＡＣであり、各ビット毎
に２個ずつ直列接続されたインバータによって、仮数デ
ータＭ ｔ ｓ −Ｍ ０の各ビットのＩｌｏに応じて
、電源を供給／遮断するスイッチ回路７と、このスイッ
チ回路７から出力される電圧を各ビットの重みに応じて
減衰および加算するｒｔ−２Ｒラダー抵抗網８とから構
成されている。９は仮数部ＤＡＣ６から出力される入力
データｔｙ＋〜■。の仮数部分に対応するアナログ信号
と、シフト処理部１ａから出力されるシフト数Ｓ。−８
，に基づいて、入力データ■、〜■。
トのディジタル入力データを、アナログ信号に変換する
浮動小数点形ＤＡＣの構成について、第１図を流用して
説明すれば以下の通りである。この図において、ｌａは
シフト処理部であり、大力バッファ２．２．・・・と、
これら各入力バッファ２゜２．・・・を各々介して供給
される２２ビツトのディジタル入力データ１ｔ＋〜Ｉｏ
の内、上位桁側の７ビツト１１ｔ〜！＋５に基づいて、
その指数部分に対応したシフト数８０〜Ｓ、を出力する
シフト数検出回路３ａと、これらシフト数８０〜Ｓ、に
基づいて入力データ！、。〜Ｉｏをシフトし、１５ビツ
トのディジタル仮数データＭ １４〜Ｍ０を出力するデ
ィジタルシフト回路４と、入力データの最上位ビット１
１１を反転し、仮数データの最上位ビットＭｉｓとして
出力するインバータ５とから構成されている。６はシフ
ト処理部１から出力される仮数データＭ、５〜Ｍ０をア
ナログ信号に変換する仮数部ＤＡＣであり、各ビット毎
に２個ずつ直列接続されたインバータによって、仮数デ
ータＭ ｔ ｓ −Ｍ ０の各ビットのＩｌｏに応じて
、電源を供給／遮断するスイッチ回路７と、このスイッ
チ回路７から出力される電圧を各ビットの重みに応じて
減衰および加算するｒｔ−２Ｒラダー抵抗網８とから構
成されている。９は仮数部ＤＡＣ６から出力される入力
データｔｙ＋〜■。の仮数部分に対応するアナログ信号
と、シフト処理部１ａから出力されるシフト数Ｓ。−８
，に基づいて、入力データ■、〜■。
に対応したアナログ出力信号Ｖ ＯＵＴを出力する指数
部ＤＡＣであり、仮数部ＤＡＣ６から供給されるアナロ
グ信号に、シフト数Ｓ。−８６の重みに応じて基準電圧
ＶＰＭを減衰および加算するＲ−２Ｒラダー抵抗網ｌＯ
と、シフト数Ｓ。−８８の１１０に応じて各々オン／オ
フするスイッチ素子からなるスイッチ回路１１とから構
成されている。
部ＤＡＣであり、仮数部ＤＡＣ６から供給されるアナロ
グ信号に、シフト数Ｓ。−８６の重みに応じて基準電圧
ＶＰＭを減衰および加算するＲ−２Ｒラダー抵抗網ｌＯ
と、シフト数Ｓ。−８８の１１０に応じて各々オン／オ
フするスイッチ素子からなるスイッチ回路１１とから構
成されている。
以上の構成において、シフト数検出回路３ａは、第２図
（イ）、（ロ）に示すようにシフト数Ｓ。−８６を決定
する。第２図（イ）においては、アナログレベル＋２０
９７１５１〜０〜−２０９７１５２を、２’（＝１６）
分割し、６ｄＢ単位でランク分けしである。これらの各
ランクに各々対応して、第２図（ロ）に示すように、シ
フト数８０〜Ｓ６が決定される。すなわち、アナログレ
ベルの絶対値が、その最大値から１／２までをＳ。、１
／２から１／４までをＳ４、以下同様にして、Ｓｔ、Ｓ
ｓ、・・・Ｓ６を決定し、これらのシフト数データ８０
〜Ｓ６に対応して、同図（イ）に示すように仮数データ
Ｍ、４〜Ｍ０を決定している。この場合、仮数データＭ
１５は、入力データＴｔ＋の反転値を当て、また、仮
数データＭ １４〜Ｍｏは、同図（イ）に示す入力デー
タ■、。
（イ）、（ロ）に示すようにシフト数Ｓ。−８６を決定
する。第２図（イ）においては、アナログレベル＋２０
９７１５１〜０〜−２０９７１５２を、２’（＝１６）
分割し、６ｄＢ単位でランク分けしである。これらの各
ランクに各々対応して、第２図（ロ）に示すように、シ
フト数８０〜Ｓ６が決定される。すなわち、アナログレ
ベルの絶対値が、その最大値から１／２までをＳ。、１
／２から１／４までをＳ４、以下同様にして、Ｓｔ、Ｓ
ｓ、・・・Ｓ６を決定し、これらのシフト数データ８０
〜Ｓ６に対応して、同図（イ）に示すように仮数データ
Ｍ、４〜Ｍ０を決定している。この場合、仮数データＭ
１５は、入力データＴｔ＋の反転値を当て、また、仮
数データＭ １４〜Ｍｏは、同図（イ）に示す入力デー
タ■、。
〜Ｉ０の内、実線矢印（−一）で示す範囲の値を当てて
いる。このように、従来においては、アナログレベルの
絶対値の最大値から、ｌ／２となる毎に、シフト数デー
タ６０〜Ｓ、を変化させ、入力データＩ、。〜Ｉｏのシ
フトを行っていた。
いる。このように、従来においては、アナログレベルの
絶対値の最大値から、ｌ／２となる毎に、シフト数デー
タ６０〜Ｓ、を変化させ、入力データＩ、。〜Ｉｏのシ
フトを行っていた。
ここで、例えば、正弦波に対応したディジタル入力デー
タを、アナログ信号に変換する場合について考えると、
第３図（イ）に示すように、アナログ信号のレベルは、
その絶対値の最大値からｌ／２．１／４．・・・（−６
ｄＢ単位）となる毎に区分けされており、また、同図（
イ）と第２図（イ）から分かるように、シフト数８０に
おける最大／最小値とシフト数Ｓｌにおける最大／最小
値との関係は、仮数部ＤＡＣ６の出力については同じで
、指数部ＤＡＣ９の出力つし１−では１／２となってい
る。
タを、アナログ信号に変換する場合について考えると、
第３図（イ）に示すように、アナログ信号のレベルは、
その絶対値の最大値からｌ／２．１／４．・・・（−６
ｄＢ単位）となる毎に区分けされており、また、同図（
イ）と第２図（イ）から分かるように、シフト数８０に
おける最大／最小値とシフト数Ｓｌにおける最大／最小
値との関係は、仮数部ＤＡＣ６の出力については同じで
、指数部ＤＡＣ９の出力つし１−では１／２となってい
る。
また、上述した仮数部ＤＡＣ６と指数部ＤＡＣ９が共に
１６ビツトの精度を有している理想的な場合について考
えると、歪率計で測定した正弦波のアナログ出力レベル
の全高調波歪率（以下、単に歪率と称す）と、正弦波の
アナログ出力レベルとの関係は、第４図に実線Ａで示す
通りである。
１６ビツトの精度を有している理想的な場合について考
えると、歪率計で測定した正弦波のアナログ出力レベル
の全高調波歪率（以下、単に歪率と称す）と、正弦波の
アナログ出力レベルとの関係は、第４図に実線Ａで示す
通りである。
この実線Ａは、第１図に示す！６ビツトの仮数部ＤＡＣ
６の誤差をΔＥとすると、指数部ＤＡＣ９内のｒｔ−２
Ｒラダー抵抗網ｌＯの各分岐点における誤差が、２″″
′・ΔＥ、２−”・ΔＥ、・・・・・・、２−６・ΔＥ
と順次小となることに対応している。すなわち、アナロ
グ出力レベルが半分になる毎に、シフト数Ｓ ｏ ””
’ Ｓ ｅが切替わり、これに応じて誤差も半分となる
。したがって、第４図に示すように、歪率値（誤差に対
するアナログ出力レベルの割合）は、指数部ＤＡＣ９で
指数切替が行なわれる範囲（図に示すθ〜−３６ｄＢの
範囲）においては、一定（０，００１２５％）に保たれ
、アナログ出力レベルが非常に小さ、（なって指数切替
が行なわれなくなると、アナログ出力レベルに反比例し
て増加する。
６の誤差をΔＥとすると、指数部ＤＡＣ９内のｒｔ−２
Ｒラダー抵抗網ｌＯの各分岐点における誤差が、２″″
′・ΔＥ、２−”・ΔＥ、・・・・・・、２−６・ΔＥ
と順次小となることに対応している。すなわち、アナロ
グ出力レベルが半分になる毎に、シフト数Ｓ ｏ ””
’ Ｓ ｅが切替わり、これに応じて誤差も半分となる
。したがって、第４図に示すように、歪率値（誤差に対
するアナログ出力レベルの割合）は、指数部ＤＡＣ９で
指数切替が行なわれる範囲（図に示すθ〜−３６ｄＢの
範囲）においては、一定（０，００１２５％）に保たれ
、アナログ出力レベルが非常に小さ、（なって指数切替
が行なわれなくなると、アナログ出力レベルに反比例し
て増加する。
「発明が解決しようとする課題」
ところで、上述した仮数部ＤＡＣ６と、指数部ＤＡＣ９
が共に理想的に１６ビツトの精度を有している場合は、
第４図に実線Ａで示すように良好な特性が得られるが、
このような精度を実現することは実際には極めて困難で
ある。すなわち、仮数部ＤＡＣ６に関しては、Ｒ−２Ｒ
ラダー抵抗網８の各抵抗をトリミングするなどの方法に
よって、その誤差を補正し、１４〜１６ビツトの精度を
得ることが可能であるが、指数部ＤＡＣ９に関しては、
全ての抵抗をトリミングするには非常に煩雑な作業を伴
い、特にアナログ出力レベルが小さい領域においては十
分な精度を確保することが困難である。さらに、指数部
ＤＡＣ９の回路構成上、個々の抵抗を分離して測定する
ことはできず、結局、指数部ＤＡＣ９の精度調整は現実
的に不可能である。このため、指数部ＤＡＣ９の精度と
しては、１０−１２ビット程度しか得られず、このよう
な実状に照らしてみると、仮に！６ビツトの精度を有す
る仮数部ＤＡＣ６を用いても、アナログ出力レベルが１
／２，１／４．・・・と−ＯｄＢ単位で下がり、指数部
ＤＡＣ９で指数切替が行なわれる毎に、全体としてｌＯ
〜１２ビットの精度となってしまい、この結果、第４図
に点線Ｂで示すように、指数切換が行なわれる範囲（Ｏ
ｄＢ〜−３６ｄＢ）においては、歪率値が悪化すること
になる。
が共に理想的に１６ビツトの精度を有している場合は、
第４図に実線Ａで示すように良好な特性が得られるが、
このような精度を実現することは実際には極めて困難で
ある。すなわち、仮数部ＤＡＣ６に関しては、Ｒ−２Ｒ
ラダー抵抗網８の各抵抗をトリミングするなどの方法に
よって、その誤差を補正し、１４〜１６ビツトの精度を
得ることが可能であるが、指数部ＤＡＣ９に関しては、
全ての抵抗をトリミングするには非常に煩雑な作業を伴
い、特にアナログ出力レベルが小さい領域においては十
分な精度を確保することが困難である。さらに、指数部
ＤＡＣ９の回路構成上、個々の抵抗を分離して測定する
ことはできず、結局、指数部ＤＡＣ９の精度調整は現実
的に不可能である。このため、指数部ＤＡＣ９の精度と
しては、１０−１２ビット程度しか得られず、このよう
な実状に照らしてみると、仮に！６ビツトの精度を有す
る仮数部ＤＡＣ６を用いても、アナログ出力レベルが１
／２，１／４．・・・と−ＯｄＢ単位で下がり、指数部
ＤＡＣ９で指数切替が行なわれる毎に、全体としてｌＯ
〜１２ビットの精度となってしまい、この結果、第４図
に点線Ｂで示すように、指数切換が行なわれる範囲（Ｏ
ｄＢ〜−３６ｄＢ）においては、歪率値が悪化すること
になる。
このように最大出力レベル（ＯｄＢ）付近において歪率
が悪化するという特性は、特にコンパクトディスクプレ
ーヤなどのディジタルオーディオ機器のようにＯｄＢの
歪率値で性能が規定されるシステムにおいては、決定的
な問題となる。
が悪化するという特性は、特にコンパクトディスクプレ
ーヤなどのディジタルオーディオ機器のようにＯｄＢの
歪率値で性能が規定されるシステムにおいては、決定的
な問題となる。
この発明は上述した問題を解消するためになされたもの
で、指数部ＤＡＣの精度が従来と同等であっても、最大
出力レベルでの歪率値を向上させることができ、これに
より高ダイナミツクレンジを実現することができる浮動
少数点彩ＤＡＣを提供することを目的としている。
で、指数部ＤＡＣの精度が従来と同等であっても、最大
出力レベルでの歪率値を向上させることができ、これに
より高ダイナミツクレンジを実現することができる浮動
少数点彩ＤＡＣを提供することを目的としている。
「課題を解決するための手段」
この発明は、ディジタル入力データの指数部分に対応し
たシフト数を検出し、該シフト数に基づいて前記入力デ
ータをシフトするシフト手段と、前記シフト手段でシフ
トされた前記入力データの仮数部分に対応するディジタ
ルデータをアナログ信号に変換する仮数部変換手段と、
前記シフト手段から出力されるシフト数に基づいて前記
入力データの指数部分に対応するアナログ信号を出力す
る指数部変換手段とからなり、前記仮数部変換手段また
は指数部変換手段において前記入力データの仮数部分お
よび指数部分に対応するアナログ信号を合成して出力す
る浮動少数魚形ディジタル・アナログ変換器において、
前記シフト手段は、前記仮数部変換手段の精度が、前記
指数部変換手段の精度より高い範囲においては、前記入
力データのシフトを行わないことを特徴としている。
たシフト数を検出し、該シフト数に基づいて前記入力デ
ータをシフトするシフト手段と、前記シフト手段でシフ
トされた前記入力データの仮数部分に対応するディジタ
ルデータをアナログ信号に変換する仮数部変換手段と、
前記シフト手段から出力されるシフト数に基づいて前記
入力データの指数部分に対応するアナログ信号を出力す
る指数部変換手段とからなり、前記仮数部変換手段また
は指数部変換手段において前記入力データの仮数部分お
よび指数部分に対応するアナログ信号を合成して出力す
る浮動少数魚形ディジタル・アナログ変換器において、
前記シフト手段は、前記仮数部変換手段の精度が、前記
指数部変換手段の精度より高い範囲においては、前記入
力データのシフトを行わないことを特徴としている。
「作用」
上記の構成によれば、アナログ出力信号のレベルが、そ
の最大レベル（ＯｄＢ）から、実際に得られる指数部変
換手段の精度による歪率値と仮数部変換手段による歪率
値とが一致するレベルまでの範囲内においては、シフト
手段による入力データのシフトが行なわれず、これによ
り仮数部変換手段の性能を有効に利用することができ、
指数部変換部の精度が従来と同等であっても、最大レベ
ル付近での歪率値を向上させることができる。
の最大レベル（ＯｄＢ）から、実際に得られる指数部変
換手段の精度による歪率値と仮数部変換手段による歪率
値とが一致するレベルまでの範囲内においては、シフト
手段による入力データのシフトが行なわれず、これによ
り仮数部変換手段の性能を有効に利用することができ、
指数部変換部の精度が従来と同等であっても、最大レベ
ル付近での歪率値を向上させることができる。
「実施例」
以下、図面を参照し、この発明の実施例について説明す
る。
る。
第１図はこの発明の一実施例の構成を示す図であり、こ
の図において、従来の構成と異なる点はシフト数検出回
路３であり、このシフト数検出回路３を構成要素するシ
フト処理部ｌは、仮数部ＤＡＣ６の精度が、指数部ＤＡ
Ｃ９の精度より高い範囲においては、入力データＩ。−
■、。のシフトを行わないように構成されている。
の図において、従来の構成と異なる点はシフト数検出回
路３であり、このシフト数検出回路３を構成要素するシ
フト処理部ｌは、仮数部ＤＡＣ６の精度が、指数部ＤＡ
Ｃ９の精度より高い範囲においては、入力データＩ。−
■、。のシフトを行わないように構成されている。
ここで、例えば、！６ビツトの仮数部ＤＡＣ６のみにつ
いて考えると、アナログ出力信号のレベルが最大である
ＯｄＢにおいては、歪率値が０．００１２５％であり、
このレベルが小となると、レベルに反比例して歪率値が
増加し、約−２４ｄＢとなったところで歪率値が０．０
２％となる。この値は、指数部ＤＡＣ９の精度（１２ビ
ツト）にほぼ対応している。したがって、仮数部ＤＡＣ
６の精度が、指数部ＤＡＣ９の精度より高い範囲（０〜
−２４ｄＢの範囲）においては、シフト処理部１におけ
るシフト、すなわち指数切替を行わず、これにより仮数
部ＤＡＣ６性能を十分に発揮させるようにする。
いて考えると、アナログ出力信号のレベルが最大である
ＯｄＢにおいては、歪率値が０．００１２５％であり、
このレベルが小となると、レベルに反比例して歪率値が
増加し、約−２４ｄＢとなったところで歪率値が０．０
２％となる。この値は、指数部ＤＡＣ９の精度（１２ビ
ツト）にほぼ対応している。したがって、仮数部ＤＡＣ
６の精度が、指数部ＤＡＣ９の精度より高い範囲（０〜
−２４ｄＢの範囲）においては、シフト処理部１におけ
るシフト、すなわち指数切替を行わず、これにより仮数
部ＤＡＣ６性能を十分に発揮させるようにする。
そして、仮数部ＤＡＣ６の精度が指数部ＤＡＣ９の精度
とほぼ同一となったところで、指数切替を行うようにす
る。具体的には、第２図（ハ）に示すように、アナログ
レベルが０〜−２４ｄＢの範囲においては、シフト数Ｓ
。としてシフト（指数切替）を行わないようにし、以下
−３０（＋１３．−ａ ｓｄＢ。
とほぼ同一となったところで、指数切替を行うようにす
る。具体的には、第２図（ハ）に示すように、アナログ
レベルが０〜−２４ｄＢの範囲においては、シフト数Ｓ
。としてシフト（指数切替）を行わないようにし、以下
−３０（＋１３．−ａ ｓｄＢ。
・・・と、−６ｄＢ単位で、シフト数Ｓ 、、Ｓ 、、
・・・とじて、シフトを行うようにする。この場合、デ
ィジタルシフト回路４からは、第２図（イ）に示す入力
データＩ、。〜ｔｏの内、点線矢印（←−−−→）で示
す範囲の値が、仮数データＭ １４〜Ｍｏとして出力さ
れろ。また、正弦波に対応した入力データをアナログ信
号に変換する場合、シフト数Ｓ。−８６は第３図（ロ）
に示すように割り当てられる。
・・・とじて、シフトを行うようにする。この場合、デ
ィジタルシフト回路４からは、第２図（イ）に示す入力
データＩ、。〜ｔｏの内、点線矢印（←−−−→）で示
す範囲の値が、仮数データＭ １４〜Ｍｏとして出力さ
れろ。また、正弦波に対応した入力データをアナログ信
号に変換する場合、シフト数Ｓ。−８６は第３図（ロ）
に示すように割り当てられる。
このような構成によれば、第４図に一点鎖線Ｃで示すよ
うに、指数部ＤＡＣ９の精度が従来と同等であっても、
最大出力レベル（ＯｄＢ）付近における歪率値を向上さ
せることができ、高ダイナミツクレンジを得ることがで
きる。
うに、指数部ＤＡＣ９の精度が従来と同等であっても、
最大出力レベル（ＯｄＢ）付近における歪率値を向上さ
せることができ、高ダイナミツクレンジを得ることがで
きる。
ここで、その他の実施例としては、第４図に２点鎖線り
で示すように、上述した一実施例によって得られる１点
鎖線Ｃで示す特性と、従来の構成で得られる点線Ｂで示
す特性の互いに良い部分を組み合わせた特性とすること
も可能である。
で示すように、上述した一実施例によって得られる１点
鎖線Ｃで示す特性と、従来の構成で得られる点線Ｂで示
す特性の互いに良い部分を組み合わせた特性とすること
も可能である。
なお、上述した一実施例の構成以外に、指数部ＤＡＣの
アナログ出力を仮数部ＤＡＣに入力し、この仮数部ＤＡ
Ｃから、ディジタル入力データに対応したアナログ信号
を得る構成の浮動少数魚形ＤＡＣに適用しても勿論構わ
ない。
アナログ出力を仮数部ＤＡＣに入力し、この仮数部ＤＡ
Ｃから、ディジタル入力データに対応したアナログ信号
を得る構成の浮動少数魚形ＤＡＣに適用しても勿論構わ
ない。
「発明の効果」
以上説明したように、この発明によれば、仮数部変換手
段の精度が、指数部変換手段の精度より高い範囲におい
ては、シフト手段によるディジタル入力データのシフト
を行わないようにしたので、アナログ出力信号のレベル
が、その最大レベルから、指数部変換手段の精度による
歪率値と仮数部変換手段による歪率値とが一致するレベ
ルまでの範囲内においては、シフト手段による入力デー
タのシフトが行なわれず、これにより、仮数部変換手段
の性能を有効に利用することができ、指数部変換部の精
度が従来と同等であっても、最大レベル付近での歪率値
を向上させることができ、この結果、高ダイナミツクレ
ンジを実現することができるという効果が得られる。
段の精度が、指数部変換手段の精度より高い範囲におい
ては、シフト手段によるディジタル入力データのシフト
を行わないようにしたので、アナログ出力信号のレベル
が、その最大レベルから、指数部変換手段の精度による
歪率値と仮数部変換手段による歪率値とが一致するレベ
ルまでの範囲内においては、シフト手段による入力デー
タのシフトが行なわれず、これにより、仮数部変換手段
の性能を有効に利用することができ、指数部変換部の精
度が従来と同等であっても、最大レベル付近での歪率値
を向上させることができ、この結果、高ダイナミツクレ
ンジを実現することができるという効果が得られる。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図は同実施例におけるディジタル入力データ１２１
〜Ｉｏとシフト数８０〜Ｓ６との関係を従来と比較して
説明するための図、第３図は同実施例におけるアナログ
出力レベルとシフト数Ｓ。 〜Ｓ６との関係を従来と比較して説明するための図、第
４図は同実施例におけるアナログ出力レベルと全高調波
歪率との関係を従来と比較して示したグラフである。 １・・・・・・シフト処理部（シフト手段）、３・・・
・・・シフト数検出手段、 ４・・・・・・ディジタルシフト回路、６・・・・・・
仮数部ＤＡＣ（仮数部変換手段）、９・・・・・・指数
部ＤＡＣ（指数部変換手段）。
第２図は同実施例におけるディジタル入力データ１２１
〜Ｉｏとシフト数８０〜Ｓ６との関係を従来と比較して
説明するための図、第３図は同実施例におけるアナログ
出力レベルとシフト数Ｓ。 〜Ｓ６との関係を従来と比較して説明するための図、第
４図は同実施例におけるアナログ出力レベルと全高調波
歪率との関係を従来と比較して示したグラフである。 １・・・・・・シフト処理部（シフト手段）、３・・・
・・・シフト数検出手段、 ４・・・・・・ディジタルシフト回路、６・・・・・・
仮数部ＤＡＣ（仮数部変換手段）、９・・・・・・指数
部ＤＡＣ（指数部変換手段）。
Claims (1)
- 【特許請求の範囲】 ディジタル入力データの指数部分に対応したシフト数を
検出し、該シフト数に基づいて前記入力データをシフト
するシフト手段と、前記シフト手段でシフトされた前記
入力データの仮数部分に対応するディジタルデータをア
ナログ信号に変換する仮数部変換手段と、前記シフト手
段から出力されるシフト数に基づいて前記入力データの
指数部分に対応するアナログ信号を出力する指数部変換
手段とからなり、前記仮数部変換手段または指数部変換
手段において前記入力データの仮数部分および指数部分
に対応するアナログ信号を合成して出力する浮動少数点
形ディジタル・アナログ変換器において、 前記シフト手段は、前記仮数部変換手段の精度が、前記
指数部変換手段の精度より高い範囲においては、前記入
力データのシフトを行わないことを特徴とする浮動少数
点形ディジタル・アナログ変換器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63034903A JPH01209817A (ja) | 1988-02-17 | 1988-02-17 | 浮動少数点形ディジタル・アナログ変換器 |
| US07/311,059 US4951054A (en) | 1988-02-17 | 1989-02-16 | Floating-point digital-to-analog converting system |
| EP89102708A EP0329148B1 (en) | 1988-02-17 | 1989-02-17 | Floating-point digital-to-analog converter |
| DE68926689T DE68926689T2 (de) | 1988-02-17 | 1989-02-17 | Gleitkomma-DA-Wandler |
| SG1996003129A SG43857A1 (en) | 1988-02-17 | 1989-02-17 | Floating-point digital-to analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63034903A JPH01209817A (ja) | 1988-02-17 | 1988-02-17 | 浮動少数点形ディジタル・アナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01209817A true JPH01209817A (ja) | 1989-08-23 |
| JPH0574249B2 JPH0574249B2 (ja) | 1993-10-18 |
Family
ID=12427145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63034903A Granted JPH01209817A (ja) | 1988-02-17 | 1988-02-17 | 浮動少数点形ディジタル・アナログ変換器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4951054A (ja) |
| EP (1) | EP0329148B1 (ja) |
| JP (1) | JPH01209817A (ja) |
| DE (1) | DE68926689T2 (ja) |
| SG (1) | SG43857A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021785A (en) * | 1984-10-04 | 1991-06-04 | Yamaha Corporation | Floating point digital to analog converter with bias to establish range midpoint |
| DE4002501A1 (de) * | 1990-01-29 | 1991-08-01 | Thomson Brandt Gmbh | Verfahren zur umwandlung von digitalen signalen in analoge signale |
| US5684481A (en) * | 1994-03-18 | 1997-11-04 | Analog Devices | Rail-to-rail DAC drive circuit |
| USRE38083E1 (en) * | 1994-03-18 | 2003-04-22 | Analog Devices, Inc. | Rail-to-rail DAC drive circuit |
| US5684483A (en) * | 1996-06-17 | 1997-11-04 | Tritech Microelectronics | Floating point digital to analog converter |
| US7601132B2 (en) * | 2005-08-16 | 2009-10-13 | Nichols Therapy Systems, Llc | Method and apparatus for applying traction to the spinal column |
| EP2689786A1 (en) | 2012-07-23 | 2014-01-29 | Genticel | HPV/CYAA-based chimeric proteins and their uses in the induction of immune responses against HPV infection and HPV-induced disorders |
| EP2690172A1 (en) | 2012-07-23 | 2014-01-29 | Genticel | CYAA-based chimeric proteins comprising a heterologous polypeptide and their uses in the induction of immune responses |
| US8912936B1 (en) * | 2013-05-30 | 2014-12-16 | Analog Devices Technology | Electric signal conversion |
| US11308290B2 (en) | 2017-04-17 | 2022-04-19 | Octavo Systems Llc | Mixed signal computer architecture |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2430018C3 (de) * | 1974-06-22 | 1980-03-13 | Deutsche Texaco Ag, 2000 Hamburg | Anordnung zur stufenlosen Kompression digital gespeicherter Datenfolgen zwecks analoger Wiedergabe |
| JPS5347259A (en) * | 1976-10-12 | 1978-04-27 | Hitachi Ltd | Non-linear load circuit |
| US4177457A (en) * | 1977-12-12 | 1979-12-04 | Texaco Inc. | Floating point playback system |
| JPS6187431A (ja) * | 1984-10-04 | 1986-05-02 | Nippon Gakki Seizo Kk | デジタル・アナログ変換回路 |
| JPH0712150B2 (ja) * | 1985-04-19 | 1995-02-08 | ヤマハ株式会社 | ディジタル・アナログ変換器 |
-
1988
- 1988-02-17 JP JP63034903A patent/JPH01209817A/ja active Granted
-
1989
- 1989-02-16 US US07/311,059 patent/US4951054A/en not_active Expired - Lifetime
- 1989-02-17 SG SG1996003129A patent/SG43857A1/en unknown
- 1989-02-17 EP EP89102708A patent/EP0329148B1/en not_active Expired - Lifetime
- 1989-02-17 DE DE68926689T patent/DE68926689T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4951054A (en) | 1990-08-21 |
| EP0329148A3 (en) | 1992-10-14 |
| DE68926689T2 (de) | 1996-10-31 |
| EP0329148A2 (en) | 1989-08-23 |
| SG43857A1 (en) | 1997-11-14 |
| JPH0574249B2 (ja) | 1993-10-18 |
| EP0329148B1 (en) | 1996-06-19 |
| DE68926689D1 (de) | 1996-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0264921A2 (en) | A digital to analog converter | |
| US4450433A (en) | D/A Converting circuit having two D/A converters for decoding and converting a digital signal into an analog signal | |
| JPH01209817A (ja) | 浮動少数点形ディジタル・アナログ変換器 | |
| KR950003287B1 (ko) | 디지탈 투 아날로그 컨버터내의 양극성 영점에서 주요 비트 전송에러를 제거하는 회로 및 방법 | |
| JPS61242421A (ja) | デイジタル・アナログ変換器 | |
| JP2579556B2 (ja) | ディジタル／アナログ変換装置 | |
| WO2024027377A1 (zh) | 一种数模转换器、数模转换电路和电子设备 | |
| JPH04115626A (ja) | ディジタル／アナログ変換装置 | |
| JPS61230428A (ja) | デイジタル信号処理回路 | |
| JPH01229524A (ja) | Ｄ／ａ変換装置 | |
| JPS58164315A (ja) | デイジタル・アナログ変換器 | |
| JPS62243426A (ja) | デ−タ伝送システム | |
| JPS6232724A (ja) | Ａ／ｄ変換器 | |
| SU1049929A1 (ru) | Функциональный преобразователь | |
| JPS60263525A (ja) | デイジタルアナログ変換装置 | |
| SU1241476A1 (ru) | Логарифмический цифроаналоговый преобразователь | |
| JPH02134025A (ja) | アナログ・デイジタル変換装置 | |
| JPS6399623A (ja) | 有限体の演算回路 | |
| JPH03238926A (ja) | 変換方法および変換器 | |
| GB2107145A (en) | D/A converter | |
| JPH01318320A (ja) | Ｄ／ａ変換装置 | |
| JPS59160319A (ja) | Ｄａコンバ−タ | |
| JPH01181327A (ja) | 並列型ａ／ｄ変換器 | |
| JPH0527949A (ja) | 浮動小数点乗算における指数部演算回路 | |
| JPS6139730A (ja) | デジタル・アナログ変換装置 |