JPH0544044B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 抵抗体の入力位置における分電圧により入力座
標を検出するための座標入力装置に関し、 Ａ／Ｄ変換器の性能を十分利用した高精度の座
標検出をすることを目的とし、 端部に基準電圧端子を有した第１の抵抗体によ
つて接続されたＸ電極群と、端部に基準電圧端子
を有した第２の抵抗体によつて接続されたＹ電極
群とを有する座標入力板と、該Ｘ電極群及びＹ電
極群の各々を複数のグループに分割した各グルー
プ間に選択的に電圧印加可能な電圧供給手段と、
該座標入力板の入力された位置の分電圧を抵抗体
端部の基準電圧端子電圧を基準としてデジタル値
に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出
力に応じて該電圧供給手段を切換制御し、入力座
標を検出する制御回路とを有し、該制御回路は、
該電圧供給手段により該第１又は第２の抵抗体の
両端に電圧を印加し、該Ａ／Ｄ変換器の出力から
入力位置の属するグループを判定し、該電圧供給
手段により該判定したグループ間に電圧を供給
し、該Ａ／Ｄ変換器の出力と該判定したグループ
とから入力座標を検出する。

〔産業上の利用分野〕

本発明は、抵抗体の入力位置における分電圧に
より入力座標を検出するための座標入力装置に関
する。

コンピユータ等の入力のため、座標入力装置
（タブレツトとも言う）が盛んに利用されている。

この座標入力装置は、スタイラスペンの如きペ
ンのペン先を座標入力シートに接触させて、その
接触点のＸ，Ｙ座標位置を入力するものである。

このような座標入力装置において、抵抗体を利
用し、接触点の分電圧を検出して、入力座標を得
るものがある。

〔従来の技術〕

第８図は従来技術の説明図である。

第８図Ａに示すように、座標入力シートは、Ｘ
側に平行にＸ電極群X₀〜X₇、Ｙ側にＹ電極群Y₀
〜Y₇を設け、各々の電極群を抵抗体１Ｘ，１Ｙ
によつて接続して構成する。

Ａ／Ｄ（アナログ／デジタル）変換器２は、切
換部３で各Ｘ電極X₀〜X₇に基準電圧端子ref＋、
基準接地端子ref−が接続される。

特開昭63−20522号公報等にみられるように、
例えば、Ｘ側の入力座標を検出するのに、Ｘ側抵
抗体１Ｘ間に電圧Ｖを印加し、Ｙ側抵抗体１Ｙを
オープンとし、Ｙ側抵抗体１ＹをＡ／Ｄ変換器２
の検出入力とする。

そして、Ａ／Ｄ変換器２を切換部３によつて電
極X₀とX₇に第８図Ａの実線及び第８図Ｂのよう
に接続し、Ａ／Ｄ変換器２より接触位置の分電圧
を検出する。

この時、Ｙ側抵抗体１Ｙはオープンのため、入
力点に相当するＸ側抵抗体１Ｘの分電圧がそのま
まＡ／Ｄ変換部２に入力される。

Ａ／Ｄ変換部２はこれをデジタル値に変換し、
CPU（プロセツサ）４へ通知する。

CPU４では、この値により入力点がどの電極
間（グループ）に属しているか判定（粗測定）す
る。図では電極X₄とX₅間のグループと判定され
る。

これに基づいて、CPU４は、切換部３を切換
えて、第８図Ａ点線及び第８図ＣのようにＡ／Ｄ
変換器２の基準電圧端子ref＋、基準接地端子ref
−を電極X₅，X₄に接続し、再度Ａ／Ｄ変換器２
で分電圧をデジタル値に変換し、CPU４へ通知
して精測定する。

これによつてＡ／Ｄ変換器２が８ビツトで構成
されていれば、電極間、即ちグループを2⁸＝256
分割した座標検出ができ、図では11ビツト要する
Ａ／Ｄ変換器と同一の分解能を８ビツトのＡ／Ｄ
変換器で実現できる。

尚、図はＸ方向しか示していないが、Ｙ方向は
同様にしてＹ座標位置の検出ができる。

〔発明が解決しようとする課題〕

しかしながら、従来技術では、第８図Ｂ，Ｃに
示すように、粗測定と精測定で抵抗体１Ｘ，１Ｙ
に印加されるのは電圧Ｖであるから、精測定時の
Ａ／Ｄ変換器２には、グループ数をｎとすると
Ｖ／ｎの電圧範囲でＡ／Ｄ変換することになる。

このことは、例えば＋Ｖ＝５ボルトとし、ｎ＝
７とすれば、Ｖ／ｎ＝0.7ボルトとなり、８ビツ
トのＡ／Ｄ変換器２では0.7ボルトを1/256に分割
するから、１ステツプ当たり約３ミリボルトであ
る。

このような微少な電位差は、アナログ回路のオ
フセツト電圧による誤差やＡ／Ｄ変換器の誤差範
囲内であり、従来技術ではＡ／Ｄ変換器の分解能
を十分利用できず、誤差が大となり分解態が劣化
するためグループ分割数を多くできないという問
題があつた。

従つて、本発明はＡ／Ｄ変換器の性能を十分利
用した高精度の座標検出をすることができる座標
入力装置を提供すること目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図である。

本発明は、第１図Ａに示すように、端部に基準
電圧端子X_r1，X_r2を有した第１の抵抗体１Ｘに
よつて接続されたＸ電極群Xo〜Xnと、端部に基
準電圧端子Y_r1，X_r2を有した第２の抵抗体１Ｙ
によつて接続されたＹ電極群Y₀〜Ynを有する座
標入力板１と、該Ｘ電極群X₀〜Xn及びＹ電極群
Y₀〜Ynの各々を複数のグループに分割した各グ
ループ間に選択的に電圧印加可能な電圧供給手段
５と、該座標入力板１の入力された位置の分電圧
を基準電圧端子の電圧を基準としてデジタル値に
変換するＡ／Ｄ変換器２と、該Ａ／Ｄ変換器２の
出力に応じて該電圧供給手段５を切換制御し、入
力座標を検出する制御回路４とを有し、第１図Ｂ
のように、該制御回路４は、該電圧供給手段５に
より該第１又は第２の抵抗体１Ｘ，１Ｙの両端に
電圧を印加し、該Ａ／Ｄ変換器２の出力から入力
位置の属するグループを判定し、第１図Ｃのよう
に、該電圧供給手段５により該判定したグループ
間に電圧を供給し、該Ａ／Ｄ変換器２の出力と該
判定したグループとから入力座標を検出するもの
である。

〔作用〕

本発明では、電圧供給手段５によつてグループ
間に電圧を印加するので、粗測定時の抵抗体に供
給される電圧と、精測定時のグループ間に印加さ
れる電圧とが同じとなる。

このため、第１図Ｃのように、判定されたグル
ープ間にＶの電圧が印加されるから、Ａ／Ｄ変換
器２の精度はｎ倍となり、高精度、高分解能の大
型の座標入力装置が実現できる。

〔実施例〕

２図は本発明の一実施例座標入力板の構成図で
ある。

第２図Ａのように、電極シート上に並行に複数
のＸ電極群Xo〜Xnを設け、Ｘ電極群X₀〜Xnの
端部に抵抗体１Ｘを設けて構成し、更に、Ｘ電極
群Xo〜Xnをグループに分割するための電圧供給
線Xso〜Xslを設ける。

又、抵抗体１Ｘの両端には、Ａ／Ｄ変換器２用
の基準電圧端子X_r1，X_r2が設けられている。

座標入力板１としては、第２図Ｂのように、同
様の構造を有するＹ電極シート１ｂと、Ｘ電極シ
ート１ａとの間に感圧導電体１ｃをはさんで構成
する。

従つて、第２図Ｂのように矢印Ｐ点を押圧する
と、対応する位置のＸ電極とＹ電極が感圧導電体
１ｃを介し接続され、入力点に対応する分電圧が
出力される。

第３図は本発明の一実施例ブロツク図、第４図
は本発明の一実施例要部構成図である。

図中、第１図、第２図及び第８図で示したもの
と同一のものは、同一の記号で示してあり、４ａ
はＸ側デコーダであり、制御回路（以下CPUと
いう）４のＸ側電圧供給制御信号をデコードし
て、Ｘ電圧供給部５ａに出力するもの、４ｂはＹ
側デコーダであり、CPU４のＹ側電圧供給制御
信号をデコードして、Ｙ電圧供給部５ｂに出力す
るものである。

Ｘ電圧供給部５ａは、第４図に示すように、各
電圧供給線Xr₀〜Xr6を駆動するトライステート
バツフアＡ−０〜Ａ−６で構成されている。

トライステートバツフアＡ−０〜Ａ−６は、制
御（ゲート）入力Ｇがハイレベルであると、無動
作（non−active）の状態となり、接続線出力を
無電圧（ハイインピーダンス）状態とし、ゲート
入力Ｇがローレベルであれば、アクテイブとな
り、信号入力Ｓがハイレベルの時は高電圧を、ロ
ーレベルの時は低電圧を出力する。

図示していないが、Ｙ電圧供給部５ｂも同一の
構成である。

６は切換スイツチであり、CPU４の指示によ
りＸ座標検出時と、Ｙ座標検出時でスイツチSW
１〜SW４が切換えられ、Ｘ座標検出時には、ス
イツチSW１〜SW４の各々は、基準電圧端子
X_r2，X_r1，Y_r1，Y_r2に接続され、Ｙ座標検出時
には、スイツチSW１〜SW４の各々は基準電圧
端子Y_r1，Y_r2，X_r2，X_r1に接続される。

７ａ，７ｂは各々ハイインピーダンス回路であ
り、例えばゲイン「１」のアンプで構成され、切
換スイツチ６のスイツチSW１，SW２に接続さ
れ、Ａ／Ｄ変換器２の基準電圧をハイインピーダ
ンスで取り出すためのものである。

第５図は本発明の一実施例等価回路図である。

次に、座標入力板１の入力面に押圧が加わつた
接触点Ｐの座標を検出する回路動作を説明する。

第５図において、ra，rbは電圧供給部５ａ，５
ｂのトライステートバツフアＡ−ｎ、Ａ−ｌか
ら、抵抗体１Ｘ，１Ｙまでの配線抵抗、rcは接触
点Ｐから感圧導電体１ｃ及びＹ側抵抗体１Ｙ（又
はＸ側抵抗体１Ｘ）を通して、Ａ／Ｄ変換器２へ
の総合抵抗、rn，rlは、抵抗体１Ｘ（又は１Ｙ）
の電圧供給位置から接触点Ｐまでの抵抗である。

配線抵抗ra，rbは、抵抗体１Ｘ，１Ｙの抵抗
rn，rlに対し、無視できない値となるが、Ａ／Ｄ
変換器２の基準電圧＋REF、−REFを抵抗体１
Ｘ，１Ｙの端部からハイインピーダンス回路７
ａ，７ｂによつてハイインピーダンスに取り出す
ため、抵抗rm，roに電流が流れず、抵抗ra，rb
によつて生じる電圧降下後の実際に抵抗体に印加
されている電圧Va，Vbが、Ａ／Ｄ変換器２の基
準電圧となるから、配線抵抗ra，rbの影響を受け
ない動作となるので配線抵抗ra，rbを無視でき
る。

又、Ａ／Ｄ変換器２の信号入力部Ａ−INのイ
ンピーダンスも十分高いので、総合抵抗rcも無視
することができる。

従つて、トライステートバツフアＡ−ｌ、Ａ−
ｎのゲート入力Ｇを“ロー”（“Ｌ”）、とし、各々
の信号入力をローレベル、ハイレベルとすると、
Ａ／Ｄ変換器２の基準電圧V_+REF，V_-REFは各々
Va，Vbとなる。

このため、Ａ／Ｄ変換器２の分解能をＮとする
と、Ａ／Ｄ変換の値は、第(1)式が成立する。

AD変換値＝Ｎ×V_A-IN−V_-REF／V_+REF−V_-REF＝Ｎ×Vc−
Vb／Va−Vb＝Ｎ×rl／rn＋rl……(1) このように、Ａ／Ｄ変換値が、分解能Ｎと抵抗
体１Ｘ，１Ｙの抵抗rn，rlで決定される。

従つて、ブロツク毎の抵抗値の違い及び環境変
化による抵抗値の変化等に安定で調整を必要とし
ない。

更に、電圧供給源の電圧変化にも影響されない
ので、電圧供給部は定電圧である必要はなく、安
価で信頼性の高い座標入力装置が実現できる。

第６図は本発明の一実施例検出処理フロー図、
第７図は本発明の一実施例動作説明図である。

座標入力板１に押圧が加わつた接触点Ｐを検
出するため、全体モードを指示する。

例えば、先ずＸ座標を検出するには、CPU
４は切換スイツチ６のスイツチSW１〜SW４
を各々基準電圧端子X_r2，X_r1，Y_r1，Y_r2に接
続せしめ、第４図のように、Ｘ側の基準電圧端
子X_r2，X_r1をＡ／Ｄ変換器２の基準電圧入力
とし、Ｙ側の基準電圧端子Y_r2，Y_r1をＡ／Ｄ
変換器２の信号入力とする。

そして、CPU４はＹデコーダ４ｂを介しＹ
電圧供給部５ｂの全てのトライステートバツフ
アの制御入力をハイレベルとし、ハイインピー
ダンス状態とする。

更に、CPU４は、Ｘデコーダ４ａを介し、
Ｘ電圧供給部５ａの両端のトライステートバツ
フアＡ−０，Ａ−６をローレベル制御入力でア
クテイブとし、バツフアＡ−６の信号入力をハ
イレベル（高電圧）、バツフアＡ−０の信号入
力をローレベル（低電圧）にし、その他のトラ
イステートバツフアＡ−１〜Ａ−５は制御入力
をハイレベルとして、ハイインピーダンス（無
電圧）状態とする。

次に、CPU４は、Ａ／Ｄ変換器２にＡ／Ｄ
変換せしめ、Ａ／Ｄ変換値を得、得られたＡ／
Ｄ変換値から属するグループを判定する。

ＮをＡ／Ｄ変換器２の分解能、Ｇをグループ
数とすると、接触点Ｐが属するグループ番号は
第(2)式の整数部として求めることができる。

グループ番号＝Ａ／Ｄ変値／Ｎ／Ｇ＋１ ……(2) CPU４は、第(2)式において、例えば接触点
がグループ４にあると得られると、グループ４
を駆動するため、Ｘデコーダ４ａを介し、トラ
イステートバツフアＡ−４，Ａ−３の操作入力
Ｇ４，Ｇ３をローレベル、他のバツフアの制御
入力をハイレベルとする。

そしてトライステートバツフアＡ−４にハイ
レベル、Ａ−３にローレベルの信号入力を与
え、グループ４間に電圧を印加する。

この状態では、CPU４はＡ／Ｄ変換器２の
Ａ／Ｄ変換値を得、得られたＡ／Ｄ変換値から
グループ内の座標位置を得て、グループが属す
る座標値を演算して接触点Ｐの最終座標値を決
定する。

しかし、実際には抵抗体が均一でないことか
ら、グループ境界付近ではグループ判定の誤り
が生じることがあり、接触点Ｐが判定したグル
ープ外に存在することもある。

グループ内の電位分布は第７図のようにな
り、グループ外ではＡ／Ｄ変換器２の上限値か
下限値の電位であるから、前述のＡ／Ｄ変換値
が上限値か下限値かをCPU４が判定する。

そして、Ａ／Ｄ変換値が上限値なら、CPU
４はＸデコーダ４ａを介し１つ上のグループ
（この例ではグループ５）を指示し、このグル
ープ間に電圧を印加し、Ａ／Ｄ変換器２のＡ／
Ｄ変換値を得て、前述のように座標値を演算す
る。

一方、Ａ／Ｄ変換値が下限値なら、CPU４
はＸデコーダ４ａを介し１つ下のグループ（こ
の例ではグループ３）を指示し、このグループ
間に電圧を印加し、Ａ／Ｄ変換器２のＡ／Ｄ変
換値を得て、前述のように座標値を演算する。

尚、Ａ／Ｄ変換値が上限値、下限値のいずれ
でもなければ、ステツプのＡ／Ｄ変換値で座
標値が決定される。

以上がＸ座標についての検出動作であるが、Ｙ
座標についても同様である。

即ち、CPU４は、切換スイツチ６によつて、
Ａ／Ｄ変換器２の基準電圧＋REF、−REFとして
Ｙ側基準電圧端子Y_r1，Y_r2を信号入力Ａ−INと
してＸ側基準電圧端子X_r1，X_r2を入力せしめ、
Ｘデコーダ４ａを介し、電圧供給部５ａ全てをハ
イインピーダンスとする。

そして、Ｘ側と同様Ｙ電圧供給部５ｂを制御し
て、Ｙ座標を得る。

このようにして、粗測定（グループ判定）時の
印加電圧と同一の電圧が精測定（グループ内座標
測定）時にグループ間に印加され、高精度、高分
解能化を図れる。

尚、実施例ではグループ分割数を６で説明した
が、グループ数を増やしても同様の結果が得られ
る。

抵抗体の印刷むらにより一度に分割できるグル
ープ数が制約されるが、グループ判定方法を全体
から複数のグループが集まつたブロツクを判定
し、そのブロツクからグループを判定するという
具合に段階的に分割すれば、一回当たりの分割数
が小さくてすみより大きなグループ数であつても
安定したグループ判定を行うことが可能である。

又、グループ内の電極数も必要とされる座標入
力面積、分解能に応じて種々選択できる。

更に、第２図の座標入力板を用いた例について
説明したが、特開昭63−20522号公報等に見られ
るような周知の抵抗体を用いた座標入力板につい
ても適用できる。

以上本発明を実施例により説明したが、本発明
は本発明の主旨に従い種々の変形が可能であり、
本発明からこれらを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、グループ
判定時と同一の電圧をグループ内座標測定時にグ
ループ間に印加できるので、低分解能のＡ／Ｄ変
換器を使用して高い分解能がえられ、高精度、高
分解能化が可能となるという効果を奏し、特に座
標入力装置の大型化に寄与する。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の一
実施例座標入力板の説明図、第３図は本発明の一
実施例ブロツク図、第４図は本発明の一実施例要
部構成図、第５図は本発明の一実施例等価回路
図、第６図は本発明の一実施例検出処理フロー
図、第７図は本発明の一実施例動作説明図、第８
図は従来技術の説明図である。 図中、１……座標入力板、１Ｘ，１Ｙ……抵抗
体、２……Ａ／Ｄ変換器、４……制御回路、５…
…電圧供給手段。

Claims (1)

1. 【特許請求の範囲】 １ 端部に基準電圧端子X_r1，X_r2を有した第１
   の抵抗体１Ｘによつて接続されたＸ電極群X₀〜
   Xnと、端部に基準電圧端子Y_r1，X_r2を有した第
   ２の抵抗体１Ｙによつて接続されたＹ電極群Y₀
   〜Ynとを有する座標入力板１と、 該Ｘ電極群X₀〜Xn及びＹ電極群Y₀〜Ynの
   各々を複数のグループに分割した各グループ間に
   選択的に電圧印加可能な電圧供給手段５と、 該座標入力板１の入力された位置の分電圧を基
   準電圧端子の電圧を基準としてデジタル値に変換
   するＡ／Ｄ変換器２と、 該Ａ／Ｄ変換器２の出力に応じて該電圧供給手
   段５を切換制御し、入力座標を検出する制御回路
   ４とを有し、 該制御回路４は、該電圧供給手段５により該第
   １又は第２の抵抗体の両端に電圧を印加し、該
   Ａ／Ｄ変換器２の出力から入力位置の属するグル
   ープを判定し、 該電圧供給手段５により該判定したグループ間
   に電圧を供給し、該Ａ／Ｄ変換器２の出力と該判
   定したグループとから入力座標を検出することを 特徴とする座標入力装置。