JPS6038732B2 - 座標入力装置 - Google Patents
座標入力装置Info
- Publication number
- JPS6038732B2 JPS6038732B2 JP57017110A JP1711082A JPS6038732B2 JP S6038732 B2 JPS6038732 B2 JP S6038732B2 JP 57017110 A JP57017110 A JP 57017110A JP 1711082 A JP1711082 A JP 1711082A JP S6038732 B2 JPS6038732 B2 JP S6038732B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- resistor
- signals
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
Description
【発明の詳細な説明】
本発明は座標入力装置、特に紙面上に文字や図形などを
手書きで入力するときに筆圧が加えられた箇所の座標を
検出するための座標入力装置に関する。
手書きで入力するときに筆圧が加えられた箇所の座標を
検出するための座標入力装置に関する。
第１図ａ，ｂおよびｃはそれぞれ従来の座標入力装置の
入力部を示す斜視図である。
入力部を示す斜視図である。
同図ａに示す入力部１０は、可傍注を有する絶縁基板上
に抵抗膜２２を形成し抵抗膜２２の両端辺に接続して電
極２３を設けた２つの抵抗板２０を、抵抗膜２２を対向
させ感圧導電板２１を介して重ねたものである。一方の
抵抗板２０の１対の電極２３は導線によってそれぞれ端
子１および２に袋孫され、他方の抵抗板２０の１対の電
極２３はそれぞれ端子３および４に接続されている。第
１図ｂに示す入力部１１は、可孫性を有する絶縁基板上
に複数の線状の電極２５を互いに平行に形成し電極２５
の各一端に抵抗体２６を接続し更に抵抗体２６の両端に
接続する電極２７を設けた２つの抵抗板２４を、電極２
５を対向させ感圧導電板２１を介して重ねたものである
。−方の抵抗板２４の１対の電極２７はそれぞれ端子１
および２へ導線により接続され、他方の抵抗板２４の１
対の電極２７はそれぞれ端子３および４に髪続ミれてい
る。第１図ｃに示す入力部１２は、絶縁基板上に抵抗膜
を形成した抵抗板２８と可榛性を有する絶春既基板上に
電極を形成した電極板２９とを、抵抗膜と電極とを対向
させ感圧導電板２１を介して重ねて、更に抵抗板２８の
各端辺の抵抗膜に複数のダイオ−ド３０の−端を接続し
かつ各様辺に接続するダイオート３０の池端を互いに接
続したものである。ダイオード３０は抵抗板２８の各端
辺に対してすべて同じ極性で接続されており、各端辺ご
とに互いに接続されたダイオード３０の一端はそれぞれ
端子１〜４へ導線により接続されている。また電極板２
９の電極は端子５に接続されている。第２図は従来の座
標入力装置を示すブロック図である。同図の装置には、
第１図ａあるいはｂに示す入力部１０あるいは１１を用
いている。入力部１０（あるいは１１）の端子１〜４は
、それぞれ抵抗ＲＩ〜Ｒ４の一端に接続されている。抵
抗ＲＩおよびＲ２の他端には差動増幅器６の出力電圧が
印加されており、抵抗Ｒ３およびＲ４の池端は抵抗Ｒ５
の一端に接続されている。抵抗Ｒ２およびＲ３の両端に
現われる電圧は、それぞれ増幅器７および８を経て信号
ｘおよびｙとして出力される。抵抗Ｒ５の両端に現われ
る電圧Ｖは、抵抗Ｒ３およびＲ４を介して流れる電流１
と抵抗Ｒ５の抵抗値との積にほぼ等しい値であり、差動
増幅器６および電圧比較回路９のそれぞれの一方の入力
端に印加される。差動増幅器６および電圧比較回路９の
それぞれ他方の入入力端には、おのおの予め定めた高さ
の電圧ＥＩおよびＥ２か印加されている。差動増幅器６
は、電圧ＥＩから電圧Ｖを減算しこれを増幅した電圧を
抵抗ＲＩおよびＲ２の一端に印加する。電圧比較回路９
は、電圧Ｖが電圧Ｅ２より高いときには高レベル（以下
日と略称する）となり、電圧Ｖが電圧Ｅ２より低いとき
には低レベル（以下Ｌと略称する）となる信号ｗを出力
する。第１図ａあるいはｂの入力部１０あるいは１１の
上面すなわち入力面に用紙を置いて筆記用具で文字や図
形などを書くと、感圧導電板２１の筆圧が加わった箇所
の板面間が電気的に接続され、これに伴って上部および
下部の抵抗膜２２あるいは抵抗体２６の筆圧が加わった
位置に対応する箇所が互いに電気的に接続される。第２
図において、差動増幅器６の出力端から抵抗ＲＩおよび
Ｒ２、入力板１０（あるいは１１）の感圧導電板２１の
板面間抵抗を介して接続される２つの抵抗膜２２（ある
いは抵抗体２６）ならびに抵抗Ｒ３およびＲ４から成る
合成抵抗値をＲとし、差動増幅器６の増幅率をＧとすれ
ば、抵抗Ｒ５に流れこむ電流１は１＝ＧＥＩ／（Ｒ＋Ｒ
５十ＧＲ５）…．・・｛１｝となる。
に抵抗膜２２を形成し抵抗膜２２の両端辺に接続して電
極２３を設けた２つの抵抗板２０を、抵抗膜２２を対向
させ感圧導電板２１を介して重ねたものである。一方の
抵抗板２０の１対の電極２３は導線によってそれぞれ端
子１および２に袋孫され、他方の抵抗板２０の１対の電
極２３はそれぞれ端子３および４に接続されている。第
１図ｂに示す入力部１１は、可孫性を有する絶縁基板上
に複数の線状の電極２５を互いに平行に形成し電極２５
の各一端に抵抗体２６を接続し更に抵抗体２６の両端に
接続する電極２７を設けた２つの抵抗板２４を、電極２
５を対向させ感圧導電板２１を介して重ねたものである
。−方の抵抗板２４の１対の電極２７はそれぞれ端子１
および２へ導線により接続され、他方の抵抗板２４の１
対の電極２７はそれぞれ端子３および４に髪続ミれてい
る。第１図ｃに示す入力部１２は、絶縁基板上に抵抗膜
を形成した抵抗板２８と可榛性を有する絶春既基板上に
電極を形成した電極板２９とを、抵抗膜と電極とを対向
させ感圧導電板２１を介して重ねて、更に抵抗板２８の
各端辺の抵抗膜に複数のダイオ−ド３０の−端を接続し
かつ各様辺に接続するダイオート３０の池端を互いに接
続したものである。ダイオード３０は抵抗板２８の各端
辺に対してすべて同じ極性で接続されており、各端辺ご
とに互いに接続されたダイオード３０の一端はそれぞれ
端子１〜４へ導線により接続されている。また電極板２
９の電極は端子５に接続されている。第２図は従来の座
標入力装置を示すブロック図である。同図の装置には、
第１図ａあるいはｂに示す入力部１０あるいは１１を用
いている。入力部１０（あるいは１１）の端子１〜４は
、それぞれ抵抗ＲＩ〜Ｒ４の一端に接続されている。抵
抗ＲＩおよびＲ２の他端には差動増幅器６の出力電圧が
印加されており、抵抗Ｒ３およびＲ４の池端は抵抗Ｒ５
の一端に接続されている。抵抗Ｒ２およびＲ３の両端に
現われる電圧は、それぞれ増幅器７および８を経て信号
ｘおよびｙとして出力される。抵抗Ｒ５の両端に現われ
る電圧Ｖは、抵抗Ｒ３およびＲ４を介して流れる電流１
と抵抗Ｒ５の抵抗値との積にほぼ等しい値であり、差動
増幅器６および電圧比較回路９のそれぞれの一方の入力
端に印加される。差動増幅器６および電圧比較回路９の
それぞれ他方の入入力端には、おのおの予め定めた高さ
の電圧ＥＩおよびＥ２か印加されている。差動増幅器６
は、電圧ＥＩから電圧Ｖを減算しこれを増幅した電圧を
抵抗ＲＩおよびＲ２の一端に印加する。電圧比較回路９
は、電圧Ｖが電圧Ｅ２より高いときには高レベル（以下
日と略称する）となり、電圧Ｖが電圧Ｅ２より低いとき
には低レベル（以下Ｌと略称する）となる信号ｗを出力
する。第１図ａあるいはｂの入力部１０あるいは１１の
上面すなわち入力面に用紙を置いて筆記用具で文字や図
形などを書くと、感圧導電板２１の筆圧が加わった箇所
の板面間が電気的に接続され、これに伴って上部および
下部の抵抗膜２２あるいは抵抗体２６の筆圧が加わった
位置に対応する箇所が互いに電気的に接続される。第２
図において、差動増幅器６の出力端から抵抗ＲＩおよび
Ｒ２、入力板１０（あるいは１１）の感圧導電板２１の
板面間抵抗を介して接続される２つの抵抗膜２２（ある
いは抵抗体２６）ならびに抵抗Ｒ３およびＲ４から成る
合成抵抗値をＲとし、差動増幅器６の増幅率をＧとすれ
ば、抵抗Ｒ５に流れこむ電流１は１＝ＧＥＩ／（Ｒ＋Ｒ
５十ＧＲ５）…．・・｛１｝となる。
合成抵抗Ｒを構成する抵抗のうち、感圧導電板２１の板
面間接抗は筆圧の大小に応じて変化し、また２つの抵抗
膜２２（あるいは抵抗体２６）の筆圧が加わった箇所に
対応する点から各端子１〜４までの抵抗値は、筆圧が加
わた箇所の位置すなわち座標に応じて変化する。通常の
大きさの筆圧が加わったときの合成抵抗ＲがＯＲ５》Ｒ
＋Ｒ５ ・…・…’■を満足するよ
うにすれば、通常の筆圧が加わったときの電流１は１１
ミＥＩ／Ｒ５ ・，，．，．・・・｛
３’となり、合成抵抗Ｒにはよらずほぼ一定となる。
面間接抗は筆圧の大小に応じて変化し、また２つの抵抗
膜２２（あるいは抵抗体２６）の筆圧が加わった箇所に
対応する点から各端子１〜４までの抵抗値は、筆圧が加
わた箇所の位置すなわち座標に応じて変化する。通常の
大きさの筆圧が加わったときの合成抵抗ＲがＯＲ５》Ｒ
＋Ｒ５ ・…・…’■を満足するよ
うにすれば、通常の筆圧が加わったときの電流１は１１
ミＥＩ／Ｒ５ ・，，．，．・・・｛
３’となり、合成抵抗Ｒにはよらずほぼ一定となる。
従って通常の筆圧が加わっているときに、上記の電流１
１のうち抵抗Ｒ２およびＲ３に分流する電流はそれぞれ
筆圧が加わった箇所の座標のみによってその大きさが決
まる。このときの抵抗Ｒ２およびＲ３の両端に現われる
電圧をそれぞれ増幅器７および８で増幅した信号ｘおよ
びｙは、おのおの入力面における筆圧が加わった箇所の
ＸおよびＹ座標を示す。また電圧Ｅ２を、Ｅ２＜１１Ｒ
５が成立するように定めれば、上記の如く筆圧が加わっ
たときには電圧Ｖはほぼ１１Ｒ５に等しいから、信号ｗ
は日となり入力面に筆圧が加わっていることを示す。入
力面に殆んど筆圧が加わっていないときには、感圧導電
板２１の板両間抵抗が増大しこれに伴って合成抵抗Ｒが
増大するから、電流１か式｛３｝の１１より小さくなり
、電圧Ｖが低下する。電圧Ｖが電圧Ｅ２より低くなると
信号ｗがＬとなり、入力面に筆圧がないことを示す。第
３図は、第２図の装置の出力信号を例示する波形図であ
る。信号ｗは、入力面に筆圧が加わったときに日となり
、筆圧がないときはＬとなる。信号ｘは、信号ｗが日の
ときすなわち入力面に筆圧が加わったときにはその筆圧
が加わった箇所の×座標に対応する高さとなり、信号ｗ
がＬのときすなわち入力面に筆圧がないときには低下す
るアナログ信号である。同図では、第２図における信号
ｙの例示は省略する。通常「信号ｘおよびｙはアナログ
・ディシタル変換器を通してマイクロ・コンピュータの
入力ボートへ送られ、また信号ｗはそのままマイクロ・
コンピュータの入力ボートへ送れる。マイクロ・コンピ
ュータは、離散的な時刻ごとに信号ｘおよびｙをそれぞ
れディジタル化した信号と信号ｗとを読取って、信号ｗ
が日のときだけ信号ｘおよびｙのディジタル化信号から
それぞれ筆圧入力のＸおよびＹ座標を計算して出力する
。マイクロ・コンピュータのプログラム・ステップ間に
時刻差があるから、信号ｗがＨかＬかを判定するステッ
プと信号ｘおよびｙのディジタル化信号を読取るステッ
プとの間にも時刻差を生じ、このためマイクロ・コンピ
ュータが正しい値からかなりかけ離れた異常な値をもつ
信号ｘおよびｙのディジタル化信号を謙取つてしまうこ
とがある。第３図において、時刻Ａ（あるいはＣ）にお
いて信号ｗが日であると判定し、更に時間Ｔだけ経った
時刻Ｂ（あるいはＤ）において信号又のディジタル化信
号を読取ると、時刻Ｂでは信号ｗが日であるから正しい
値の信号ｘのディジタル化信号を謙取るが、時刻Ｄでは
信号ｗがＬであるから正しい値からかけ離れた異常値の
信号ｘのディジタル化信号を読取る。このような時間Ｔ
の時刻差による謀入力を除去するために、信号ｘ，ｙお
よびｗの議取り時刻を互いに同期させる制御回路を付加
すれば、装置の規模が増大しかつ複雑になる。すなわち
従来の座標入力装置は、筆圧の有無を示す信号が筆圧有
りを示す値から筆圧なしを示す値に変化したときに各座
標を示す信号の高さが急激に変化するために各座標の謀
検出を生じ易いという欠点を有し、特に感圧導電板に加
わる筆圧がが不規則にかつ大幅に変動するいわゆるチャ
タリングが頻発する場合には各座標の謀検出が頻発する
という欠点がある。本発明の目的は、上記の欠点を除去
し装置の規模を大幅に増大せずに筆圧の有無を示す信号
が切替わったときに各座標を示す信号が急激に変化する
ことのない座標入力装置を提供することにある。
１のうち抵抗Ｒ２およびＲ３に分流する電流はそれぞれ
筆圧が加わった箇所の座標のみによってその大きさが決
まる。このときの抵抗Ｒ２およびＲ３の両端に現われる
電圧をそれぞれ増幅器７および８で増幅した信号ｘおよ
びｙは、おのおの入力面における筆圧が加わった箇所の
ＸおよびＹ座標を示す。また電圧Ｅ２を、Ｅ２＜１１Ｒ
５が成立するように定めれば、上記の如く筆圧が加わっ
たときには電圧Ｖはほぼ１１Ｒ５に等しいから、信号ｗ
は日となり入力面に筆圧が加わっていることを示す。入
力面に殆んど筆圧が加わっていないときには、感圧導電
板２１の板両間抵抗が増大しこれに伴って合成抵抗Ｒが
増大するから、電流１か式｛３｝の１１より小さくなり
、電圧Ｖが低下する。電圧Ｖが電圧Ｅ２より低くなると
信号ｗがＬとなり、入力面に筆圧がないことを示す。第
３図は、第２図の装置の出力信号を例示する波形図であ
る。信号ｗは、入力面に筆圧が加わったときに日となり
、筆圧がないときはＬとなる。信号ｘは、信号ｗが日の
ときすなわち入力面に筆圧が加わったときにはその筆圧
が加わった箇所の×座標に対応する高さとなり、信号ｗ
がＬのときすなわち入力面に筆圧がないときには低下す
るアナログ信号である。同図では、第２図における信号
ｙの例示は省略する。通常「信号ｘおよびｙはアナログ
・ディシタル変換器を通してマイクロ・コンピュータの
入力ボートへ送られ、また信号ｗはそのままマイクロ・
コンピュータの入力ボートへ送れる。マイクロ・コンピ
ュータは、離散的な時刻ごとに信号ｘおよびｙをそれぞ
れディジタル化した信号と信号ｗとを読取って、信号ｗ
が日のときだけ信号ｘおよびｙのディジタル化信号から
それぞれ筆圧入力のＸおよびＹ座標を計算して出力する
。マイクロ・コンピュータのプログラム・ステップ間に
時刻差があるから、信号ｗがＨかＬかを判定するステッ
プと信号ｘおよびｙのディジタル化信号を読取るステッ
プとの間にも時刻差を生じ、このためマイクロ・コンピ
ュータが正しい値からかなりかけ離れた異常な値をもつ
信号ｘおよびｙのディジタル化信号を謙取つてしまうこ
とがある。第３図において、時刻Ａ（あるいはＣ）にお
いて信号ｗが日であると判定し、更に時間Ｔだけ経った
時刻Ｂ（あるいはＤ）において信号又のディジタル化信
号を読取ると、時刻Ｂでは信号ｗが日であるから正しい
値の信号ｘのディジタル化信号を謙取るが、時刻Ｄでは
信号ｗがＬであるから正しい値からかけ離れた異常値の
信号ｘのディジタル化信号を読取る。このような時間Ｔ
の時刻差による謀入力を除去するために、信号ｘ，ｙお
よびｗの議取り時刻を互いに同期させる制御回路を付加
すれば、装置の規模が増大しかつ複雑になる。すなわち
従来の座標入力装置は、筆圧の有無を示す信号が筆圧有
りを示す値から筆圧なしを示す値に変化したときに各座
標を示す信号の高さが急激に変化するために各座標の謀
検出を生じ易いという欠点を有し、特に感圧導電板に加
わる筆圧がが不規則にかつ大幅に変動するいわゆるチャ
タリングが頻発する場合には各座標の謀検出が頻発する
という欠点がある。本発明の目的は、上記の欠点を除去
し装置の規模を大幅に増大せずに筆圧の有無を示す信号
が切替わったときに各座標を示す信号が急激に変化する
ことのない座標入力装置を提供することにある。
本発明の装置は、加圧入力面と少なくとも１つの抵抗体
と該抵抗体に接続する２対の端子とを有し前記加圧入力
面の加圧点の位置に応じて前記抵抗体に流れる電流を各
対の前記端子に分流させる入力手段と、直流電源から前
記抵抗体に電流を流すための電流供給手第と、各対の前
記端子に分流される電流に応答してそれぞれ前記加圧点
の座標を示す第１および第２の信号を送出する信号発生
手段と、該信号発生手段の予め定めた箇所の電圧に応答
して前記加圧入力面への加圧の有無を示すパルス信号を
送出する第１の出力手段と、前記第１および第２の信号
を受けて前記パルス信号に応答して加圧有りのときには
それぞれ前記第１および第２の信号に比例する高さの２
つの信号を送出しまた加圧有りから加圧無いこ変化する
ときにはそれぞれ該変化直前の前記第１および第２の信
号に比例する高さを保持し続ける２つの信号を送出する
第２の出力手段とを備えている。
と該抵抗体に接続する２対の端子とを有し前記加圧入力
面の加圧点の位置に応じて前記抵抗体に流れる電流を各
対の前記端子に分流させる入力手段と、直流電源から前
記抵抗体に電流を流すための電流供給手第と、各対の前
記端子に分流される電流に応答してそれぞれ前記加圧点
の座標を示す第１および第２の信号を送出する信号発生
手段と、該信号発生手段の予め定めた箇所の電圧に応答
して前記加圧入力面への加圧の有無を示すパルス信号を
送出する第１の出力手段と、前記第１および第２の信号
を受けて前記パルス信号に応答して加圧有りのときには
それぞれ前記第１および第２の信号に比例する高さの２
つの信号を送出しまた加圧有りから加圧無いこ変化する
ときにはそれぞれ該変化直前の前記第１および第２の信
号に比例する高さを保持し続ける２つの信号を送出する
第２の出力手段とを備えている。
次に図面を参照して本発明を詳細に説明する。
第４図は本発明の第１の実施例を示すブロック図である
。同図の装置には、第１図ａあるいはｂに示す入力部１
０あるいは１１を用いる。入力部ｌｏ（あるいは１１）
の端子１〜４は、それぞれ抵抗ＲＩ〜Ｒ４の一端に接続
されており、抵抗ＲＩおよびＲ２の他端ににはいずれも
予め定めた高さの電圧ＥＩが印加されている。抵抗Ｒ３
およびＲ４の他端はいずれも定電流回路１３の一端と電
圧比較回路９の一方の入力端とに接続されている。抵抗
Ｒ２およびＲ３の両端に現われる電圧は、それぞれ増幅
器７および８を通ってｘおよびｙ座標を示す信号ｘおよ
びｙとしてサンプル・ホールド回路１６へ送られる。電
圧比較回路９の他方の入力端には予め定めた高さの電圧
Ｅ２が印加されている。電圧比較回路９は、定電流回路
１３の一端から印加される電圧ｖが電圧Ｅ２より高いと
きには高レベル（以下日と略称する）となり、電圧ｖが
電圧Ｅ２より低いときには低レベル（以下Ｌと略称する
）となる信号ｗを出力するとともにサンプル・ホールド
回路１６へ送る。定電流回路１３は、電界効果トランジ
スタ（以下ＦＥＴと略称する）ＱＩのゲートとソース間
に抵抗Ｒ６を接続して構成され、抵抗Ｒ１，Ｒ２と入力
部１０（あるいは１１）と抵抗Ｒ３，Ｒ４とを介して電
圧ＥＩがＦＥＴＱＩのドレィンに印加されており、電圧
ｖが正のときには抵抗Ｒ３およびＲ４を介して流れる電
流ｉが抵抗Ｒ６とＦＥＴＱＩの相互コンダクタンスとで
定まる一定値となるよう動作する。サンプル・ホールド
回路１６では、ＦＥＴＱ２のゲートに印加される信号ｗ
が日のときにはＦＥＴＱ２のソースとドレィン間が導通
状態となり信号ｘ（あるいはｙ）が増幅器１５を通って
信号ｘ，（あるいはｙ．）として出力される。信号ｗが
ＬになるとＦＥＴＱ２は断状態となり、信号ｗが立下る
時刻における信号ｘ（あるいはｙ）の電圧がコンデンサ
Ｃに蓄えられて、、その電圧が増幅器Ｉ５を蓬て信号ｘ
．（あるいはｙ，）として出力される。第５図は、第４
図の装置の出力信号を例示する波形図である。
。同図の装置には、第１図ａあるいはｂに示す入力部１
０あるいは１１を用いる。入力部ｌｏ（あるいは１１）
の端子１〜４は、それぞれ抵抗ＲＩ〜Ｒ４の一端に接続
されており、抵抗ＲＩおよびＲ２の他端ににはいずれも
予め定めた高さの電圧ＥＩが印加されている。抵抗Ｒ３
およびＲ４の他端はいずれも定電流回路１３の一端と電
圧比較回路９の一方の入力端とに接続されている。抵抗
Ｒ２およびＲ３の両端に現われる電圧は、それぞれ増幅
器７および８を通ってｘおよびｙ座標を示す信号ｘおよ
びｙとしてサンプル・ホールド回路１６へ送られる。電
圧比較回路９の他方の入力端には予め定めた高さの電圧
Ｅ２が印加されている。電圧比較回路９は、定電流回路
１３の一端から印加される電圧ｖが電圧Ｅ２より高いと
きには高レベル（以下日と略称する）となり、電圧ｖが
電圧Ｅ２より低いときには低レベル（以下Ｌと略称する
）となる信号ｗを出力するとともにサンプル・ホールド
回路１６へ送る。定電流回路１３は、電界効果トランジ
スタ（以下ＦＥＴと略称する）ＱＩのゲートとソース間
に抵抗Ｒ６を接続して構成され、抵抗Ｒ１，Ｒ２と入力
部１０（あるいは１１）と抵抗Ｒ３，Ｒ４とを介して電
圧ＥＩがＦＥＴＱＩのドレィンに印加されており、電圧
ｖが正のときには抵抗Ｒ３およびＲ４を介して流れる電
流ｉが抵抗Ｒ６とＦＥＴＱＩの相互コンダクタンスとで
定まる一定値となるよう動作する。サンプル・ホールド
回路１６では、ＦＥＴＱ２のゲートに印加される信号ｗ
が日のときにはＦＥＴＱ２のソースとドレィン間が導通
状態となり信号ｘ（あるいはｙ）が増幅器１５を通って
信号ｘ，（あるいはｙ．）として出力される。信号ｗが
ＬになるとＦＥＴＱ２は断状態となり、信号ｗが立下る
時刻における信号ｘ（あるいはｙ）の電圧がコンデンサ
Ｃに蓄えられて、、その電圧が増幅器Ｉ５を蓬て信号ｘ
．（あるいはｙ，）として出力される。第５図は、第４
図の装置の出力信号を例示する波形図である。
信号ｗは、入力面に筆圧が加わっているときに日となり
、筆圧が殆んどないときにＬとなる。信号ｘは、信号ｗ
が日のときには入力面の筆圧が加わった箇所のＸ座標に
対応する高さとなり、信号ｗがＬのときには低下するア
ナログ信号である。信号ｘ，は、信号ｗが日のときには
信号ｘと殆んど等しい高さであり、信号ｗがＬのとき‘
こは信号ｗが立下る時刻における信号ｘの高さを保持（
ホールド）するアナログ信号である。なお信号ｙおよび
ｙ，の同図への例示は省略する。前記第３図について説
明したのと同様に、信号ｘ，およびｙ．をディジタル化
した信号と信号ｗとをマイクロ・コンピュータの入力ボ
ートへ送って、時刻Ｃにおいて信号ｗが日であると判定
し、時刻Ｃより遅れた時刻Ｄにおいて信号ｘ．のディジ
タル化信号を謙取ると、時刻Ｄにおける信号ｘ，の高さ
は信号ｗが立下る時刻における信号ｘ．の高さに等しい
。マイクロ・コンピュータの信号ｗを判定するステップ
と信号ｘ，のディジタル化信号を藷取るステップとの間
の時間内における信号ｘ，の高さの変動は僅かであるか
ら、前記の時刻Ｄでの読取り値は時刻Ｃで謙取つた場合
得られるであろう正しい読取り値に殆んど等しい。信号
ｙ，についても信号ｘ，の場合と同様であり、従来のよ
うな各座標信号の急激な変化に起因する座標の誤検出を
防ぐことができる。なお第４図の装置において、サンプ
ル・ホールド回路１６以外の部分として第２図に示す装
置を用いてもよい。
、筆圧が殆んどないときにＬとなる。信号ｘは、信号ｗ
が日のときには入力面の筆圧が加わった箇所のＸ座標に
対応する高さとなり、信号ｗがＬのときには低下するア
ナログ信号である。信号ｘ，は、信号ｗが日のときには
信号ｘと殆んど等しい高さであり、信号ｗがＬのとき‘
こは信号ｗが立下る時刻における信号ｘの高さを保持（
ホールド）するアナログ信号である。なお信号ｙおよび
ｙ，の同図への例示は省略する。前記第３図について説
明したのと同様に、信号ｘ，およびｙ．をディジタル化
した信号と信号ｗとをマイクロ・コンピュータの入力ボ
ートへ送って、時刻Ｃにおいて信号ｗが日であると判定
し、時刻Ｃより遅れた時刻Ｄにおいて信号ｘ．のディジ
タル化信号を謙取ると、時刻Ｄにおける信号ｘ，の高さ
は信号ｗが立下る時刻における信号ｘ．の高さに等しい
。マイクロ・コンピュータの信号ｗを判定するステップ
と信号ｘ，のディジタル化信号を藷取るステップとの間
の時間内における信号ｘ，の高さの変動は僅かであるか
ら、前記の時刻Ｄでの読取り値は時刻Ｃで謙取つた場合
得られるであろう正しい読取り値に殆んど等しい。信号
ｙ，についても信号ｘ，の場合と同様であり、従来のよ
うな各座標信号の急激な変化に起因する座標の誤検出を
防ぐことができる。なお第４図の装置において、サンプ
ル・ホールド回路１６以外の部分として第２図に示す装
置を用いてもよい。
第４図の装置は、定電流回路１３を用いているから、信
号ｗが日のときすなわち電圧ｖが電圧Ｅ２より大きく従
って正であるときには、電流ｉは変化せずほぼ一定値と
なり、各座標を示す信号ｘおよびｙに電流ｉの変動に起
因する誤差を生じさせないという利点がある。第６図は
本発明の第２の実施例を示すブロック図である。
号ｗが日のときすなわち電圧ｖが電圧Ｅ２より大きく従
って正であるときには、電流ｉは変化せずほぼ一定値と
なり、各座標を示す信号ｘおよびｙに電流ｉの変動に起
因する誤差を生じさせないという利点がある。第６図は
本発明の第２の実施例を示すブロック図である。
同図の装置には、第１図ｃに示す入力部１２を用いてい
る。入力部１２の端子１〜４にはそれぞれ抵抗ＲＩ〜Ｒ
４の一端が接続されており、端子５には予め定めた高さ
の電圧ＥＩが印力ｏされている。なお第１図ｃに示すダ
イオード３０はすべて電圧ＥＩの極性に対して日頃方向
に薮競されている。抵抗ＲＩおよびＲ２の多端は互いに
接続され、更に定電流回路１３の一端と電圧比較回路９
の一方の入力端とに接続されている。抵抗Ｒ３およびＲ
４の池端は互いに接続され、更に定電流回路１３の一端
に接続される。また抵抗Ｒ２およびＲ３の両端に現われ
る電圧は、それぞれ増幅器７および８を通ってＸおよび
Ｙ座標を示す信号ｘおよびｙとしてサンプル・ホールド
回路１６へ送られる。上記の如く構成された座標信号発
生部０ １４は、信号ｘおよびｙを送出するとともに、
２つの定電流回路１３に接続されている。そして一定の
定電流回路１３の両端の電圧が電圧比較回路９に印如さ
れている。電圧比較回路９は、定電流回路１３から印加
される電圧が電圧Ｅ２より高い夕とき（あるいは低いと
き）には日（あるいはＬ）となって筆圧の有無を示す信
号ｗを出力するとともにサンプル・ホールド回路１６へ
送る。２つのサンプル・ホールド回路１６はそれぞれ信
号ｗと信号ｘあるいはｙとを受けて、信号ｗが日のとき
０には信号ｘあるいはｙに比例する高さをもち、また信
号ｗが立下つてＬになると信号ｗが立下る時刻における
信号ｘあるいはｙに比例する高さを保持する信号ｘ，あ
るいはｙ，を出力する。
る。入力部１２の端子１〜４にはそれぞれ抵抗ＲＩ〜Ｒ
４の一端が接続されており、端子５には予め定めた高さ
の電圧ＥＩが印力ｏされている。なお第１図ｃに示すダ
イオード３０はすべて電圧ＥＩの極性に対して日頃方向
に薮競されている。抵抗ＲＩおよびＲ２の多端は互いに
接続され、更に定電流回路１３の一端と電圧比較回路９
の一方の入力端とに接続されている。抵抗Ｒ３およびＲ
４の池端は互いに接続され、更に定電流回路１３の一端
に接続される。また抵抗Ｒ２およびＲ３の両端に現われ
る電圧は、それぞれ増幅器７および８を通ってＸおよび
Ｙ座標を示す信号ｘおよびｙとしてサンプル・ホールド
回路１６へ送られる。上記の如く構成された座標信号発
生部０ １４は、信号ｘおよびｙを送出するとともに、
２つの定電流回路１３に接続されている。そして一定の
定電流回路１３の両端の電圧が電圧比較回路９に印如さ
れている。電圧比較回路９は、定電流回路１３から印加
される電圧が電圧Ｅ２より高い夕とき（あるいは低いと
き）には日（あるいはＬ）となって筆圧の有無を示す信
号ｗを出力するとともにサンプル・ホールド回路１６へ
送る。２つのサンプル・ホールド回路１６はそれぞれ信
号ｗと信号ｘあるいはｙとを受けて、信号ｗが日のとき
０には信号ｘあるいはｙに比例する高さをもち、また信
号ｗが立下つてＬになると信号ｗが立下る時刻における
信号ｘあるいはｙに比例する高さを保持する信号ｘ，あ
るいはｙ，を出力する。
第６図の装置においても、第４図の装置と同様に、信号
ｗが夕立下ったときに各座標信号の急激な変化を生じな
いから、従来のような信号ｗを判定するステップと信号
ｘ，およびｙ，のディジタル化信号を茨取るステップと
の時刻のずれによる譲検出を防ぐことができる。以上の
説明から明らかなように、本発明には、筆圧の有驚を示
す信号に応答するサンプル・ホ−ルド回路を介して各座
標信号を出力することにより、装置の規模を大幅に増大
せずに筆圧の有無を示す信号が切替わったときに各座標
信号が急激に変化することのない座標入力装置を実現で
きるという効果があり、特に筆圧のチャタリングが頻発
する場合にその効果が著しい。
ｗが夕立下ったときに各座標信号の急激な変化を生じな
いから、従来のような信号ｗを判定するステップと信号
ｘ，およびｙ，のディジタル化信号を茨取るステップと
の時刻のずれによる譲検出を防ぐことができる。以上の
説明から明らかなように、本発明には、筆圧の有驚を示
す信号に応答するサンプル・ホ−ルド回路を介して各座
標信号を出力することにより、装置の規模を大幅に増大
せずに筆圧の有無を示す信号が切替わったときに各座標
信号が急激に変化することのない座標入力装置を実現で
きるという効果があり、特に筆圧のチャタリングが頻発
する場合にその効果が著しい。
第１図ａ〜ｃおよび第２図はそれぞれ従来の座標入力装
置を示す斜視図およびブロック図、第３図は第２図の装
置の出力信号を示す波形図、第４図および第６図はそれ
ぞれ本発明の実施例を示すブロック図、第５図は第４図
の装置の出力信号を示す波形図である。 １〜５・・・・・・端子、６・・・・・・差動増幅器、
７，８・・・・・・増幅器、９・・…・電圧比較回路、
１０〜１２・・・・・・入力部、１３・・・・・・定電
流回路、１４・・…・座標信号発生部、１６…・・・サ
ンプル・ホールド回路、２０，２４，２８・・・・・・
抵抗板、２９・・・・・・電極板、３０…・・・ダイオ
ード、ＲＩ〜Ｒ６・・・・・・抵抗、Ｅ１，Ｅ２…・・
・電圧。 第ｆ図 第２図 第３図 第４図 努り図 豹る図
置を示す斜視図およびブロック図、第３図は第２図の装
置の出力信号を示す波形図、第４図および第６図はそれ
ぞれ本発明の実施例を示すブロック図、第５図は第４図
の装置の出力信号を示す波形図である。 １〜５・・・・・・端子、６・・・・・・差動増幅器、
７，８・・・・・・増幅器、９・・…・電圧比較回路、
１０〜１２・・・・・・入力部、１３・・・・・・定電
流回路、１４・・…・座標信号発生部、１６…・・・サ
ンプル・ホールド回路、２０，２４，２８・・・・・・
抵抗板、２９・・・・・・電極板、３０…・・・ダイオ
ード、ＲＩ〜Ｒ６・・・・・・抵抗、Ｅ１，Ｅ２…・・
・電圧。 第ｆ図 第２図 第３図 第４図 努り図 豹る図
Claims (1)
- １ 加圧入力面と少なくとも１つの抵抗体と該抵抗体に
接続する２対の端子とを有し前記加圧入力面の加圧点の
位置に応じて前記抵抗体に流れる電流を各対の前記端子
に分流させる入力手段と、直流電源から前記抵抗体に電
流を流すための電流供給手段と、各対の前記端子に分流
される電流に応答してそれぞれ前記加圧点の座標を示す
第１および第２の信号を送出する信号発生手段と、該信
号発生手段の予め定めた箇所の電圧に応答して前記加圧
入力面への加圧の有無を示すパルス信号を送出する第１
の出力手段とからなる座標入力装置において、加圧有り
のときにはそれぞれ前記第１および第２の信号に比例す
る高さの２つの信号を送出しまた加圧有りから加圧無し
に変化するときにはそれぞれ該変化直後の前記第１およ
び第２の信号に比例する高さを保持し続けることを特徴
とする座標入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57017110A JPS6038732B2 (ja) | 1982-02-05 | 1982-02-05 | 座標入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57017110A JPS6038732B2 (ja) | 1982-02-05 | 1982-02-05 | 座標入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58134377A JPS58134377A (ja) | 1983-08-10 |
| JPS6038732B2 true JPS6038732B2 (ja) | 1985-09-03 |
Family
ID=11934885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57017110A Expired JPS6038732B2 (ja) | 1982-02-05 | 1982-02-05 | 座標入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038732B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS616725A (ja) * | 1984-06-20 | 1986-01-13 | Nippon Telegr & Teleph Corp <Ntt> | 入力位置検出装置 |
| JPS61141025A (ja) * | 1984-12-14 | 1986-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 座標検出装置 |
| JP3201874B2 (ja) * | 1993-04-23 | 2001-08-27 | エスエムケイ株式会社 | 抵抗感圧型タブレットの座標検出方法およびその装置 |
| TW578091B (en) * | 2000-08-04 | 2004-03-01 | Gunze Kk | Touch-panel device |
-
1982
- 1982-02-05 JP JP57017110A patent/JPS6038732B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58134377A (ja) | 1983-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3201874B2 (ja) | 抵抗感圧型タブレットの座標検出方法およびその装置 | |
| JP4103280B2 (ja) | 力学量センサ装置 | |
| US5304941A (en) | Sensor detection signal extracting circuit with offset voltage cancelling ability | |
| JPS6038732B2 (ja) | 座標入力装置 | |
| JPS62116248A (ja) | ガスモニタ−回路 | |
| JPS6038733B2 (ja) | 座標入力装置 | |
| US10671103B2 (en) | Voltage supply apparatus | |
| JPS6038734B2 (ja) | 座標入力装置 | |
| JP4062039B2 (ja) | 電流検出回路及び半導体装置並びに電流検出回路の調整方法 | |
| JPH02287815A (ja) | 座標入力装置 | |
| JPS6154524A (ja) | 手書入力タブレツド | |
| JPS63308630A (ja) | 位置検出装置 | |
| JPH0538577U (ja) | 電圧又は電流測定装置 | |
| JPH0535392A (ja) | タブレツト装置 | |
| KR0133067Y1 (ko) | 전해콘덴서의 극성체크 회로 | |
| JPH0113566B2 (ja) | ||
| JPS61272817A (ja) | 座標入力装置用位置補正回路 | |
| JPH02260022A (ja) | 座標入力装置 | |
| JPH0113124B2 (ja) | ||
| JPS6219974Y2 (ja) | ||
| JPS63182719A (ja) | 定電流源 | |
| JPS648371B2 (ja) | ||
| JPS63127164A (ja) | 半導体式加速度検出装置 | |
| JPH04351970A (ja) | 電位差測定回路 | |
| JPS63266519A (ja) | 座標入力装置の誤差検出回路 |