JPS6038733B2 - 座標入力装置 - Google Patents
座標入力装置Info
- Publication number
- JPS6038733B2 JPS6038733B2 JP57017111A JP1711182A JPS6038733B2 JP S6038733 B2 JPS6038733 B2 JP S6038733B2 JP 57017111 A JP57017111 A JP 57017111A JP 1711182 A JP1711182 A JP 1711182A JP S6038733 B2 JPS6038733 B2 JP S6038733B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- resistor
- input
- coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は座標入力装置、特に紙面上に文字や図形などを
手書きで入力するときに筆圧が加えられた箇所の座標を
検出するための座標入力装置に関する。
手書きで入力するときに筆圧が加えられた箇所の座標を
検出するための座標入力装置に関する。
第１図ａ，ｂおよびｃはそれぞれ従来の座標入力装置の
入力部を示す斜視図である。
入力部を示す斜視図である。
同図ａに示す入力部１０は、可操性を有する絶髭粛基板
上に抵抗膜２２を形成し抵抗膜２２の両端辺に接続して
電極２３を設けた２つの抵抗板２０を、抵抗膜２２を対
向させ惑圧導電板２１を介して重ねたものである。一方
の抵抗板２０の１対の電極２３は導線によってそれぞれ
端子１および２に接続され、他方の抵抗板２０の１対の
、電極２３はそれぞれ端子３および４に接続されている
。第１図ｂに示す入力部１ １は、可榛性を有する絶系
菱基板上に複数の線状の、電極２５を互いに平行に形成
し電極２５の各一端に抵抗体２６を接続し更に抵抗体２
６の両端に接続する電極２７を設けた２つの抵抗板２４
を、電極２５を対向させ感圧導電板２１を介して重ねた
ものである。一方の抵抗板２４の１対の電極２７はそれ
ぞれ端子１および２へ導線により接続され、他方の抵抗
板２４の１対の電極２７はそれぞれ端子３および４に接
続されている。第１図ｃに示す入力部１２は、絶縁基板
上に抵抗膜を形成した抵抗板２８と可榛・性を有する絶
縁基板上に電極を形成した電極板２９とを、抵抗膜と電
極とを対向させ感圧導電板２１を介して重ねて、更に抵
抗板２８の各端辺の抵抗膜に複数のダイオード３０の一
端を接続しかつ各端辺に接続するダイオード３０の他端
を互いに接続したものである。ダイオード３川ま抵抗板
２８の各端辺に対してすべて同じ極性で接続されており
、各端辺ごとに互いに接続されたダイオード３０の一端
はそれぞれ端子１〜４へ導線により接続されている。ま
た電極板２９の電極は端子５に接続されている。第２図
は従来の座標入力装置を示すブロック図である。
上に抵抗膜２２を形成し抵抗膜２２の両端辺に接続して
電極２３を設けた２つの抵抗板２０を、抵抗膜２２を対
向させ惑圧導電板２１を介して重ねたものである。一方
の抵抗板２０の１対の電極２３は導線によってそれぞれ
端子１および２に接続され、他方の抵抗板２０の１対の
、電極２３はそれぞれ端子３および４に接続されている
。第１図ｂに示す入力部１ １は、可榛性を有する絶系
菱基板上に複数の線状の、電極２５を互いに平行に形成
し電極２５の各一端に抵抗体２６を接続し更に抵抗体２
６の両端に接続する電極２７を設けた２つの抵抗板２４
を、電極２５を対向させ感圧導電板２１を介して重ねた
ものである。一方の抵抗板２４の１対の電極２７はそれ
ぞれ端子１および２へ導線により接続され、他方の抵抗
板２４の１対の電極２７はそれぞれ端子３および４に接
続されている。第１図ｃに示す入力部１２は、絶縁基板
上に抵抗膜を形成した抵抗板２８と可榛・性を有する絶
縁基板上に電極を形成した電極板２９とを、抵抗膜と電
極とを対向させ感圧導電板２１を介して重ねて、更に抵
抗板２８の各端辺の抵抗膜に複数のダイオード３０の一
端を接続しかつ各端辺に接続するダイオード３０の他端
を互いに接続したものである。ダイオード３川ま抵抗板
２８の各端辺に対してすべて同じ極性で接続されており
、各端辺ごとに互いに接続されたダイオード３０の一端
はそれぞれ端子１〜４へ導線により接続されている。ま
た電極板２９の電極は端子５に接続されている。第２図
は従来の座標入力装置を示すブロック図である。
同図の装置には、第１図ａあるいはｂに示す入力部１０
あるいは１１を用いている。入力部１０（あるいは１１
）の端子１〜４は、それぞれ抵抗ＲＩ〜Ｒ４の一端に接
続されている。抵抗ＲＩおよびＲ２に他端には差動増幅
器６の出力電圧が印加されており、抵抗Ｒ３およびＲ４
の池端は抵抗Ｒ５の一端に接続されている。抵抗Ｒ２お
よびＲ３の両端に現われる電圧は、それぞれ増幅器７お
よび８を経て信号ｘおよびｙとして出力される。抵抗Ｒ
５の両端に現われる電圧Ｖは、抵抗Ｒ３およびＲ４を介
して流れる電流１と抵抗Ｒ５の抵抗値との積にほぼ等し
い値であり、差動増幅器６および電圧比較回路９のそれ
ぞれの一方の入力端に印加される。菱動増幅器６および
電圧比較回路９のそれぞれ他方の入力端には、おのおの
予め定めた高さの電圧ＥＩおよびＥ２が印加されている
。菱勤増幅器６は、電圧ＥＩから電圧Ｖを減算しこれを
増幅した電圧を抵抗ＲＩおよびＲ２の一端に印加する。
電圧比較回路９は、電圧Ｖが電圧Ｅ２より高いときには
高レベル（以下日と略称する）となり、電圧Ｖが電圧Ｅ
２より抵し、ときには低レベル（以下Ｌと略称する）と
なる信号ｗを出力する。第３図および第４図は、それぞ
れ第２図の装置の動作を説明するための回路図および波
形図である。
あるいは１１を用いている。入力部１０（あるいは１１
）の端子１〜４は、それぞれ抵抗ＲＩ〜Ｒ４の一端に接
続されている。抵抗ＲＩおよびＲ２に他端には差動増幅
器６の出力電圧が印加されており、抵抗Ｒ３およびＲ４
の池端は抵抗Ｒ５の一端に接続されている。抵抗Ｒ２お
よびＲ３の両端に現われる電圧は、それぞれ増幅器７お
よび８を経て信号ｘおよびｙとして出力される。抵抗Ｒ
５の両端に現われる電圧Ｖは、抵抗Ｒ３およびＲ４を介
して流れる電流１と抵抗Ｒ５の抵抗値との積にほぼ等し
い値であり、差動増幅器６および電圧比較回路９のそれ
ぞれの一方の入力端に印加される。菱動増幅器６および
電圧比較回路９のそれぞれ他方の入力端には、おのおの
予め定めた高さの電圧ＥＩおよびＥ２が印加されている
。菱勤増幅器６は、電圧ＥＩから電圧Ｖを減算しこれを
増幅した電圧を抵抗ＲＩおよびＲ２の一端に印加する。
電圧比較回路９は、電圧Ｖが電圧Ｅ２より高いときには
高レベル（以下日と略称する）となり、電圧Ｖが電圧Ｅ
２より抵し、ときには低レベル（以下Ｌと略称する）と
なる信号ｗを出力する。第３図および第４図は、それぞ
れ第２図の装置の動作を説明するための回路図および波
形図である。
第３図は、第１図ａあるいはｂに示す入力部１０あるい
は１１の等価回路を示す。第１図ａ（あるいはｂ）にお
いて、入力部１０（あるいは１１）の上面に用紙を置い
て入力面とし筆記具で文字や図形などを書くと、感圧導
電板２１の筆圧が加わった箇所の板面間が抵抗Ｒｃで接
続され、これに伴って下部および上部の抵抗膜２２（あ
るいは抵抗体２６）の筆圧が加わった箇所ＰＩおよびＰ
２の間が抵抗Ｒｃで薮続される。端子１および２（ある
いは３および４）間の抵抗は、筆圧が加わった箇所Ｐ１
（あるいはＰ２）の位置すなわち入力面におけるＸ座標
（あるいはＹ座標）に対応してＲａとＲｂ（あるいはＲ
ｄとＲｅ）とに分割されたものと等価な状態にある。第
２図の装置における電流１は、差動増幅器６の出力端か
ら、抵抗ＲＩおよび抵抗Ｒａを通る第１の分路と、抵抗
Ｒ２および第３図の抵抗Ｒｂを通る２の分民各とに分れ
て流れ、第３図の回路の筆圧が加わった箇所ＰＩを経て
抵抗Ｒｃに流れる。このとき、前記第２の分路に流れる
電流と電流１の比は、筆圧が加わった箇所ＰＩの位置す
なわち入力面におけるＸ座標に対応した値となる。従っ
て、電流１を予め定めた大きさとなるようにして、前記
第２の分路の抵抗Ｒ２の両端に現われる電圧を計測する
ことにより、筆圧が加わった箇所Ｐ１の×座標を検出で
きる。同様に、抵抗Ｒ３の両端に現われる電圧により、
筆圧が加わった箇所Ｐ２のＹ座標を検出できる。すなわ
ち、第２図の装置において、電流１が予め定めた大きさ
となるようにしたときには、信号ｘおよびｙがそれぞれ
入力のＸ座標およびＹ座標を示す信号となる。第４図は
、第２図の装置における電流１、電圧Ｖおよび信号ｗを
例示する。
は１１の等価回路を示す。第１図ａ（あるいはｂ）にお
いて、入力部１０（あるいは１１）の上面に用紙を置い
て入力面とし筆記具で文字や図形などを書くと、感圧導
電板２１の筆圧が加わった箇所の板面間が抵抗Ｒｃで接
続され、これに伴って下部および上部の抵抗膜２２（あ
るいは抵抗体２６）の筆圧が加わった箇所ＰＩおよびＰ
２の間が抵抗Ｒｃで薮続される。端子１および２（ある
いは３および４）間の抵抗は、筆圧が加わった箇所Ｐ１
（あるいはＰ２）の位置すなわち入力面におけるＸ座標
（あるいはＹ座標）に対応してＲａとＲｂ（あるいはＲ
ｄとＲｅ）とに分割されたものと等価な状態にある。第
２図の装置における電流１は、差動増幅器６の出力端か
ら、抵抗ＲＩおよび抵抗Ｒａを通る第１の分路と、抵抗
Ｒ２および第３図の抵抗Ｒｂを通る２の分民各とに分れ
て流れ、第３図の回路の筆圧が加わった箇所ＰＩを経て
抵抗Ｒｃに流れる。このとき、前記第２の分路に流れる
電流と電流１の比は、筆圧が加わった箇所ＰＩの位置す
なわち入力面におけるＸ座標に対応した値となる。従っ
て、電流１を予め定めた大きさとなるようにして、前記
第２の分路の抵抗Ｒ２の両端に現われる電圧を計測する
ことにより、筆圧が加わった箇所Ｐ１の×座標を検出で
きる。同様に、抵抗Ｒ３の両端に現われる電圧により、
筆圧が加わった箇所Ｐ２のＹ座標を検出できる。すなわ
ち、第２図の装置において、電流１が予め定めた大きさ
となるようにしたときには、信号ｘおよびｙがそれぞれ
入力のＸ座標およびＹ座標を示す信号となる。第４図は
、第２図の装置における電流１、電圧Ｖおよび信号ｗを
例示する。
第２図の装置において、差動増幅器６の出力端から抵抗
Ｒ３およびＲ４の接続点までの合成抵抗値をＲとし、差
動増幅器６の増幅率をＧとすれば、電流１は１＝ＧＥＩ
ノ（Ｒ十Ｒ５十Ｒ５０），．…．…ｍとなる。
Ｒ３およびＲ４の接続点までの合成抵抗値をＲとし、差
動増幅器６の増幅率をＧとすれば、電流１は１＝ＧＥＩ
ノ（Ｒ十Ｒ５十Ｒ５０），．…．…ｍとなる。
合成抵抗Ｒを構成する抵抗のうち、第３図に示す抵抗Ｒ
ｃは筆圧の大小に応じて変化するが、通常の大きさの筆
圧に対応する抵抗Ｒｃの範囲において、Ｒ５Ｃ》Ｒ＋Ｒ
５ ………■を満足するよう
に差動増幅器６の増幅率Ｇを定めれば、入力面に通常の
筆圧が加わっているときには、電流１は・１１…ＥＩ／
Ｒ５ ・・・・・・・・・【３｝と
なる。
ｃは筆圧の大小に応じて変化するが、通常の大きさの筆
圧に対応する抵抗Ｒｃの範囲において、Ｒ５Ｃ》Ｒ＋Ｒ
５ ………■を満足するよう
に差動増幅器６の増幅率Ｇを定めれば、入力面に通常の
筆圧が加わっているときには、電流１は・１１…ＥＩ／
Ｒ５ ・・・・・・・・・【３｝と
なる。
従って電流１は、入力面に通常の大きさの筆圧が加わっ
ているときは式｛３’で与えられる電流１１に等しく、
筆圧が減少するにつれて第３図に示す抵抗Ｒｃが大きく
なり不等式■を満足しなくなると１１より減少する。電
流１は、その殆んどすべてが、抵抗Ｒ５に流れて、抵抗
Ｒ５の両端に電流１と抵抗Ｒ５の積にほぼ等しい電圧を
生じさせる。従って電圧Ｖは、入力面に加わる筆圧が通
常の大きさである場合にはＶＩ…Ｒ５１１であり、前記
のように筆圧の減少によって電流１が減少してゆくと、
それに伴ってＶＩより減少する。信号ｗは、Ｖ＞Ｅ２（
あるいはＶくＥ２）のときには日（あるいはＬ）となり
、筆圧の有無を示す。なお、電圧ＶがＥ２に等しくなる
時刻における電流１２は、１２≦Ｅ２／Ｒ５となる。第
２図の装置が出力する信号ｘ，ｙおよびｗは、座標検出
装置へ送られる。
ているときは式｛３’で与えられる電流１１に等しく、
筆圧が減少するにつれて第３図に示す抵抗Ｒｃが大きく
なり不等式■を満足しなくなると１１より減少する。電
流１は、その殆んどすべてが、抵抗Ｒ５に流れて、抵抗
Ｒ５の両端に電流１と抵抗Ｒ５の積にほぼ等しい電圧を
生じさせる。従って電圧Ｖは、入力面に加わる筆圧が通
常の大きさである場合にはＶＩ…Ｒ５１１であり、前記
のように筆圧の減少によって電流１が減少してゆくと、
それに伴ってＶＩより減少する。信号ｗは、Ｖ＞Ｅ２（
あるいはＶくＥ２）のときには日（あるいはＬ）となり
、筆圧の有無を示す。なお、電圧ＶがＥ２に等しくなる
時刻における電流１２は、１２≦Ｅ２／Ｒ５となる。第
２図の装置が出力する信号ｘ，ｙおよびｗは、座標検出
装置へ送られる。
座標検出装置では、、信号ｗが日のときには筆圧がある
とみなして、信号ｘおよびｙから筆圧の加わっている箇
所のＸおよびＹ座標をそれぞれ検出する。また信号ｗが
Ｌのときは筆圧はないものとみなす。しかし従来の座標
入力装置では、第４図に示すように信号ｗが日からＬに
変わる間において電流１は１１から１２まで減少してゆ
く。この場合に、電流１が１１で一定であるとみなして
信号又およびｙからそれぞれＸおよびＹ座標を検出すれ
ば、電流１の減少に対応する誤差を生ずる。この誤差を
除去するために電流１を示す信号を出力して座標検出装
置で電流１と信号ｘおよびｙとから各座標を検出するに
は、余分な回路を付加せねばならず装置の規模が大きく
なる。すなわち従来の座標入力装簿は、筆圧があること
を示す信号を出力している間に各座標を示す信号がそれ
ぞれ誤差を含んで出力されるという欠点を有し、特に感
圧導電板の筆圧が加わる箇所の抵抗値が不規則かつ大幅
に変動していわゆるチヤタリングが頻発する場合には各
座標信号に誤差が頻発するという欠点がある。本発明の
目的は、上記欠点を除去し筆圧があることを示す信号を
出力している間において誤差の少ない各座標信号を出力
する座標入力装置を提供することにある。本発明の装置
は、加圧入力面と少なくとも１つの抵抗体と該抵抗体に
接続する２対の端子とを有し前記加圧入力面の加圧点の
位置に応じて前記抵抗体に流れる電流を各対の前記端子
に分流させる入力手段と、直流電流と該直流電流に接続
する少なくとも１つの定電流回路とを有し前記記抵抗体
に電流を流すための電流供給手段と、各対の前記端子に
分流された電流に応答して発生するそれぞれ前記加圧点
の座標を示す２つの信号を出力する第１の出力手段と、
少なくとも１つの前記定電流回路の両端の電圧と予め定
めた高さの電圧とを比較してその高低に応じて前記加圧
入力面への加圧の有無を示す信号を出力する第２の出力
手段とを備えている。
とみなして、信号ｘおよびｙから筆圧の加わっている箇
所のＸおよびＹ座標をそれぞれ検出する。また信号ｗが
Ｌのときは筆圧はないものとみなす。しかし従来の座標
入力装置では、第４図に示すように信号ｗが日からＬに
変わる間において電流１は１１から１２まで減少してゆ
く。この場合に、電流１が１１で一定であるとみなして
信号又およびｙからそれぞれＸおよびＹ座標を検出すれ
ば、電流１の減少に対応する誤差を生ずる。この誤差を
除去するために電流１を示す信号を出力して座標検出装
置で電流１と信号ｘおよびｙとから各座標を検出するに
は、余分な回路を付加せねばならず装置の規模が大きく
なる。すなわち従来の座標入力装簿は、筆圧があること
を示す信号を出力している間に各座標を示す信号がそれ
ぞれ誤差を含んで出力されるという欠点を有し、特に感
圧導電板の筆圧が加わる箇所の抵抗値が不規則かつ大幅
に変動していわゆるチヤタリングが頻発する場合には各
座標信号に誤差が頻発するという欠点がある。本発明の
目的は、上記欠点を除去し筆圧があることを示す信号を
出力している間において誤差の少ない各座標信号を出力
する座標入力装置を提供することにある。本発明の装置
は、加圧入力面と少なくとも１つの抵抗体と該抵抗体に
接続する２対の端子とを有し前記加圧入力面の加圧点の
位置に応じて前記抵抗体に流れる電流を各対の前記端子
に分流させる入力手段と、直流電流と該直流電流に接続
する少なくとも１つの定電流回路とを有し前記記抵抗体
に電流を流すための電流供給手段と、各対の前記端子に
分流された電流に応答して発生するそれぞれ前記加圧点
の座標を示す２つの信号を出力する第１の出力手段と、
少なくとも１つの前記定電流回路の両端の電圧と予め定
めた高さの電圧とを比較してその高低に応じて前記加圧
入力面への加圧の有無を示す信号を出力する第２の出力
手段とを備えている。
次に図面を参照して本発明を詳細に．説明する。
第５図は本発明の第１の実施例を示すブロック図である
。同図の装置には、第１図ａあるいはｂに示す入力部１
０あるいは１１を用いる。入力部１０（あるいは１１）
の端子１〜４は、それぞれ抵抗ＲＩ〜Ｒ４の一端に接続
されており、抵抗ＲＩおよびＲ２の他端にはいずれも予
め定めた高さの電圧ＥＩが印加されている。抵抗Ｒ３お
よびＲ４の他端はいずれも定電流回路１３の一端と電圧
比較回路９の一方の入力端とに接続されている。抵抗Ｒ
２およびＲ３の両端に現われる電圧は、それぞれ増幅器
７および８を通ってＸおよびＹ座標を示す信号ｘおよび
ｙとして出力される。電圧比較回路９の他方の入力端に
は予め定めた高さの電圧Ｅ２が印加されている。電圧比
較回路９は、定電流回路１３の一端から印加される電圧
Ｖが電圧Ｅ２より高いときには高レベル（以下日と略称
する）となり、電圧Ｖが電圧Ｅ２より低いときには低レ
ベル（以下Ｌと略称する）となる信号ｗを出力する。定
電流回路１３は、電界効果トランジスタ（以下ＦＥＴと
略称する）Ｑのゲートとソース間に抵抗Ｒ６を接続して
構成され、抵抗Ｒ１，Ｒ２と入力部１０（あるいは１１
）と抵抗Ｒ３，Ｒ４とを介して電圧ＥＩがＦＥＴＱのド
レィンに印加されており、電圧Ｖが正のときには抵抗Ｒ
３およびＲ４を介して流れる電流ｉが抵抗Ｒ６とＦＥＴ
Ｑの相互コンダクタンスで定まる一定値となるよう動作
する。第６図は第５図の装置の動作を説明するための波
形図である。電圧Ｖが正のとにきは、電流ｉは一定値ｉ
ｌとなる。第５図の装置において、電圧ＥＩの印加点か
ら抵抗Ｒ１，Ｒ２と入力部１０（あるいは１１）とを介
して抵抗Ｒ３およびＲ４の接続点までの合成抵抗値をＲ
とすれば、ＥＩ＞ｉＩＲであれば電圧Ｖは正であり、Ｅ
Ｉ＜ｉＩＲであれば電圧Ｖはほぼゼロになる。入力部１
０（あるいは１１）の入力面に加わる筆圧が減少してゆ
き、これに伴って第３図に示す等価回路の抵抗Ｒｃが増
大してゆくと、前記の合成抵抗Ｒも増大する。この合成
抵抗Ｒの増大に伴ってＥＩ＞ｉＩＲが成立するようにな
ると、電圧Ｖはほぼゼロとなり、また電流ｉはそれ以前
の一定値ｉｌより減少してゆく。信号ｗは、Ｖ＞Ｅ２（
あるいはＶ＜Ｅ２）のときには日（あるいはＬ）となり
、筆圧の有無を示す。従来の装置とは異なり、信号ｗが
日のときすなわち筆圧があるとみなされるときには、電
流ｉは一定値ｉｌであるから、各座標を示す信号ｘおよ
びｙには電流ｉの変動に起因する誤差を生ずることがな
い。第７図は本発明の第２の実施例を示すブロック図で
ある。
。同図の装置には、第１図ａあるいはｂに示す入力部１
０あるいは１１を用いる。入力部１０（あるいは１１）
の端子１〜４は、それぞれ抵抗ＲＩ〜Ｒ４の一端に接続
されており、抵抗ＲＩおよびＲ２の他端にはいずれも予
め定めた高さの電圧ＥＩが印加されている。抵抗Ｒ３お
よびＲ４の他端はいずれも定電流回路１３の一端と電圧
比較回路９の一方の入力端とに接続されている。抵抗Ｒ
２およびＲ３の両端に現われる電圧は、それぞれ増幅器
７および８を通ってＸおよびＹ座標を示す信号ｘおよび
ｙとして出力される。電圧比較回路９の他方の入力端に
は予め定めた高さの電圧Ｅ２が印加されている。電圧比
較回路９は、定電流回路１３の一端から印加される電圧
Ｖが電圧Ｅ２より高いときには高レベル（以下日と略称
する）となり、電圧Ｖが電圧Ｅ２より低いときには低レ
ベル（以下Ｌと略称する）となる信号ｗを出力する。定
電流回路１３は、電界効果トランジスタ（以下ＦＥＴと
略称する）Ｑのゲートとソース間に抵抗Ｒ６を接続して
構成され、抵抗Ｒ１，Ｒ２と入力部１０（あるいは１１
）と抵抗Ｒ３，Ｒ４とを介して電圧ＥＩがＦＥＴＱのド
レィンに印加されており、電圧Ｖが正のときには抵抗Ｒ
３およびＲ４を介して流れる電流ｉが抵抗Ｒ６とＦＥＴ
Ｑの相互コンダクタンスで定まる一定値となるよう動作
する。第６図は第５図の装置の動作を説明するための波
形図である。電圧Ｖが正のとにきは、電流ｉは一定値ｉ
ｌとなる。第５図の装置において、電圧ＥＩの印加点か
ら抵抗Ｒ１，Ｒ２と入力部１０（あるいは１１）とを介
して抵抗Ｒ３およびＲ４の接続点までの合成抵抗値をＲ
とすれば、ＥＩ＞ｉＩＲであれば電圧Ｖは正であり、Ｅ
Ｉ＜ｉＩＲであれば電圧Ｖはほぼゼロになる。入力部１
０（あるいは１１）の入力面に加わる筆圧が減少してゆ
き、これに伴って第３図に示す等価回路の抵抗Ｒｃが増
大してゆくと、前記の合成抵抗Ｒも増大する。この合成
抵抗Ｒの増大に伴ってＥＩ＞ｉＩＲが成立するようにな
ると、電圧Ｖはほぼゼロとなり、また電流ｉはそれ以前
の一定値ｉｌより減少してゆく。信号ｗは、Ｖ＞Ｅ２（
あるいはＶ＜Ｅ２）のときには日（あるいはＬ）となり
、筆圧の有無を示す。従来の装置とは異なり、信号ｗが
日のときすなわち筆圧があるとみなされるときには、電
流ｉは一定値ｉｌであるから、各座標を示す信号ｘおよ
びｙには電流ｉの変動に起因する誤差を生ずることがな
い。第７図は本発明の第２の実施例を示すブロック図で
ある。
同図の装置には、第１図ｃに示す入力部１２を用いてい
る。入力部１２の端子１〜４にはそれぞれ抵抗ＲＩ〜Ｒ
４の一端が接続されており、端子５には予め定めた高さ
の電圧ＢＩが印加されている。なお第１図ｃに示すダイ
オード３０はすべて電圧ＥＩの極性に対して順方向に接
続されている。抵抗ＲＩおよびＲ２の他端は互いに接続
され、更に定電流回路１３の‐一端と電圧比較回路９の
一方の入力端とに接続されている。抵抗Ｒ３およＲ４の
他端は互いに接続され、更に定電流回路１３の一端に接
続されている。また抵抗Ｒ２およびＲ３の両端に現われ
る電圧は、それぞれ増幅器７および８を通って×および
Ｙ座標を示す信号ｘおよびｙとして出力される。上記の
如く構成された座標信号発生部１４は、信号ｘおよびｙ
を出力するとともに、２つの定電流回路１３に接続され
ている。そして一方の定電流回路１３の両端の電圧が電
圧比較回路９に印加されている。電圧比較回路９は、定
電流回路１３から印カロされる電圧が電圧Ｅ２より高い
とき（あるいは低いとき）には日（あるいはＬ）となっ
て筆圧の有無を示す信号ｗを出力する。第７図の装置で
は、信号ｗが日のときすなわち筆圧があるとみなされる
ときには、電圧比較回路９に接続されている定電流回路
１３を流れる電流は一定値であるから、信号幻こは電流
の変動に起因する誤差を生じない。また電圧ＥＩ．Ｅ２
およびＲＩ〜Ｒ４を適宜選定することにより、信号ｗが
日のときには信号ｘおよびｙに電流の変動に起因する誤
差を殆んど生じないようにできる。第８図は本発明の第
３の実施例を示すブロック図である。
る。入力部１２の端子１〜４にはそれぞれ抵抗ＲＩ〜Ｒ
４の一端が接続されており、端子５には予め定めた高さ
の電圧ＢＩが印加されている。なお第１図ｃに示すダイ
オード３０はすべて電圧ＥＩの極性に対して順方向に接
続されている。抵抗ＲＩおよびＲ２の他端は互いに接続
され、更に定電流回路１３の‐一端と電圧比較回路９の
一方の入力端とに接続されている。抵抗Ｒ３およＲ４の
他端は互いに接続され、更に定電流回路１３の一端に接
続されている。また抵抗Ｒ２およびＲ３の両端に現われ
る電圧は、それぞれ増幅器７および８を通って×および
Ｙ座標を示す信号ｘおよびｙとして出力される。上記の
如く構成された座標信号発生部１４は、信号ｘおよびｙ
を出力するとともに、２つの定電流回路１３に接続され
ている。そして一方の定電流回路１３の両端の電圧が電
圧比較回路９に印加されている。電圧比較回路９は、定
電流回路１３から印カロされる電圧が電圧Ｅ２より高い
とき（あるいは低いとき）には日（あるいはＬ）となっ
て筆圧の有無を示す信号ｗを出力する。第７図の装置で
は、信号ｗが日のときすなわち筆圧があるとみなされる
ときには、電圧比較回路９に接続されている定電流回路
１３を流れる電流は一定値であるから、信号幻こは電流
の変動に起因する誤差を生じない。また電圧ＥＩ．Ｅ２
およびＲＩ〜Ｒ４を適宜選定することにより、信号ｗが
日のときには信号ｘおよびｙに電流の変動に起因する誤
差を殆んど生じないようにできる。第８図は本発明の第
３の実施例を示すブロック図である。
同図の装置は、第７図の装置において２つの定電流回路
１３のそれぞれ両端の電圧を、ダイオード３０を介して
電圧比較回路９の一方の入力端に印加したものである。
電圧比較回路９は、２つの定電流回路１３のうち少なく
とも一方からの電圧が電圧Ｅ２より低くなるとＬとなる
信号ｗを出力する。従って信号ｗが日のときには、信号
ｘおよびｙのいずれにも定電流回路１３を流れる電流の
変動に起因する誤差を生じない。なお第５図に示す定電
流回路１３の構成は一例を示すに過ぎず、電圧が印加さ
れたときにその高低によらず一定の電流を流すよう動作
する他の構成の回路で燈換えることができる。また第５
図および第７図において、各座標信号をとり出す箇所は
抵抗Ｒ２およびＲ３の両端に限定する必要はなく、抵抗
ＲＩおよびＲ４の両端あるいは端子１，２の間および端
子３，４の間としてもよい。以上の説明により明らかな
ように、本発明には、定電流回路を用いて各座標信号を
発生させかつ定電流回路の両端の電圧に応答して筆圧の
有無を示す信号を発生させることにより、筆圧があるこ
とを示す信号を出力している間において誤差の少ない各
座標信号を出力する座標入力装置を実現することができ
るという効果があり、特に筆圧のチャタリングが頻発す
るという場合にその効果が著しい。
１３のそれぞれ両端の電圧を、ダイオード３０を介して
電圧比較回路９の一方の入力端に印加したものである。
電圧比較回路９は、２つの定電流回路１３のうち少なく
とも一方からの電圧が電圧Ｅ２より低くなるとＬとなる
信号ｗを出力する。従って信号ｗが日のときには、信号
ｘおよびｙのいずれにも定電流回路１３を流れる電流の
変動に起因する誤差を生じない。なお第５図に示す定電
流回路１３の構成は一例を示すに過ぎず、電圧が印加さ
れたときにその高低によらず一定の電流を流すよう動作
する他の構成の回路で燈換えることができる。また第５
図および第７図において、各座標信号をとり出す箇所は
抵抗Ｒ２およびＲ３の両端に限定する必要はなく、抵抗
ＲＩおよびＲ４の両端あるいは端子１，２の間および端
子３，４の間としてもよい。以上の説明により明らかな
ように、本発明には、定電流回路を用いて各座標信号を
発生させかつ定電流回路の両端の電圧に応答して筆圧の
有無を示す信号を発生させることにより、筆圧があるこ
とを示す信号を出力している間において誤差の少ない各
座標信号を出力する座標入力装置を実現することができ
るという効果があり、特に筆圧のチャタリングが頻発す
るという場合にその効果が著しい。
第１図ａ〜ｃおよび第２図はそれぞれ従来の座標入力装
置をす斜視図およびブ。 ック図、第３図および第４図はそれぞれ第２図の装置の
動作を説明するための回路図および波形図、第５図、第
７図および第８図はそれぞれ本発明の実施例を示すフロ
ック図、第６図は第５図の装置の動作を説明するための
波形図である。１〜５・・・・・・端子、６・・・・・
・差動増幅器、７，８・・・・・・増幅器、９・・・・
・・電圧比較回路、１０〜１２…・・・入力部、１３…
・・・定電流回路、１４・・・・・・座標信号発生部、
２０，２４，２８・・・抵抗板、２９・…・・電極板、
３０…・・・ダイオード、ＲＩ〜Ｒ６・・・・・・抵抗
、Ｅ１，Ｅ２・・・…電圧。 多’図 第３図 静々図 第２図 舞う図 豹る図 第７図 第８図
置をす斜視図およびブ。 ック図、第３図および第４図はそれぞれ第２図の装置の
動作を説明するための回路図および波形図、第５図、第
７図および第８図はそれぞれ本発明の実施例を示すフロ
ック図、第６図は第５図の装置の動作を説明するための
波形図である。１〜５・・・・・・端子、６・・・・・
・差動増幅器、７，８・・・・・・増幅器、９・・・・
・・電圧比較回路、１０〜１２…・・・入力部、１３…
・・・定電流回路、１４・・・・・・座標信号発生部、
２０，２４，２８・・・抵抗板、２９・…・・電極板、
３０…・・・ダイオード、ＲＩ〜Ｒ６・・・・・・抵抗
、Ｅ１，Ｅ２・・・…電圧。 多’図 第３図 静々図 第２図 舞う図 豹る図 第７図 第８図
Claims (1)
- １ 加圧入力面と少なくとも１つの抵抗体と該抵抗体に
接続する２対の端子とを有し前記加圧入力面の加圧点の
位置に応じて前記抵抗体に流れる電流を各対の前記端子
に分流させる入力手段と、直流電源と該直流電源に接続
する少なくとも１つの定電流回路とを有し前記抵抗体に
電流を流すための電流供給手段と、各対の前記端子に分
流された電流に応答して発生するそれぞれ前記加圧点の
座標を示す２つの信号を出力する第１の出力手段と、前
記加圧入力面への加圧の有無を示すパルス信号を送出す
る第２の手段からなる座標入力装置において、前記第２
の手段は少くとも１つの前記定電流回路の両端の電圧と
予め定めた高さの電圧とを比較してその高低に応じて前
記加圧入力面への加圧の有無を示す信号を出力すること
を特徴とする座標入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57017111A JPS6038733B2 (ja) | 1982-02-05 | 1982-02-05 | 座標入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57017111A JPS6038733B2 (ja) | 1982-02-05 | 1982-02-05 | 座標入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58134378A JPS58134378A (ja) | 1983-08-10 |
| JPS6038733B2 true JPS6038733B2 (ja) | 1985-09-03 |
Family
ID=11934913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57017111A Expired JPS6038733B2 (ja) | 1982-02-05 | 1982-02-05 | 座標入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038733B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213591Y2 (ja) * | 1985-04-17 | 1990-04-13 | ||
| JPH0476811U (ja) * | 1990-11-19 | 1992-07-06 |
-
1982
- 1982-02-05 JP JP57017111A patent/JPS6038733B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213591Y2 (ja) * | 1985-04-17 | 1990-04-13 | ||
| JPH0476811U (ja) * | 1990-11-19 | 1992-07-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58134378A (ja) | 1983-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6038733B2 (ja) | 座標入力装置 | |
| GB1559173A (en) | Graphical input apparatus for electrical equipment | |
| JPS6038732B2 (ja) | 座標入力装置 | |
| JPS6130289B2 (ja) | ||
| JPS6038734B2 (ja) | 座標入力装置 | |
| JPS61193228A (ja) | 感圧形座標入力装置 | |
| JPH0113566B2 (ja) | ||
| JPH02287815A (ja) | 座標入力装置 | |
| JPH0785752A (ja) | タッチキーボード | |
| JPH0113124B2 (ja) | ||
| JPS605008B2 (ja) | スイッチ断接型座標入力装置 | |
| JPS60189529A (ja) | 座標入力装置 | |
| JPS58155487A (ja) | 図形入力装置 | |
| JPS6038731B2 (ja) | 座標入力装置 | |
| JPS6154524A (ja) | 手書入力タブレツド | |
| JPS605009B2 (ja) | 抵抗膜分割型座標入力装置 | |
| JPS648370B2 (ja) | ||
| JPH0535392A (ja) | タブレツト装置 | |
| JPS5910661Y2 (ja) | タツチボ−ド | |
| JPH01106131A (ja) | タッチパネル用インターフェース | |
| JPS63266519A (ja) | 座標入力装置の誤差検出回路 | |
| JPH09500203A (ja) | 測定増幅器 | |
| JPS63269218A (ja) | 座標入力装置の誤差検出回路 | |
| JPS62130420A (ja) | 座標検出装置 | |
| JPH0539801A (ja) | 流体回路 |