JPH10508943A - 圧力応答アレーのための走査回路 - Google Patents

Abstract

(57)【要約】 圧力応答センサ・ポイントのアレーのための走査回路であって、この回路の感度の制御が可能なものである。特に、回路の感度は、この回路と共に用いられるテスト及び／又は基準電圧を制御することによって制御することができ、異なる感度すなわち分解能が、アレーの異なる領域に提供される。この回路は、また、電極の間の分離を強化して、与えられた入力電極上のすべてのセンサ・ポイントを走査するのに単一のテスト電圧を用いることが可能であり、更に、トレース抵抗の放電時間と縮小し関心対象ではないセンサ・ポイントの処理を禁止することによって、アレーの走査に要する時間を縮小している。感知される圧力の精度は、テスト電圧を調整して負荷の変動を補償することによって、向上している。

Description

【発明の詳細な説明】 圧力応答アレーのための走査回路 発明の分野 本発明は、圧力応答センサ・ポイントのアレーから形成された圧力センサに関 し、更に詳しくは、そのようなアレーを、感度を制御しながら、より高速かつ正 確に走査するように改良された回路に関する。 発明の背景 この出願の譲受人に譲渡されている米国特許第４８５６９９３号（以下では、 ’９９３特許と称する）には、可変抵抗式の圧力感知アレーと、そのアレーを走 査する回路とが、記載されている。そのようなアレーは、例えば、歯科咬合のた めの接触センサ、靴の中の足の圧力検出、ガスケット上での圧力分布検出、そし て、ある画定された領域での圧力又は力の分布に関する情報が要求される多くの それ以外の応用例などに、用いられる。この米国特許記載の装置は出願当時の当 該技術分野における実質的な進歩を表し、この米国特許に開示された技術は多く の応用例において依然として利用されてはいるが、応答時間、出力の精度、及び 感度制御などの領域に関しこの回路の性能向上が可能である。また、電極の間の 潜在的なクロストークを減少させることも望まれる。それにより、他のことに加 えて、’９９３特許の図２ｂに示されている可変抵抗層７４が不要になり、圧力 応答インク又はそれ以外の圧力感知性材料から成るこの余分な層が不要になるこ との結果として、アレーの製造コストが著しく低下し、更に、分解能が強化され る。 更に詳しくは、電極が’９９３特許に示されたタイプの感知アレーと交差する それぞれのセンサ・ポイントは、また、そのポイントのサンプリングの間に充電 されるトレース・キャパシタンスを有する。そのキャパシタンスが、テスト電圧 又はそれ以外の信号が電極に対して連続的に印加される間に、電極間の圧力感知 性抵抗を介して放電しなければならない場合には、テスト電圧のそれぞれの印加 の間にキャパシタンスが完全に放電する又は回路が安定（settle）するための時 間は、１ミリ秒に達し得る。それぞれの方向に数百もの電極を有する大きなアレ ーにおいては、その結果として、全体のアレーの１回の走査を完了する際に実質 的な時間損失が生じ、走査に要する時間が、受け入れがたいほど長くなる可能性 がある。この時間の長さが、少なくとも１桁（order）、好ましくは、１０から ２０マイクロ秒の範囲まで短縮されれば、好ましい。 更に、電極及びマルチプレクサに対するもののような、アレーにおけるトレー ス抵抗（trace resistances）は、そのアレーに印加されたテスト電圧に対して 、ＩＲ降下を生じさせる。流れる電流はアレー上の負荷と共に変動するので、装 置の種々のトレース抵抗の両端での電圧降下もまた、負荷と共に変動する。これ は、感知ポイントに与えられたテスト電圧は、センサ・ポイントに加えられた圧 力と、圧力が加えられているセンサ・ポイントの数と共に変動し、その結果とし て、感知された圧力において１０から２０パーセントの範囲の誤差が生じること を意味する。従って、負荷の変動に対して、アレーに印加されるテスト電圧をよ り正確に補償し、読み取りの精度を向上させる改善された回路に対する必要性が 存在している。 アレーに対する圧力分解能を選択する際にも、別の問題がある。現在は、異な る分解能を達成するためには、異なるインク又はそれ以外の可変抵抗材料を有す る異なるアレーが要求される。分解能すなわち圧力範囲がアレーの異なる領域で は実質的に異なる応用例では、どの領域に対しても最適ではないアレーを用いな ければならないか、又は、高価なカスタマイズされたアレーを作成しなければな らないかのどちらかである。しかし、カスタマイズ（ｃｕｓｔｏｍｉｚｅ）され たアレーは、所望の結果を得るためには注意深く位置決め（align）しなければ ならず、いくぶん位置が不正確な場合には、かえってプラスよりもマイナスの方 が大きくなる。従って、分解能の変動を電子的に行うことができ、すべての応用 例に対して使用できる単一のアレーを作成することが可能になり、又は、少なく とも非常に限定された数の異なるアレーが分解能の範囲の全体をカバーすること が可能になることが、好ましい。そのようなアレーは、また、異なる領域におい て、異なる範囲／分解能に対して、較正（calibrate）することができる。 最後に、多くの応用例において、特定の応用例に対し適切である程度のレベル にない出力、又は、冗長な出力が存在する。処理のためにアナログ出力をデジタ ルに変換したりそのような出力を処理したりするにはかなりの時間を要するので 、装置の動作速度は、動作を関心対象であるポイントについてだけ実行し、関心 対象ではない（例えば、所定の圧力レベルよりも低い）又は冗長であるポイント については実行しないとすれば、向上させることができる。特に、多くの応用例 では、圧力が加えられるのは、僅かに、アレー上のいくつかのセンサ・ポイント に対してだけあり、アレー上のすべてのポイントに加えられるのではなく、その 特定のポイントに関してだけ処理を実行すれば、処理時間を実質的に節約するこ とができる。 発明の概要 以上によって、本発明は、それぞれのポイントに第１の複数の電極の中の１つ と第２の複数の電極の中の１つとが交差している圧力応答センサ・ポイントのア レーを走査する回路を提供する。センサ・ポイントのそれぞれにおいて交差して いる電極の間には、圧力感知性の抵抗が存在する。この回路は、テスト信号を発 生し、このテスト信号を第１の電極のそれぞれに選択的に与える第１のマルチプ レクサを有する。テスト信号は、抵抗が低下された抵抗状態にある第１の電極が 交差するセンサ・ポイントに対する圧力感知性抵抗を介して、そのポイントに交 差する第２の電極まで流れ、ポイントにおける抵抗は、そのポイントにおける圧 力が増加するに連れて、減少する。従って、ポイントを流れる電流は、圧力と共 に増加する。第２の電極に現れるテスト信号を選択的に出力回路に送る第２のマ ルチプレクサが提供される。本発明の好適実施例に対しては、出力回路は、この 回路の感度を制御するデバイスを含む。このデバイスは、好ましくは、比率計量 的（ratiometric）なデバイスである。その値が所望の感度に少なくとも部分的 には応答して制御される基準信号が、この比率計量的なデバイスに第２の入力と して与えられる。好適実施例では、テスト信号はアナログ電圧であり、比例計量 的デバイスは比例計量的なＡ／Ｄコンバータであり、その一方の入力は第２のマ ルチプレクサからの出力であり、他方の入力は基準電圧である。所望の感度が回 路に対して選択される際には、基準電圧の値は、選択された感度に少なくとも部 分的には応答して制御される。好適実施例では、基準電圧は、感度を向上させる ためには、低下させる。 感知される圧力の所望の範囲は、指示された範囲の関数である値を有する発生 されたテスト電圧を用いて、指示される。更に詳しくは、テスト電圧の値は、高 い側では圧力範囲を増加させるために低下され、低い圧力に対する感度を向上さ せるために低下される。 テスト信号が与えられる負荷は、感知される負荷に応答して制御されるテスト 信号の値を用いて制御される。テスト信号がテスト電圧である場合には、テスト 電圧に対する電流を感知することができ、テスト電圧の値は、感知された電流に 応答して修正される。好適実施例では、テスト電圧は、既知の抵抗を介して加え られ、差動回路が提供されて、その抵抗の両端での電圧降下を検出する。差動回 路からの出力は、感知された電流の関数である。本発明のある実施例では、テス ト電圧の修正は、感知された電流をデジタル値に変換するＡ／Ｄコンバータと、 感知された電流に応答してテスト電圧修正値を発生するデジタル・プロセッサと 、テスト電圧を修正するために与えられるテスト電圧修正電圧を発生するＤ／Ａ コンバータとを含む回路によって、実行される。本発明の別の実施例では、テス ト電圧の修正は、感知された電流をテスト電圧修正電圧に変換し、この修正電圧 をテスト電圧発生器に与えることによって、達成される。例えば、テスト電圧と 修正電圧とは、修正電圧を加算又は減算することによって、合成される。 スプリアス信号の抑制を強化し電極の間での絶縁を向上させるためには、第２ の電極のそれぞれの第２のマルチプレクサに隣接する端部に、仮想的な接地電位 を与える。更に詳しくは、仮想的な接地電位は、接地された正の入力と第２の電 極からの出力を受け取る負の入力と出力から負の入力へのフィーバック抵抗を通 るフィードバックとを有する演算増幅器を用いることによって、与えられる。 それぞれのセンサ・ポイントに対してトレース・キャパシタンスが存在し、回 路が、それぞれのテスト信号の終了時におけるトレース・キャパシタンスのため の放電時間を短縮するメカニズムを含むことも可能である。好適実施例では、放 電時間短縮のための回路は、第１の電極のそれぞれに対して接地のための抵抗経 路を含む。 第２のマルチプレクサからの出力において、このマルチプレクサからのそれぞ れの出力が選択されたスレショルド値を超えるかどうかを判断し、スレショルド 値を超える出力だけを出力回路に送る検出器が提供され得る。これにより、処置 時間経過の必要性と、現時点では有用な情報を有していないセンサ・ポイント上 の資源とが、不要になる。回路は、また、冗長な出力に対する処理を検出し、禁 止することもできる。 本発明の以上の及びそれ以外の目的、特徴、及び効果は、添付の図面において 図解されている本発明の好適実施例に関する以下の更に詳細な説明から、明らか になる。 図面について 図１は、本発明の第１の実施例による回路の概略的なセミブロック図（ｓｅｍ ｉｂｌｏｃｋ ｄｉａｇｒａｍ）である。 図２は、本発明の別の実施例の概略的なセミブロック図である。 図３は、走査を実行する際の図１又は図２の回路の動作のブロック流れ図であ る。 図４は、較正を実行する際の図１又は図２の回路の動作のブロック流れ図であ る。 詳細な説明 図１を参照すると、マトリクス・アレー１０が、複数の第１のすなわち入力電 極１２−１から１２−４と、複数の第２のすなわち出力電極１４−１から１４− ４とから形成されている。これらの電極は、それぞれが、マイラー（Mylar）な どのプラスチック材料やそれ以外の基板材料から成る薄い基板上に形成されてお り、基板は、圧力感知性のインク又はそれ以外の圧力感知性材料の層によって、 分離されている。それぞれの第１の電極とそれぞれの第２の電極との交差は、以 下では、時に、センサ・ポイントＰ１−Ｐ１６と称されることがあり、それぞれ のセンサ・ポイントは、そのセンサ・ポイントに加えられた圧力と共に変動する 抵抗Ｒ１−Ｒ１６を有し、これらの抵抗は、圧力がセンサ・ポイントに加えられ ていないときには、メガオームのオーダーを有し非常に大きく、圧力がセンサ・ ポイントに加えられるときには、１０００オーム程度まで小さくなる。回路の中 に特に設計されていないが、センサ・ポイントのそれぞれにおいては、トレース ・キャパシタンスＣ１−Ｃ１６があり、そのキャパシタンスは、３から８ピコフ ァラッドのオーダーである。キャパシタンスは、電極によって、それらの間に誘 電体として機能する薄い可変抵抗層を有するプレートとして、形成される。 ライン１８上のテスト信号又は電圧Ｖｔｅｓｔは、第１のマルチプレクサすな わちスイッチ１６を介して、第１の電極１２のそれぞれに与えられる。電極１２ −１から１２−４は、それぞれが、テスト電圧が通過するランプ抵抗（lumped r esistors）Ｒ２３、Ｒ２４、Ｒ２５、Ｒ２６による図１に図解された内部（inhe rent）トレース抵抗を有する。後に述べる理由によって、グランドへの並列経路 が、それぞれの入力電極１２に対して、抵抗Ｒ２７、Ｒ２８、Ｒ２９、Ｒ３０を 介して提供される。これらの抵抗のそれぞれの値は、比較的小さく、例えば、２ から１０キロオームの範囲である。 テスト電圧（Ｖｔｅｓｔ）は、マルチプレクサ１６のそれぞれのスイッチＳ１ −Ｓ４に与えられ、それぞれのスイッチは、図においては、ランプ抵抗Ｒ３６、 Ｒ３７、Ｒ３８、Ｒ３９として図解されている対応する内部抵抗を有する。これ らの抵抗は、典型的には、５０から１００オームの範囲にある。Ｖｔｅｓｔライ ン１８上の信号は、抵抗Ｒ３１を介して、演算増幅器２０から得られる。Ｒ３１ の増幅器２０に隣接する側の電圧は、抵抗Ｒ３２を介して演算増幅器２２の負の 入力に接続され、また、抵抗Ｒ３４を介してＡ／Ｄコンバータ２４の電圧入力に 接続される。抵抗Ｒ３１の他方の側の電圧は、Ｒ２１を介して、フィードバック として演算増幅器２０に与えられ、信号は、抵抗Ｒ２１を通過し、また、抵抗２ ２を介してグランドに与えられる。更に、抵抗Ｒ３１の他方の側の信号は、抵抗 Ｒ３３を介して、演算増幅器２２の正の入力に与えられ、抵抗Ｒ３５を介して接 地される。 演算増幅器２２からの出力は、Ｖｔｅｓｔライン１８上の抵抗Ｒ３１を通過す る負荷電流を示しているが、Ａ／Ｄコンバータ２４のＶｉｎ入力に接続される。 コンバータ２４への他方の入力は、このコンバータのための電圧基準入力であり 、定電圧源２６からライン２８を介して得られる。ライン２８上の信号は、また 、Ｄ／Ａコンバータ３０、３２の基準入力にも与えられる。コンバータ３０、３ ２へのデジタル入力は、制御回路３４から、ライン３５を介して得られる。この 制御回路３４は、例えば、標準的なマイクロプロセッサ若しくは後に論じる種々 の機能を実行するようにプログラムされたそれ以外のプロセッサ、これらの機能 を実行するハードウェアから成る特別用途向けの装置、機能の中のいくらかをそ れ自身が実行し同時に残りの機能を実行する他の処理回路とのインターフェース として作用するハイブリッド・タイプの回路、又は、それ以外の適切な制御回路 などであり得る。コンバータ３０は、出力Ａ／Ｄコンバータ３８の基準入力に与 えられる基準電圧をライン３６上に発生し、他方で、電圧コンバータ３２への入 力は、テスト電圧を示す。Ｄ／Ａコンバータ３２が出力するテスト電圧は、ライ ン４０を介して、演算増幅器２０の正の入力に与えられる。ライン４０上の電圧 は増幅器２０を通過させずにＶｔｅｓｔとして直接に用いることができるが、Ｒ ３１の両端での電圧降下を補償するために、増幅器２０と関連する回路とを含む ことが好ましい。 Ａ／Ｄコンバータ３８に対するＶｉｎ入力は、出力マルチプレクサ４４から、 ライン４２上に出力される。出力マルチプレクサ４４は、演算増幅器４６−１か ら４６−４の出力から、それぞれの入力を受け取る。それぞれの演算増幅器は、 その負の入力において、対応する電極１４−１から１４−４上の信号を受け取る 。抵抗Ｒ４０、Ｒ４１、Ｒ４２、Ｒ４３は、対応する出力電極に対するトレース 抵抗を表す。これらの電極を流れる電流は小さいので、そのトレース抵抗を補償 する必要はない。それぞれの演算増幅器の出力は、また、対応する抵抗Ｒ１８、 Ｒ１９、Ｒ２０、Ｒ２１を通ってフィードバックされる。それぞれの演算増幅器 ４６への正の入力は、接地されている。演算増幅器４６のそれぞれに対するフィ ードバック信号の効果は、対応する電極の出力端部を、実質的に接地電位に保つ ことである。しかし、増幅器４６の出力は、電極１４の信号／電流を反映する。 マルチプレクサ４４からの出力ライン４２は、また、コンパレータ４８の正の 入力に接続される。コンパレータ４８への負の入力は、ライン５０上のスレショ ルド電圧である。従って、コンパレータ４８は、アレー１０で検出された信号が ある所定のスレショルドを超える場合にだけ、ライン５２上に制御回路３４に対 して出力を発生する。コンバータ３８からのデジタル出力は、デジタル出力ライ ン５４に接続される。 動作においては、図１の回路は、多数の潜在的な問題点を取り扱うことを意図 している。第１に、与えられた電極１２上の多数の抵抗に圧力が加わると、テス ト・ライン１８からの電流は、例えば図１のセンサ・ポイントＰ６の抵抗Ｒ６の ようなテストしている接合点を流れるだけではなく、同じ入力電極１２上の他の 抵抗も流れる。このように負荷が増加することの結果として、テスト・ライン上 の電流が増加し、従って、電極１２、マルチプレクサ、及び他の回路抵抗のトレ ース抵抗のＩＲ降下が増大し、それにより、それぞれのセンサ・ポイントに与え られるＶｔｅｓｔの値が通常は減少する。その結果として、そうでない場合に得 られるよりも、出力信号が小さくなり、このより小さな出力信号は、センサ・ポ イントにより小さな圧力が加わっている、又は、スレショルド設定が行われてい るときであれば、圧力がそのポイントに全く加わっていないと、誤って解釈され る可能性がある。この潜在的な問題点は、克服される必要がある。 図１の回路では、この問題点は、差動増幅器２２と共に用いられてテスト・ラ イン１８上の負荷電流を検出しこの負荷電流に比例する出力をライン２３上に生 じるＲ３１によって克服される。ライン２３上の信号は、Ａ／Ｄコンバータ２４ においてデジタル値に変換され、このデジタル値は、制御回路３４に与えられる 。検出された電流に基づき、Ｖｔｅｓｔに対する適切なデジタル値は、修正され て検出された電流の結果であるＩＲ降下を補償するが、ライン３５上に生じ、こ の値は、Ｄ／Ａコンバータ３２において、適切なアナログ・テスト電圧に変換さ れる。既に述べたように、このテスト電圧は、増幅器２０によって、更に修正さ れ、Ｒ３１などの両端での電圧降下を補償する。この回路は、従って、与えられ たポイントＰにおいて、同じ入力電極上の他の点で何が生じているかとは無関係 に、与えられた圧力に対して一貫した出力信号を提供する。図１には電極は４つ だけしか示されていないが、典型的な応用例では数ダース、更には、数百もの電 極が含まれており、上述の回路が行う機能は、いっそう重要となる。 第２の潜在的な問題点は、電極の間が分離していて、与えられたポイントがサ ンプリングされているときに受け取られる出力はそのポイントからの出力だけで あって、圧力が加えられている他のポイントからのスプリアス信号を含まないこ とである。従って、例えば、Ｐ６がサンプリングされているポイントであるが、 Ｐ３、Ｐ４、Ｐ７は、加えられている圧力の結果としてすべてが比較的低い抵抗 状態にある場合には、ライン１２−２上の信号は、抵抗Ｒ６を介してライン１４ −２に与えられることに加えて、抵抗Ｒ２、ライン１４−１、抵抗Ｒ３、ライン １２−３、及び抵抗Ｒ７を通過して、ライン１４−２に至る。別のスプリアスな 経路は、抵抗Ｒ１０、ライン１４−３、抵抗Ｒ１２、電極１２−４、及び抵抗Ｒ ８を通過して、ライン１４−２に至るものである。より大きな感知行列を用いれ ば、スプリアス経路に対する電位は、極めて大きなものになり得る。更に、それ ぞれの感知ポイントＰでは離散的な抵抗が示されているが、実際上は、可変抵抗 層は連続的であって、ある特定の領域においてその領域に加えられている圧力に 起因してこの層が低い抵抗状態にあるときには、スプリアス経路は、入力及び／ 又は出力電極に隣接して生じることもあり、スプリアス信号に対する電位を更に 上昇させる。 図１の回路においては、この問題点は、そのフォードバック抵抗と共に、それ ぞれの出力電極１４の出力端における正味の電位を仮想的なグランドに結合させ る演算増幅器４６によって、解決される。この結果として、それぞれの出力電極 上のすべての信号は、非常に低い抵抗の経路を有し、それにより、もしあるとし ても、非常に僅かなスプリアス信号だけが、抵抗層を通過してサンプリングされ ている出力電極に至ることになる。しかし、フィードバック抵抗の両端の電圧降 下の結果として、与えられた電極に対するマルチプレクサの入力において、所望 の出力電位が生じる。 電極の間の分離がこのように改善されたことによって、２つの付随的な効果が 得られる。第１に、可変抵抗材料から成る単一の比較的薄い層を用いることが可 能になる。これによって、製造コストが低下し、感度が向上する。第２に、単一 のテスト電圧が入力ライン上に提供され、このテスト電圧が、すべての出力ライ ンをサンプリングするのに用いられる。従って、仮に、４４の出力ライン１４が ある場合には、４４の別個のテスト電圧を入力電極に与えて４４のポイントをサ ンプリングしなければならないのではなく、入力電極上の単一のテスト電圧を与 えて、入力電極に対する４４すべてのサンプル・ポイントをサンプリングするこ とができる。回路がテスト電圧が加えられる間に安定するには著しい時間が必要 であるので、この結果として、アレー１０をサンプリングするのに要する時間が 大幅に削減される。増幅器４６は、更に、アレーを、出力マルチプレクサ４４か らのスイッチング過渡状態から分離する機能を有する。これは、複数のテスト信 号ではなく単一のテスト信号が入力電極に加えられ、その電極上のすべてのポイ ントをサンプリングすることを可能にする別のファクタである。 第３の問題点は、トレース・キャパシタンス、例えば、入力電極１２−２に対 するキャパシタンスＣ２、Ｃ６、Ｃ１０、及びＣ１４の放電である。テスト信号 が除去されると、これらのコンデンサは、センサ・ポイント抵抗及びそれ以外の 回路抵抗を介して放電しなければならないが、放電時間は、入力電極１２当たり １ミリ秒のオーダーのかなりの時間になり得る。図解の目的で図１には４行４列 の行列だけが示されているが、このタイプの回路のほとんどの実際的な応用例で は、数百又は更には数千ものセンサ・ポイントを有するはるかに大きな行列を用 いることができる。そのようなアレーでは、テスト信号が要求されるそれぞれの ピクセルの走査の間の７０から７５マイクロ秒の遅延、又は、入力電極上のすべ てのピクセル（センサ・ポイント）にテスト信号が一度だけ与えられるそれぞれ のコラムの走査の間の１マイクロ秒の遅延によって、回路の安定が、不可能にな る。従って、図１の回路では、入力電極のそれぞれと並列にバイパス抵抗Ｒ２７ −Ｒ３０を設け、それを介してセンサ・ポイントに対するトレース抵抗は急速に 放電することができ、よって、センサ・ポイントの走査の間の回路の安定時間を 、１マイクロ秒程度まで減少させることができる。対応する抵抗Ｒ２７−Ｒ３０ の抵抗は例えば１０キロオームのオーダーであって小さいことの結果として与え られた入力電極第１及び第２上のテスト電流の少なくとも一部分はグランドに分 流（シャント）されるが、これは、制御回路において、テスト信号を発生し出力 を解釈する際に考慮されている。トレース抵抗の放電時間が縮小され、また、入 力電極当たり単一のＶｔｅｓｔ信号であることの結果として、回路の応答時間が 実質的に向上する。 この回路は、また、異なる圧力範囲と異なる所望の感度とに対して較正するこ とができる。特に、この回路において用いられる種々のコンバータと、この回路 での計算とは、例えば、８ビットの感度又は１６ビットの感度を有することがで きる。１６ビットの感度は、より良い精度を与えるが、同時に、回路のコストと 走査を実行するのに要する時間とを増大させ、また、１６ビットのコンバータは 、８ビットのコンバータよりも低速である。しかし、圧力が受け取られる範囲の ために、１５ビットの感度の場合であっても、５ビット又は６ビットしか、実際 には、用いられない。従って、予測される圧力入力の範囲内で最適に動作するよ うに回路を較正することによって、回路の見かけの感度は、例えば、僅かに８ビ ットの素子を用いていながら１６ビットの感度の効果を達成できるように、強化 することが可能である。また、較正によって、予測される最大の圧力下でも回路 が過負荷とはならず、測定されている圧力範囲の全体に亘って、正確な出力を得 ることが可能になる。 図４は、較正プロセスの流れ図である。この図を参照すると、プロセスは、ス テップ６０で始まり、このステップでは、既知の（所望の）負荷が加えられる。 負荷は単一のテスト・ポイントに加えることができるが、定型的な負荷はアレー の全体に加えることが好ましい。典型的な負荷は、均一であるが、一般的には、 アレーに亘って、変動する。更に、アレーの異なる領域に対して異なる分解能が 要求される応用例では、第１の負荷を第１の領域に加えてその領域を較正し、第 ２の負荷は、異なる分解能を必要とする別の領域を較正するのに用いられる。ス テップ６２及び６４では、回路３４は、デジタル値をライン３５上のコンバータ ３２及び３０にそれぞれ与えて、ライン４０上に初期テスト電圧を、ライン３６ 上に初期基準電圧を発生する。発生した初期値は、これらの電圧が想定できる最 大の値である。 これらの予備的なステップが完了すると、初期テスト電圧が、アレーに、又は 、少なくとも、校正されるアレーの選択された部分に与えられ、ライン５４上に 現れるピーク・デジタル出力が測定される（ステップ６６）。ライン５４上の信 号は、計算が行われる外部回路に与えられ、情報は、制御回路３４に戻る、すな わち、ライン５４上の信号は、直接に制御回路３４に与えられるが、この回路は 、処理能力を有しており、図４に示した動作を実行するようにプログラムされて いる。いずれの場合にも、測定されたピーク・デジタル出力は、ステップ６８に おいて、所望の値と比較される。センサ・アレー１０が不確実な環境において用 いられる場合には、ステップ６８における所望の値を、予測されるピーク信号の ２分の１とする。これによって、予測されない圧力スパイクも測定でき、与えら れたセンサ・ポイントにおける特に高い圧力でも見逃すことはないことが、補償 されるはずである。 しかし、この動作モードは、すべてではないとしても、ほとんどすべての読み 取りがシステムの２分の１の範囲でなされる（すなわち、システム・ピークは、 センサ範囲の中間点となるように較正される）ことになる点で、欠点がある。従 って、より低い圧力に対応する他のすべての出力は、電圧センサ範囲の下側半分 に含まれる。これは、システムの感度を低下させる。従って、加わる圧力の最大 値に関する何らかの確実性がある場合、例えば、ユーザの顎の強度によって規定 される歯科咬合センサや、ユーザの予測される体重によって規定される足圧力セ ンサなどでは、所望の値は、センサ電圧範囲の１００パーセントに至る任意の値 であり得る。 ステップ６８において「肯定」の出力が得られる場合には、これは、テスト及 び基準電圧が適切な値であることを意味し、プロセスは停止する（ステップ７０ ）。ピーク出力が所望の値とは等しくない場合には、動作は、ステップ７２に進 み、ピーク出力が所望の値を超えるかどうかが判断される。ステップ７２におい て「肯定」が出力され、ピーク出力が所望の値を超えていることを意味する場合 には、動作はステップ７４に進み、デジタル形式でコンバータ３２に与えられて ライン４０上にテスト電圧を生じる制御回路３４に記憶されているテスト電圧値 を低下させる。テスト電圧を低下させることは、与えられた圧力に対する出力電 圧を低下させる効果を有し、従って、テスト負荷に対するピーク出力を引き下げ て、所望の値により近接させる効果を有する。典型的には、ステップ７４におけ る減少（デクリメント）は、均一であり、ステップは、所望の値のオーバシュー トが存在しない程度に小さい。しかし、迅速な較正が望まれる応用例では、ステ ップ７２は、ピーク出力が所望の値を超えているかどうかだけでなく、どの程度 そうであるのかまで判断する。デクリメントは、差が何らかのスレショルドを超 える場合には、より大きな量を、差がスレショルドよりも小さく迅速に閉じるこ とを容易にする場合には、より小さな量だけ、行うことができる。逆に、ステッ プ７２において出力が「否定」であり、ピーク出力が所望の値よりも小さいこと を示す場合には、動作はステップ７６に進み、制御回路３４に記憶されている基 準値を低下させる。この結果として、コンバータ３６にデジタル形式でライン３ ５を介して入力されコンバータ３８にアナログ形式でライン３６を介して与えら れる基準値が減少する。比率計量的な回路を用いるとライン５４上のデジタル出 力は入力と基準値との間の比率に等しいので、基準電位の減少は、ライン４２上 の与えられた出力電圧に対する出力信号を増加させるように作用する。従って、 基準電位の低下は、与えられた圧力に対する電圧出力とセンサ・ポイント抵抗と を増加させるように作用する。従って、ライン１８及び３６上のテスト及び基準 電圧を制御することによって、また、ステップ６８において比較が行われる所望 の値を適切に選択することによって、回路の範囲と感度とが電子的に制御され、 それにより、読み取りが行われる範囲を、回路によって発生される出力の範囲に 制限し、そのように制限された範囲において最大の感度が提供される。アレーの 異なる領域に対して範囲又は分解能が異なっている場合には、図４のプロセスは 、アレーの１つの領域に加えられている典型的な圧力パターンを用いて最初は実 行され、プロセスは、その領域に対するテスト及び基準電圧を較正する。較正プ ロセスは、アレーの別の領域に対しては、その別の領域に較正が行われる間は適 切な負荷を与えることによって、反復される。このプロセスは、異なる分解能を 有する領域に必要な回数だけ反復することができ、適切なテスト電圧及び基準電 圧が、それぞれの領域に対して記憶される。しかし、与えられた応用例の与えら れたアレーに対して２よりも多くの異なる分解能が存在することは稀であろう。 最後に、既に述べたように、多くの応用例において、圧力は、非常に限定され た数のセンサ・ポイントにだけ与えられるので、従って、処理がそれらのポイン トに関してだけ行われることが望ましい。この能力は、センサ・アレーからのラ イン４２上の出力信号がライン５０に与えられるスレショルド電圧を超えるとき にだけライン５２上に出力を生じるコンパレータ４８によって、図１に回路にお いて提供される。スレショルド電圧５０は、関心対象のポイントに対するもの以 外のすべての出力を排除するように選択することができる。従って、咬合センサ の場合には、スレショルドは、咬合する歯の間に通常加えられる圧力であり、従 って、患者に不快を感じさせる可能性のある上昇した接触点に対してだけ、出力 が生じる。同様に、足圧力センサの場合には、スレショルドは、靴の踵に加わる 患者の体重の通常の分散した圧力として設定でき、出力は、この圧力を超えてし まう接触点、すなわち、患者が不快を経験する可能性のある場所でだけ得られる 。コンパレータ４８からのライン５２上の信号が存在せず、スレショルドを超え てしまったことを意味するときには、制御回路３４は、コンバータ３０をイネー ブル（ｅｎａｂｌｅ）せず、また、それ自身もライン４２上の出力を処理するた めにイネーブルされるということはなく、後に説明するように、これらの処理ス テップは、スキップされる。また、ライン４２上の信号がスレショルドよりも下 である場合には、出力がライン５２上に生じることがあり、ライン５２上のこの 信号は、制御回路をイネーブルするのではなく、その動作を禁止するのに用いら れる。 図２は、本発明の別の実施例を示しているが、この実施例にはコンパレータ４ ８が含まれておらず、従って、ライン４２上のすべての出力が処理され、更に、 テスト電圧を調整して負荷電流の変動を補償するために、デジタル技術ではなく アナログ技術を用いる点が、図１の実施例とは異なっている。特に、負荷電流の 変動を補償するために、演算増幅器２０の正の入力に与えられるライン４０上の テスト電圧を変動させるのではなく、演算増幅器２２からのライン２３上のＩｌ ｏａｄ信号が、抵抗Ｒ４４を介して与えられ、増幅器２０の負の入力に与えられ る抵抗Ｒ２１からのフィードバック信号と合成される。しかし、このアナログ技 術を用いることの効果は、テスト電圧は負荷電流の増加に伴って上昇し負荷とは 独立のライン４２上の出力を維持するという点で、デジタル技術の場合と同じで ある。特に、ライン２３上の負荷信号が増加すると、増幅器２０の負の入力にお ける電圧は低下する。このように、より低い電圧が、回路２０において、ライン ４０上のＶｔｅｓｔ電圧から減算され、その結果として、ライン１８上には、よ り高いＶｔｅｓｔ出力が生じる。 図３は、図１又は図２の回路の動作に対する一般的なブロック流れ図である。 動作は、新たなフレームの開始に対するステップ７８で始まり、初期駆動アドレ スが設定されるステップ７９に進む。例えば、マルチプレクサ１６に対する駆動 アドレスは、スイッチＳ１に設定できる。ステップ８０の間には、動作の次のス テップである初期感知アドレスが設定されるが、例えば、マルチプレクサ４４に 対する感知アドレスは、Ｓ５に設定することができる。ステップ８０からは、動 作は、ステップ８１に進み、初期テスト電圧を設定する。これは、負荷補償を考 慮することなく設定されるテスト電圧である。 ステップ８１からは、プロセスは、ステップ１００に進み、選択される駆動ラ インすなわち電極１２が最後の駆動ラインであるかどうかが判断される。新たな フレームの開始においては、ステップ１００の間に、「否定（no）」の出力が得 られる。ステップ１００の間に「否定」の出力が得られる場合には、動作は、ス テップ８２及び８４に進む。ステップ８２の間には、図１及び図２に関してＲ３ １を流れる感知された負荷電流の結果として既に論じた負荷補償が実行される。 同時に、例えば１０マイクロ秒である所定の周期が確定され、それによって、セ ンサ及びアナログ回路が、種々のスイッチング動作から安定することが可能にな る。 ステップ８２及び８４の完了すべき最後の動作が完了すると、動作は、次に、 ステップ８６に進み、感知アドレスを設定する。初期感知アドレスはステップ８ ０の間に設定されているから、ステップ８６の間に、同じアドレスをリセットす ることができる。また、例えば、アレーの全体ではなくアレーの中の選択された 領域だけを走査する場合には、異なる分解能を有するアレーの領域がある場合の ように、ステップ８６の間に、異なるアドレスを、感知アドレスとして設定する ことができる。 ステップ８８の間には、与えられた駆動アドレスに対して感知されるべきすべ てのラインが感知されたかどうかに関する判断が行われる。ステップ８８におけ る出力が「否定」である場合には、動作は、ステップ９２に進み、Ａ／Ｄ入力（ ライン４２上の信号）がライン５０上のスレショルド電圧を超えるかどうかを判 断する。ステップ９２の間に入力がスレショルドを超えないと判断されるならば 、動作は、ステップ８６に戻ってマルチプレクサ４４を増加（インクリメント） させ、又は、そうでない場合には、新たな感知アドレスを設定する。ステップ８ ８の間にすべての感知ラインが観察されたとの判断がなされない場合には、新た なセンサ・ポイントがサンプリングされ、ステップ９２で、このポイントからの 出力がスレショルドを超えるかどうかに関して、再び判断される。このセンサ・ ポイントからの出力がスレショルドを超える場合には、動作は、ステップ９４に 進み、コンバータ３８において、その出力に対してＡ／Ｄ変換を実行し、ステッ プ９６に進んで、その値を、外部プロセッサ又は制御回路３４のどちらかに伝送 する。 ステップ９６が完了すると、動作はステップ８６に戻って、次の感知アドレス にステップ／設定し、ステップ８８及び９２は、適切な場合には、与えられた駆 動アドレスに対してすべてのセンサ・ラインが観察されたとステップ８８におい て判断されるまで、後続のセンサ・アドレスに対して反復される。それが生じる ときには、「肯定（yes）」の出力が得られ、それによって、動作は、ステップ ９８に進む。ステップ９８では、マルチプレクサ１６における新たな駆動アドレ スが設定される。これは、マルチプレクサをインクリメントさせることによって 、又は、そうでなければその中に新たなアドレスを設定することによって、達成 することができる。次に、ステップ１００が実行され、フレームの終点に到達し た（すなわち、例えば、インクリメントされたアドレスが、マルチプレクサ１６ における最も高いアドレスよりも大きい）かどうかが判断される。ステップ１０ ０の出力が「否定」である場合には、テスト電圧は、ステップ８２において、新 たな駆動ラインに対して調整され、動作の感知シーケンスが、このラインに対し て、反復される。ステップ１００において「肯定」の出力が生じると、動作は、 ステップ１０２に進み、終了する。ステップ１０２から、動作が、ステップ７８ に戻ってアレー１０の新たな走査を開始することもあり得る。また、当初の走査 の際には特定の分解能を有するアレーの一部分だけが走査された場合には、異な る分解能を有するアレーの別の領域上で、第２の走査を行うこともできる。これ が生じると、ステップ７９及び８０において設定された初期駆動及び感知アドレ スと、ステップ８１において設定された初期テスト電圧は、異なることがある。 ステップ１００において「否定」の出力が得られると、動作は進行してステップ ８２及び８４を実行し、新たな駆動ラインの走査が行われる。 以上で２つの実施例を説明したが、回路において、明らかに、それら以外の修 正を行うことができる。例えば、ランレングス（run length）符号化によって、 又は、他の適切な圧縮技術を用いることにより、スレショルド設定（thresholdi ng）ではない、又は、それに加えて、圧縮を行うことができる。これは、例えば 、それぞれのサンプルを記憶することによって、及び、それぞれの入力サンプル を記憶された先のサンプルと比較することによって、実行され、差が存在すると きにだけ、出力が生じる。カウンタが、差が存在しない出力の数をトラッキング し、この情報は、新たな値と共に、送信される。他の標準的なランレングス符号 化技術を用いることもできる。 更に、開示された実施例に関しては、ある機能はデジタル的に実行され、他の 機能はアナログ技術によって実行されているが、これらの種々の機能をデジタル 的に又はアナログ的に実行するというのは、多くの場合、設計上の選択事項であ ることは明らかであり、どちらの技術を用いることもできる。更に、較正を行う ために基準及びテスト電圧を修正する特定の回路を示し、これらの電圧は、共に 、較正を行うために低下させたに過ぎないが、適切な修正によれば、これらの電 圧のそれぞれに対して低い値から出発し値を上昇させて較正を行うことにより、 又は、これらの値の両方共が何らかの中間点から出発しその値を上下に調整する ことによって、較正を実行できることは明らかである。比率計量的なＡ／Ｄ又は Ｄ／Ａコンバータ以外の比率計量的な回路をこれらの機能のために用いることが できるし、又は、それ以外の選択された技術を用いて、Ｖｔｅｓｔ及び／又はＶ ｒｅｆを調整し、範囲と感度とを制御することができる。同様に、負荷電流を感 知しＶｔｅｓｔを調整して負荷電流を補償するための特定の技術を示し、これら の技術は、ここでの応用に有益であると考えられるが、当業者に知られているそ れ以外の技術を用いて、この機能を実行することもできる。 また、回路の基準レベルを接地レベルにとり、例えば、増幅器４６−１から４ ６−４の正の入力には接地電位が印加されるとしたが、別の基準電位を設定して 、接地電位とされているすべての箇所に与えることが可能である。出力電極１４ のマルチプレクサ側において、所望の電位を確立するために、別の技術を用いる こともできる。ただし、ここで示した技術は、現時点では好適な技術と考えられ ている。 従って、本発明は、好適実施例に即して、以上で、特定的に示し説明してきた が、当業者であれば、形態及び細部に関する上述の及びそれ以外の変更を、本発 明の精神及び範囲から離れずに、行うことができる。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９６年１０月１８日 【補正内容】 ３４条補正（１９９６年１０月１８日付け） 請求の範囲の記載を次の通りに補正する。 『１．圧力応答センサ・ポイント（Ｐ１−Ｐ１６）のアレーを走査する回路で あって、前記ポイントのそれぞれには複数の第１の電極（１２−１から１２−４ ）の中の１つと複数の第２の電極（１４−１から１４−４）の中の１つとが交差 しており、前記ポイントのそれぞれにおいて交差する電極の間には圧力感知抵抗 （Ｒ１−Ｒ１６）が存在し、 テスト信号を発生する手段（１８−２４、３２、３４、４０）と、 前記テスト信号を第１の電極のそれぞれに選択的に与える第１のマルチプレク サであって、前記テスト信号は、その抵抗が低下した抵抗状態にある前記第１の 電極が交差するセンサ・ポイントに対する前記圧力感知抵抗を介して、そのポイ ントを交差する第２の電極に流れる、該第１のマルチプレクサ（１６）と、 出力回路（４８、３４、３０、３８）と、 前記第２の電極上に生じるテスト信号を、前記出力回路に、選択的に送る第２ のマルチプレクサ（４４）と、 を備えている該回路において、 前記出力回路は、この回路の感度を制御する手段（３０、３４、３８）を含む ことを特徴とする回路。 ２．前記テスト信号は、アナログ電圧であり、前記制御手段は、一方の入力が 前記第２のマルチプレクサ（４４）からの出力であって他方の入力が基準電圧（ ３６）である比率計量的なＡ／Ｄコンバータ（３８）であり、この回路に対する 感度を選択する手段（３４）と、前記選択された感度に少なくとも部分的には応 答して前記基準電圧の値を制御する手段（３０、３４）とを含むことを特徴とす る請求項１記載の回路。 ３．前記選択された感度に少なくとも部分的に応答する手段（３０、３４）は 、前記基準電圧の値を制御することを特徴とする請求項２記載の回路。 ４．感知される圧力には所望の範囲があり、前記テスト信号を発生する手段（ １８など）は、その値が所望の範囲の関数であるテスト電圧を発生することを特 徴とする請求項１記載の回路。 ５．前記テスト電圧の値は、高い端部における圧力範囲を増加させるために減 少され、低圧に対する感度を向上させるために増加されることを特徴とする請求 項４記載の回路。 ６．前記テスト信号が与えられている負荷を感知する手段（Ｒ３１）と、前記 感知された負荷に応答して前記テスト信号の値を制御する手段（２０、２２、２ ４、３２、３４など）と、を含むことを特徴とする請求項１記載の回路。 ７．前記テスト信号はテスト電圧であり、前記感知手段（Ｒ３１）は前記テス ト電圧に対する電流を感知し、前記テスト信号の値を制御する手段は前記感知さ れた電流に応答して前記テスト電圧の値を修正する手段（２０など）を含むこと を特徴とする請求項６記載の回路。 ８．前記感知手段は、前記テスト電圧が通過する既知の抵抗（Ｒ３１）と、前 記抵抗の両端での電圧降下を検出する差動回路（２２）とを含み、前記差動回路 からの出力は、前記感知された電流の関数であることを特徴とする請求項７記載 の回路。 ９．前記修正手段は、前記感知された電圧をデジタル値に変換するＡ／Ｄコン バータ（２４）と、前記感知された電圧に応答してテスト電圧修正値を発生する デジタル・プロセッサ（３４）と、テスト電圧修正電圧を発生するＤ／Ａコンバ ータ（３２）と、前記テスト電圧を修正するために前記修正する電圧を与える手 段（４０、２０など）と、を含むことを特徴とする請求項７記載の回路。 １０．前記修正手段は、前記感知された電圧を電圧を修正するテスト電圧に変 換する手段（３２、３４）と、前記修正する電圧を前記テスト電圧を発生する手 段に与え前記テスト電圧の値を修正する手段（４０）と、を含むことを特徴とす る請求項７記載の回路。 １１．第２の電極のそれぞれの前記第２のマルチプレクサに隣接する端部に接 地電位を与える手段を含む（４６−１から４６−４）ことを特徴とする請求項１ 記載の回路。 １２．前記接地電位を与える手段は、演算増幅器（４６−１から４６−４）で あり、この演算増幅器は、接地された正の入力と、前記第２の電極からの出力を 受け取る負の入力と、この演算増幅器の出力から前記負の入力へのフィードバッ ク抵抗（Ｒ１８−Ｒ２１）を通過するフィードバックとを有することを特徴とす る請求項１１記載の回路。 １３．前記センサ・ポイントに対するトレース・キャパシタンス（Ｃ１−Ｃ１ ６）が存在し、それぞれのテスト信号の終了時における前記トレース・キャパシ タンスに対する放電時間を減少させる手段（Ｒ２７−Ｒ３０）を含むことを特徴 とする請求項１記載の回路。 １４．前記放電時間を減少させる手段は、前記第１の電極のそれぞれに対して 接地への抵抗経路（Ｒ２７−Ｒ３０）を含むことを特徴とする請求項１３記載の 回路。 １５．前記第２のマルチプレクサのそれぞれの出力が選択されたスレショルド 値を超えるかどうかを判断し前記スレショルド値を超える出力だけを前記出力回 路に送る検出器（４８）を前記第２のマルチプレクサの出力において含むことを 特徴とする請求項１記載の回路。 １６．前記アレーの異なる領域は異なる感度を有し、前記制御手段（３０、３ ４、３８）は、前記領域のそれぞれに対して適切な感度を提供するように動作す ることを特徴とする請求項１記載の回路。 １７．圧力応答センサ・ポイント（Ｐ１−Ｐ１６）のアレー（１０）を走査す る回路であって、前記ポイントのそれぞれには複数の第１の電極（１２−１から ６−１２−４）の中の１つと複数の第２の電極（１４−１から１４−４）の中の １つとが交差しており、前記ポイントのそれぞれにおいて交差する電極の間には 圧力感知抵抗（Ｒ１−Ｒ１６）が存在し、 テスト電圧を発生する手段（１８−２４、３２、３４、４０など）と、 前記テスト電圧を第１の電極のそれぞれに選択的に与える第１のマルチプレク サであって、前記テスト電圧は、その抵抗が低下した抵抗状態にある前記第１の 電極が交差するセンサ・ポイントに対する前記圧力感知抵抗を介して、そのポイ ントを交差する第２の電極に流れる、第１のマルチプレクサ（１６）と、 出力回路（４８、３０、３４、３８）と、 前記第２の電極上に生じるテスト電圧を、前記出力回路に、選択的に送る第２ のマルチプレクサ（４４）と、を備えた該回路において、 前記テスト電圧が与えられている負荷を感知する手段であって、該感知する手 段は前記テスト電圧に対する電流を感知する手段（Ｒ３１）を含み、 前記感知された電流に応答して前記テスト電圧の値を制御する手段（２０、２ ２、２４、３２、３４など）であって、この制御する手段は、前記感知された電 流をデジタル値に変換するＡ／Ｄコンバータ（２４）と、前記感知された電流に 応答して新たなデジタル・テスト電圧値を発生するデジタル・プロセッサ（３４ ）と、前記デジタル・テスト電圧値をに応答して新たなテスト電圧値を発生する Ｄ／Ａコンバータ（３２）と、前記新たなテスト電圧値を用いて前記テスト電圧 を生じる手段（２０など）とを含む、 ことを特徴とする回路。』

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，Ｕ Ｇ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，Ｂ Ｙ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ， ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．圧力応答センサ・ポイントのアレーを走査する回路であって、前記ポイン トのそれぞれには複数の第１の電極の中の１つと複数の第２の電極の中の１つと が交差しており、前記ポイントのそれぞれにおいて交差する電極の間には圧力感 知抵抗が存在する、回路において、 テスト信号を発生する手段と、 前記テスト信号を第１の電極のそれぞれに選択的に与える第１のマルチプレク サであって、前記テスト信号は、その抵抗が低下した抵抗状態にある前記第１の 電極が交差するセンサ・ポイントに対する前記圧力感知抵抗を介して、そのポイ ントを交差する第２の電極に流れる、第１のマルチプレクサと、 出力回路と、 前記第２の電極上に生じるテスト信号を、前記出力回路に、選択的に送る第２ のマルチプレクサと、 を備えており、前記出力回路は、この回路の感度を制御する手段を含むことを 特徴とする回路。 ２．請求項１記載の回路において、前記テスト信号は、アナログ電圧であり、 前記制御手段は、一方の入力が前記第２のマルチプレクサからの出力であって他 方の入力が基準電圧である比率計量的なＡ／Ｄコンバータであり、この回路に対 する感度を選択する手段と、前記選択された感度に少なくとも部分的には応答し て前記基準電圧の値を制御する手段とを含むことを特徴とする回路。 ３．請求項２記載の回路において、前記基準電圧を制御する手段は、前記基準 電圧を低下させ感度の向上を達成することを特徴とする回路。 ４．請求項１記載の回路において、感知される圧力には所望の範囲があり、前 記テスト信号を発生する手段は、その値が所望の範囲の関数であるテスト電圧を 発生することを特徴とする回路。 ５．請求項４記載の回路において、前記テスト電圧の値は、高い端部における 圧力範囲を増加させるために減少され、低圧に対する感度を向上させるために増 加されることを特徴とする回路。 ６．請求項１記載の回路において、前記テスト信号が与えられている負荷を感 知する手段と、前記感知された負荷に応答して前記テスト信号の値を制御する手 段と、を含むことを特徴とする回路。 ７．請求項６記載の回路において、前記テスト信号はテスト電圧であり、前記 感知手段は前記テスト電圧に対する電流を感知し、前記テスト信号の値を制御す る手段は前記感知された電流に応答して前記テスト電圧の値を修正する手段を含 むことを特徴とする回路。 ８．請求項７記載の回路において、前記感知手段は、前記テスト電圧が通過す る既知の抵抗と、前記抵抗の両端での電圧降下を検出する差動回路とを含み、前 記差動回路からの出力は、前記感知された電流の関数であることを特徴とする回 路。 ９．請求項７記載の回路において、前記修正手段は、前記感知された電圧をデ ジタル値に変換するＡ／Ｄコンバータと、前記感知された電圧に応答してテスト 電圧修正値を発生するデジタル・プロセッサと、テスト電圧修正電圧を発生する Ｄ／Ａコンバータと、前記修正する電圧を与えて前記テスト電圧を修正する手段 と、を含むことを特徴とする回路。 １０．請求項７記載の回路において、前記修正手段は、前記感知された電圧を 電圧を修正するテスト電圧に変換する手段と、前記修正する電圧を前記テスト電 圧を発生する手段に与え前記テスト電圧の値を修正する手段と、を含むことを特 徴とする回路。 １１．請求項１記載の回路において、第２の電極のそれぞれの前記第２のマル チプレクサに隣接する端部に接地電位を与える手段を含むことを特徴とする回路 。 １２．請求項１１記載の回路において、接地電位を与える前記手段は、演算増 幅器であり、この演算増幅器は、接地された正の入力と、前記第２の電極からの 出力を受け取る負の入力と、この演算増幅器の出力から前記負の入力へのフィー ドバック抵抗を通過するフィードバックとを有することを特徴とする回路。 １３．請求項１記載の回路において、前記センサ・ポイントに対するトレース ・キャパシタンスが存在し、それぞれのテスト信号の終了時における前記トレー ス・キャパシタンスに対する放電時間を減少させる手段を含むことを特徴とする 回路。 １４．請求項１３記載の回路において、放電時間を減少させる前記手段は、前 記第１の電極のそれぞれに対して接地への抵抗経路を含むことを特徴とする回路 。 １５．請求項１記載の回路において、前記第２のマルチプレクサのそれぞれの 出力が選択されたスレショルド値を超えるかどうかを判断し前記スレショルド値 を超える出力だけを前記出力回路に送る検出器を前記第２のマルチプレクサの出 力において含むことを特徴とする回路。 １６．請求項１記載の回路において、前記アレーの異なる領域は異なる感度を 有し、前記制御手段は、前記領域のそれぞれに対して適切な感度を提供するよう に動作することを特徴とする回路。 １７．圧力応答センサ・ポイントのアレーを走査する回路であって、前記ポイ ントのそれぞれには複数の第１の電極の中の１つと複数の第２の電極の中の１つ とが交差しており、前記ポイントのそれぞれにおいて交差する電極の間には圧力 感知抵抗が存在する、回路において、 テスト電圧を発生する手段と、 前記テスト電圧を第１の電極のそれぞれに選択的に与える第１のマルチプレク サであって、前記テスト電圧は、その抵抗が低下した抵抗状態にある前記第１の 電極が交差するセンサ・ポイントに対する前記圧力感知抵抗を介して、そのポイ ントを交差する第２の電極に流れる、第１のマルチプレクサと、 出力回路と、 前記テスト電圧が与えられている負荷を感知する手段であって、前記テスト電 圧に対する電流を感知する手段を含む手段と、 前記感知された電流に応答して前記テスト電圧の値を制御する手段であって、 前記感知された電流をデジタル値に変換するＡ／Ｄコンバータと、前記感知され た電流に応答して新たなデジタル・テスト電圧値を発生するデジタル・プロセッ サと、前記デジタル・テスト電圧値をに応答して新たなテスト電圧値を発生する Ｄ／Ａコンバータと、前記新たなテスト電圧値を用いて前記テスト電圧を生じる 手段と、を含む手段と、 前記第２の電極上に生じるテスト電圧を、前記出力回路に、選択的に送る第２ のマルチプレクサと、 を備えていることを特徴とする回路。