JPH054262U - ダイナミツクメモリ表示装置 - Google Patents

ダイナミツクメモリ表示装置

Info

Publication number
JPH054262U
JPH054262U JP2308291U JP2308291U JPH054262U JP H054262 U JPH054262 U JP H054262U JP 2308291 U JP2308291 U JP 2308291U JP 2308291 U JP2308291 U JP 2308291U JP H054262 U JPH054262 U JP H054262U
Authority
JP
Japan
Prior art keywords
data
memory
cpu
program
memory access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2308291U
Other languages
English (en)
Inventor
宏行 樋渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2308291U priority Critical patent/JPH054262U/ja
Publication of JPH054262U publication Critical patent/JPH054262U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 CPUによるプログラム実行を中断すること
なく、任意のアドレスのデータを連続的に表示するダイ
ナミックメモリ表示装置を得る。 【構成】 CPU1とメモリ2と内部バス3とデバッグ
装置4とダイレクト・メモリ・アクセス回路5と外部バ
ス6とダイレクト・メモリ・アクセス専用バス7とダイ
レクト・メモリ・アクセス・データ表示装置8とフリッ
プ・フロップ回路9とプログラム・タスク実行制御状態
表示装置10から成る。 【効果】 プログラム実行による任意のアドレスのデー
タの連続的な値の変化が表示できるので、連続的な物理
量を扱うプログラムの動的試験の効率が上がる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案は、コンピュータ・プログラム開発に於ける試験の際のデバッグ装置 に関するものである。
【0002】
【従来の技術】
図2は従来のメモリ表示装置を示す構成図であり、図に於いて、1は計算機命 令の解読、実行を行うCPU、2は計算機命令およびデータを格納するメモリ、 3は上記メモリ2上の計算機命令およびデータをCPU1に転送し、またCPU 1の演算結果をメモリ2上に転送する内部バス。4は上記内部バス3を径由して 、CPU1に対しプログラム実行の起動および停止を指示し、また、プログラム 停止時のメモリ2上のデータを表示するデバッグ装置。
【0003】 次に動作について説明する。CPU1は内部バス3を介して、メモリ2上から 計算機命令およびデータをちく次取り込み、解読、実行する。実行による演算結 果を内部バス3を介してメモリ2上に書き込む。 デバッグ装置4は内部バス3を介してCPU1にデバッグモードへの切り換え 信号を出す。デバッグモードへの切り換え信号を受け取るとCPU1は、通常の 演算を中止し、デバッグモードとなり、デバッグ専用のマイクロコードが起動さ れ、デバッグ装置4からの入力待ち状態となり、デバッグ装置4からのコマンド 入力により、プログラムの起動、停止、プログラム停止状態に於けるメモリ内容 の表示、メモリへのデータの書き込みを行う。
【0004】
【考案が解決しようとする課題】
従来の、メモリ表示装置は、以上のように構成されているので、メモリの内容 を表示させるときは、デバッグ装置4からの切り換え信号でCPU内部のプログ ラム実行を中断させ、デバッグモードに切り換えてメモリ表示を行う。この為、 プログラム実行とともにダイナミックに値が変化するデータをプログラムを走ら せたままで連続的に表示することができないという問題点があった。
【0005】 この考案は上記のような課題を解消する為になされたもので、CPUの計算機 命令実行を中断することなしに、プログラム実行とともに動的に値が変化するメ モリ上のデータを実時間で連続的に表示することができるダイナミックメモリ表 示装置を得ることを目的とする。
【0006】
【課題を解決するための手段】
この考案に係るダイナミックメモリ表示装置は、CPUのプログラム実行を中 断させずに、メモリのダイナミックな表示を行う為に、ダイレクトメモリアクセ ス回路およびダイレクト・メモリ・アクセス専用バス、ダイレクト・メモリ・ア クセス・データ表示装置、そしてフリップフロップ回路およびプログラムタスク 実行制御状態表示装置を設けたものである。
【0007】
【作用】
この考案におけるダイナミックメモリ表示装置は、CPUによるプログラム実 行中、内部バスの空き時間に、ダイレクト・メモリ・アクセス回路がメモリ上の データを読み込み、ダイレクトメモリアクセス専用バス上に乗せて、データを転 送し、受信したデータをダイレクト・メモリ・アクセス・データ表示装置へ表示 する。上記メモリ上のデータ読み込みからデータ表示までをくり返す。
【0008】
【実施例】
実施例1. 以下、この考案の一実施例を図を用いて説明する。 図1に於いて1はCPU、2はメモリ、3は内部バス、4はデバッグ装置、5 はダイレクト・メモリ・アクセス回路、6は外部バス、8はダイレクト・メモリ ・アクセス専用バス、8はダイレクト・メモリ・アクセス表示装置、9はフリッ プフロップ回路、10はプログラムタスク実行制御状態表示装置である。 次に、この実施例の動作を説明する。 デバッグ装置4から内部バス3を介して、CPU1に対し、計算機命令実行の 起動信号を送る。CPU1はこの信号により、マイクロプログラムを走らせ、内 部バス3を介して、メモリ2上のプログラムを逐次読み出し、解読実行する。 ダイレクト・メモリ・アクセス・データ表示装置5は汎用パーソナルコンピュ ータにより実現され、キーボード入力により、表示させたいデータのメモリ2上 の格納アドレスと、データ・ワード数を外部バス6径由でダイレクト・メモリ・ アクセス回路5に設定する。ダイレクト・メモリ・アクセス回路5はこの表示さ せたいデータの格納アドレスとデータ・ワード数を2つの転送データとして扱い 、他方のダイレクト・メモリ・アクセス回路5にダイレクト・メモリ・アクセス 専用バス7上を転送する。受信したダイレクト・メモリ・アクセス回路5は、受 信データである表示させたいデータの格納アドレスとデータ・ワード数を解読す る。次にダイレクト・メモリ・アクセス回路5は外部バス6を介して内部バス3 をアクセスし、CPU1に対し、内部バス3を占有中か否か、センスし、CPU 1が内部バス3を空けるまで待つ、内部バス3が空いた時点で、メモリ2上の表 示させたいデータの格納されている物理アドレスからデータ・ワード数分だけ、 メモリ2上のデータを読み出し、ダイレクト・メモリ・アクセス回路5内に取り 込み、ダイレクト・メモリ・アクセス専用バス7上に乗せて、他方のダイレクト ・メモリ・アクセス回路5に転送する。受信したダイレクト・メモリ・アクセス 回路5は受信したメモリ上のデータを外部バス6を介して、ダイレクト・メモリ ・アクセス・データ表示装置8であるパーソナル・コンピュータ内の特定のメモ リに書き込む。 以上により、ダイレクト・メモリ・アクセス・データ表示装置8から表示した いデータの格納アドレスをキー入力することにより、上記一連の手続きにより、 表示したいデータがリターンとして返ってくる。 ここで、ダイレクト・メモリ・アクセス・データ表示装置8内にプログラムを 組み込み、このプログラムで、キー入力された表示させたいデータ格納アドレス とワード数を読み込み、周期的にダイレクト・メモリ・アクセス回路5に設定し てやる。そしてリターンされたデータを周期的に画面上に表示する。 さらに、表示させたい動的データの値の変化のタイミングが外部装置等からの 割り込み等のイベントによるプログラムタスクの実行制御のタイミングと同期し ている場合があり、この場合、データの動的な値の変化のタイミングも問題にな る。正しいタイミングで正しい値にデータが変化したことを確かめる手段として 以下の動作をする。 プログラム・タスク単位の切り換わり実行制御を行うスケジューラプログラム にディスクリート信号出力命令をあらかじめ仕込んでおく。 プログラム・タスクの実行の切り換り時に、CPU1によるディスクリート信 号出力命令が実行される。ディスクリート・ディジタルデータがフリップフロッ プ回路9に取り込まれ、入力データに対応する電圧信号が出力され、次の入力が あるまで保持される。プログラムタスク実行制御状態表示装置10は汎用のロジ ックアナライザ装置であり、上記フリップフロップ回路からの電圧信号を入力し 、波形表示する。 プログラム・タスク実行制御状態表示装置10の波形表示とダイレクトメモリ アクセスデータ表示装置8をへい用することにより、値の切りかわるタイミング と、変化する値の両方を同時に見ることができ、プログラムの動的試験の効率が 向上する。
【0009】
【考案の効果】
以上のように、この考案によれば、ダイレクト・メモリ・アクセス回路を用い て、CPUのプログラム実行とは独立に、プログラム実行を止めることなく、プ ログラム実行に伴って連続的に値が変化して行くデータを表示できるからプログ ラムの動的試験の能率が向上する。
【図面の簡単な説明】
【図1】この考案の実施例を示す構成図である。
【図2】従来のメモリ表示装置を示す代表的な構成図で
ある。
【符号の説明】
1 CPU 2 メモリ 3 内部バス 4 デバッグ装置 5 ダイレクト・メモリ・アクセス回路 6 外部バス 7 ダイレクト・メモリ・アクセス専用バス 8 ダイレクト・メモリ・アクセス・データ表示装置 9 フリップ・フロップ回路 10 プログラム・タスク実行制御状態表示装置

Claims (1)

  1. 【実用新案登録請求の範囲】 【請求項1】 コンピュータ・プログラムを実行するコ
    ンピュータ装置に於いて、下記の1)〜10)を備えた
    ダイナミックメモリ表示装置。1) 計算機命令の解
    読、実行を行なうCPUと、 2) 計算機命令およびデータを格納するメモリと、 3) 前記メモリ上の計算機命令およびデータをCPU
    に転送し、またCPUの演算結果をメモリ上に転送する
    内部バスと、 4) 前記内部バスを経由して、CPUに対しプログラ
    ム実行の起動および停止を指示し、また、プログラム停
    止時のメモリ上のデータを表示するデバッグ装置と、 5) 特定の計算機命令実行により起動され、メモリ上
    の指定されたアドレス範囲のメモリ内容を、CPUの計
    算機命令実行を中断することなしに、バス上に転送させ
    るダイレクト・メモリ・アクセス回路と、 6) 前記ダイレクト・メモリ・アクセス回路と内部バ
    スを接続する為の外部バスと、 7) 前記ダイレクト・メモリ・アクセス回路がアクセ
    スしたメモリ上のデータを他方受信側ダイレクト・メモ
    リ・アクセス回路に転送するダイレクト・メモリ・アク
    セス専用バスと、 8) 前記ダイレクト・メモリ・アクセス専用バスを介
    して受信したデータを実時間で表示するダイレクト・メ
    モリ・アクセス表示装置と、 9) 前記CPUによる外部機器に対するディスクリー
    ト信号出力命令実行時のディスクリートなディジタルデ
    ータを入力保持し、電圧信号に換えて出力するフリップ
    ・フロップ回路と、 10) 上記フリップ・フロップ回路からの電圧信号を
    入力し、波形表示により、プログラム・タスクの実行制
    御(動作状態)のリアルタイム表示を行うプログラムタ
    スク実行制御状態表示装置。
JP2308291U 1991-04-09 1991-04-09 ダイナミツクメモリ表示装置 Pending JPH054262U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2308291U JPH054262U (ja) 1991-04-09 1991-04-09 ダイナミツクメモリ表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2308291U JPH054262U (ja) 1991-04-09 1991-04-09 ダイナミツクメモリ表示装置

Publications (1)

Publication Number Publication Date
JPH054262U true JPH054262U (ja) 1993-01-22

Family

ID=12100498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2308291U Pending JPH054262U (ja) 1991-04-09 1991-04-09 ダイナミツクメモリ表示装置

Country Status (1)

Country Link
JP (1) JPH054262U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS493329U (ja) * 1972-04-10 1974-01-12

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS493329U (ja) * 1972-04-10 1974-01-12

Similar Documents

Publication Publication Date Title
JP2845155B2 (ja) シングルチップマイクロコンピュータのエミュレーションチップ
KR930008604A (ko) 마이크로프로세서 및 그의 제어 방법
JPH0916409A (ja) マイクロコンピュータ
JPH054262U (ja) ダイナミツクメモリ表示装置
US5802332A (en) Single-chip microcomputer and electronic device using the same
JPS57152065A (en) Programmable logic controller
JP2581080B2 (ja) デバック用マイクロプロセッサ
JPH04280334A (ja) ワンチップマイクロコンピュータ
KR940006829B1 (ko) 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서
JP3719241B2 (ja) 演算装置
JP2520158B2 (ja) ディジタルシグナルプロセッサのデバッグ方式
SU435527A1 (ru) Процессор для контроля цифровых схем
JPH01137339A (ja) マイクロプロセッサ
JPH0465724A (ja) 割込処理装置
JPH03134783A (ja) シングルチップマイクロコンピュータ
JPH01126727A (ja) マイクロプログラム制御回路
JPH04127244A (ja) マイクロコンピュータ
JP2001142735A (ja) 評価用マイクロプロセッサ及びその評価モード設定方法
JPH03175539A (ja) デバッグ用マイクロプロセッサ
JPH01107295A (ja) メモリ制御装置
JPS60193046A (ja) 命令例外検出方式
JPH0746318B2 (ja) マイクロコンピユ−タ開発支援装置
JPH0282318A (ja) 浮動小数点演算装置
JPS6129949A (ja) マイクロプロセツサ保守方式
JPS63733A (ja) プログラム実行処理方式