JPH053740B2 - - Google Patents
Info
- Publication number
- JPH053740B2 JPH053740B2 JP10980786A JP10980786A JPH053740B2 JP H053740 B2 JPH053740 B2 JP H053740B2 JP 10980786 A JP10980786 A JP 10980786A JP 10980786 A JP10980786 A JP 10980786A JP H053740 B2 JPH053740 B2 JP H053740B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- power supply
- aging
- lead frame
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 description 19
- 230000032683 aging Effects 0.000 description 18
- 238000005259 measurement Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テープキヤリア方式によつて製造さ
れる、半導体集積回路に用いるリードフレームに
関する。
れる、半導体集積回路に用いるリードフレームに
関する。
テープキヤリア方式とは、ポリイミド樹脂等の
絶縁性フレキシブルなフイルム上に密着して設け
られた、導電性のリードを有するリードフレーム
と、半導体素子に設けられた突起電極とを直接に
熱圧着するアセンブリー方式である。このテープ
キヤリア方式は、電子機器の小型化、薄型化の傾
向にある中で、装置実装上重要な方式となり、ま
た、電子機器内での半導体集積回路相互の伝達遅
延時間を減少させる方式として広く用いられてい
る。
絶縁性フレキシブルなフイルム上に密着して設け
られた、導電性のリードを有するリードフレーム
と、半導体素子に設けられた突起電極とを直接に
熱圧着するアセンブリー方式である。このテープ
キヤリア方式は、電子機器の小型化、薄型化の傾
向にある中で、装置実装上重要な方式となり、ま
た、電子機器内での半導体集積回路相互の伝達遅
延時間を減少させる方式として広く用いられてい
る。
従来のテープキヤリア方式用リードフレーム
は、第３図の平面図に示すように、均質のテープ
状のポリイミド等の絶縁性フイルム１１上に密着
して設けられた銅などの金属箔からなるリード１
３を有して金属腐触法および電気鍍金法等によつ
て形成され、このリード１３の半導体素子１５が
接続される側はデバイスホール１４に突き出して
おり、その先端１３ａに半導体素子１５の突起電
極が熱圧着され、その後このリードの他端１３ｂ
に探針を接触させて半導体素子１５の電気的な特
性を測定したり、エージング用の電圧を印加させ
るようになつていた。
は、第３図の平面図に示すように、均質のテープ
状のポリイミド等の絶縁性フイルム１１上に密着
して設けられた銅などの金属箔からなるリード１
３を有して金属腐触法および電気鍍金法等によつ
て形成され、このリード１３の半導体素子１５が
接続される側はデバイスホール１４に突き出して
おり、その先端１３ａに半導体素子１５の突起電
極が熱圧着され、その後このリードの他端１３ｂ
に探針を接触させて半導体素子１５の電気的な特
性を測定したり、エージング用の電圧を印加させ
るようになつていた。
半導体集積回路の製造工程中には、アセンブリ
ー工程終了後、実際の使用上の初期動作不良とな
るべき集積回路の除去を目的としたエージング試
験があり、通常このエージング試験では、集積回
路に室温より高い温度を加えると同時に、所定の
電圧を印加して加速試験を行つている。
ー工程終了後、実際の使用上の初期動作不良とな
るべき集積回路の除去を目的としたエージング試
験があり、通常このエージング試験では、集積回
路に室温より高い温度を加えると同時に、所定の
電圧を印加して加速試験を行つている。
しかしながら近年高機能化の進んだ半導体集積
回路においては、極めて多数のリードを有するた
め、上述した従来のリードフレームは、すべての
リード電極に電圧を印加することが困難であり、
充分なエージング試験を行なえないという欠点が
ある。
回路においては、極めて多数のリードを有するた
め、上述した従来のリードフレームは、すべての
リード電極に電圧を印加することが困難であり、
充分なエージング試験を行なえないという欠点が
ある。
本発明のリードフレームは、絶縁性フイルム上
に、一端がリードに接続されている金属薄膜抵抗
が設けられ、少なくとも２つのリードが、そのう
ちの少なくとも１つのリードが金属薄膜抵抗を介
して接続されている共通の電極部を有することを
特徴とする。
に、一端がリードに接続されている金属薄膜抵抗
が設けられ、少なくとも２つのリードが、そのう
ちの少なくとも１つのリードが金属薄膜抵抗を介
して接続されている共通の電極部を有することを
特徴とする。
したがつて、半導体集積回路のエージング試験
をするときには、多数のリードのうち、あるリー
ドには、エージング試験用電源電圧を直接印加
し、他のリードには、同一の電源電圧を薄膜抵抗
を介して印加して、過剰電流に対して半導体集積
回路を保護することにより、能率的かつ安全にエ
ージング試験を行うことができる。
をするときには、多数のリードのうち、あるリー
ドには、エージング試験用電源電圧を直接印加
し、他のリードには、同一の電源電圧を薄膜抵抗
を介して印加して、過剰電流に対して半導体集積
回路を保護することにより、能率的かつ安全にエ
ージング試験を行うことができる。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明のリードフレームの一実施例の
平面図である。
平面図である。
絶縁性フイルム１１上に設けられたリード１３
は、リード先端部１３ａで半導体素子１５の突起
電極と熱圧着され、測定時に使用される測定用端
子１３ｂを有し、さらに金属薄膜抵抗１６を介し
エージング電源端子１７に接続されている。エー
ジング試験を行う際、電源の１つの電極がエージ
ング電源端子１７へ接続されることにより、本来
電源電圧が印加される電源用リード１８へ電圧が
加わると同時に、他の入力信号又は出力信号用の
リード１３にも電圧が印加される。通常、入力信
号、出力信号端子へは、半導体集積回路を動作さ
せるべき電圧が直接印加されると、過剰な電流が
流れ、半導体素子の破壊を起こすことがあるの
で、直列に設けた金属薄膜抵抗１６がその保護の
役目を果している。一方、電源から供給された電
流は、電源の他の電極用のエージング電源端子１
９側へと流れ出す。
は、リード先端部１３ａで半導体素子１５の突起
電極と熱圧着され、測定時に使用される測定用端
子１３ｂを有し、さらに金属薄膜抵抗１６を介し
エージング電源端子１７に接続されている。エー
ジング試験を行う際、電源の１つの電極がエージ
ング電源端子１７へ接続されることにより、本来
電源電圧が印加される電源用リード１８へ電圧が
加わると同時に、他の入力信号又は出力信号用の
リード１３にも電圧が印加される。通常、入力信
号、出力信号端子へは、半導体集積回路を動作さ
せるべき電圧が直接印加されると、過剰な電流が
流れ、半導体素子の破壊を起こすことがあるの
で、直列に設けた金属薄膜抵抗１６がその保護の
役目を果している。一方、電源から供給された電
流は、電源の他の電極用のエージング電源端子１
９側へと流れ出す。
エージング試験終了後、電気的特性を測定する
ためにエージング電源端子１７は取り除かれる。
第２図は、第１図のリードフレームからエージン
グ電源端子１７が取り除かれたものの平面図であ
る。
ためにエージング電源端子１７は取り除かれる。
第２図は、第１図のリードフレームからエージン
グ電源端子１７が取り除かれたものの平面図であ
る。
エージング試験後、測定機に装着されたフイル
ムキヤリア方式半導体集積回路が測定される前
に、順次エージング電源端子１７にアイソレーシ
ヨンホール２０をあけて入力信号用および出力信
号用リード１３が相互に切り離されると同時に電
源用リード１８とも切り離され、本来の集積回路
の機能を有するか否かを測定することができる。
ムキヤリア方式半導体集積回路が測定される前
に、順次エージング電源端子１７にアイソレーシ
ヨンホール２０をあけて入力信号用および出力信
号用リード１３が相互に切り離されると同時に電
源用リード１８とも切り離され、本来の集積回路
の機能を有するか否かを測定することができる。
以上説明したように本発明は、フイルムキヤリ
ア方式の半導体集積回路にエージング電源端子
と、半導体素子を過剰電流から保護するための金
属薄膜抵抗を設けることにより、エージング試験
において、多数の入力信号用および出力信号用端
子すべてに電源を容易に印加することが可能とな
り、初期動作不良となる集積回路の効果的なスク
リーニングを得ることができる効果がある。
ア方式の半導体集積回路にエージング電源端子
と、半導体素子を過剰電流から保護するための金
属薄膜抵抗を設けることにより、エージング試験
において、多数の入力信号用および出力信号用端
子すべてに電源を容易に印加することが可能とな
り、初期動作不良となる集積回路の効果的なスク
リーニングを得ることができる効果がある。
第１図は本発明のリードフレームの一実施例の
平面図、第２図は第１図のリードフレームからエ
ージング電源端子１７が取り除かれたものの平面
図、第３図はリードフレームの従来例の平面図で
ある。 １１……絶縁性フイルム、１３……リード、１
３ａ……リード先端部、１３ｂ……測定用端子、
１５……半導体素子、１６……金属薄膜抵抗、１
７，１９……エージング電源端子、１８……電源
用リード、２０……アイソレーシヨンホール。
平面図、第２図は第１図のリードフレームからエ
ージング電源端子１７が取り除かれたものの平面
図、第３図はリードフレームの従来例の平面図で
ある。 １１……絶縁性フイルム、１３……リード、１
３ａ……リード先端部、１３ｂ……測定用端子、
１５……半導体素子、１６……金属薄膜抵抗、１
７，１９……エージング電源端子、１８……電源
用リード、２０……アイソレーシヨンホール。
Claims (1)
- 【特許請求の範囲】 １ 電極用リードがテープ状の絶縁性フイルム上
に密着して設けられた、テープキヤリア方式に用
いるリードフレームにおいて、 絶縁性フイルム上に、一端がリードに接続され
ている金属薄膜抵抗が設けられ、 少なくとも２つのリードが、そのうちの少なく
とも１つのリードが前記金属薄膜抵抗を介して接
続されている共通の電極部を有することを特徴と
するリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10980786A JPS62265731A (ja) | 1986-05-13 | 1986-05-13 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10980786A JPS62265731A (ja) | 1986-05-13 | 1986-05-13 | リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62265731A JPS62265731A (ja) | 1987-11-18 |
| JPH053740B2 true JPH053740B2 (ja) | 1993-01-18 |
Family
ID=14519702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10980786A Granted JPS62265731A (ja) | 1986-05-13 | 1986-05-13 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62265731A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135793A (ja) * | 1988-11-16 | 1990-05-24 | Ibiden Co Ltd | 厚膜素子を有するフィルムキャリアの製造方法 |
| US5239191A (en) * | 1990-01-19 | 1993-08-24 | Kabushiki Kaisha Toshiba | Semiconductor wafer |
-
1986
- 1986-05-13 JP JP10980786A patent/JPS62265731A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62265731A (ja) | 1987-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894605A (en) | Method and on-chip apparatus for continuity testing | |
| US4792532A (en) | Semiconductor device and process for producing the same, and tape carrier used in said process | |
| US5002895A (en) | Wire bonding method with a frame, for connecting an electronic component for testing and mounting | |
| US4977441A (en) | Semiconductor device and tape carrier | |
| US4223337A (en) | Semiconductor integrated circuit with electrode pad suited for a characteristic testing | |
| JPH053740B2 (ja) | ||
| JPH0669280A (ja) | ベアチップの実装構造 | |
| JPH04312938A (ja) | フィルムキャリアテ−プ | |
| JPH06169033A (ja) | 半導体チップの実装方法 | |
| JPH0282634A (ja) | テープキャリア | |
| JPS626653B2 (ja) | ||
| JPH0682776B2 (ja) | リ−ドフレ−ム | |
| KR20010110157A (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
| JPH0240931A (ja) | 混成集積回路装置の製造方法 | |
| JPH0128506B2 (ja) | ||
| JP2778602B2 (ja) | 半田ブリッジの検出方法及び装置 | |
| JPH0429421Y2 (ja) | ||
| JPS631250Y2 (ja) | ||
| JPS6159657B2 (ja) | ||
| JPS60113165A (ja) | 半導体素子のバ−ンイン装置 | |
| JPH0338757B2 (ja) | ||
| JPH02223178A (ja) | 半導体装置用ソケット | |
| JPH05251519A (ja) | 半導体デバイス測定用テスター | |
| JPH11118878A (ja) | Ｉｃ固定治具 | |
| JPH03283443A (ja) | 半導体装置の電気特性検査用ハンドラ装置 |