JPH03283443A - 半導体装置の電気特性検査用ハンドラ装置 - Google Patents
半導体装置の電気特性検査用ハンドラ装置Info
- Publication number
- JPH03283443A JPH03283443A JP2080615A JP8061590A JPH03283443A JP H03283443 A JPH03283443 A JP H03283443A JP 2080615 A JP2080615 A JP 2080615A JP 8061590 A JP8061590 A JP 8061590A JP H03283443 A JPH03283443 A JP H03283443A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- handler
- semiconductor device
- insulating layer
- rails
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000012360 testing method Methods 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000000523 sample Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000007689 inspection Methods 0.000 abstract 1
- 230000032258 transport Effects 0.000 description 14
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 210000000078 claw Anatomy 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、半導体装置が搭載されている金属リードフ
レーム状態の製品を搬送するための半導体装置の電気特
性検査用ハンドラ装置に関するものである。
レーム状態の製品を搬送するための半導体装置の電気特
性検査用ハンドラ装置に関するものである。
[従来の技術]
従来、半導体集積回路装置(以下、ICと称す)は、金
属リードフレーム(以下、フレームと祢す)を使用して
製造され、樹脂封止後に外部電極となる各リードおよび
IC本体を切離し、しかる後、電気特性検査(以下、テ
ストという)を行う第1の方法と、樹脂封止後にリード
だけを切離し、IC本体はフレームにつながった状態で
テストを行う第2の方法が行われている。この発明は前
記第2の方法に供するためのもので、以下第2図〜第6
図に従って説明する。これらの図において、(1)は金
属リードフレームで、所定形状に打ち抜き成形された板
材であり、その第1のフレーム枠(1a)に゛ピッチ穴
(1b)が設けられ、第2のフレーム枠(1d)にはピ
ッチ穴(IC)が設けられている。 (le)はハンダ
を介してICチップを乗せるためのノ(・ンドで、第1
の連結リード(1f)はパッド(1e)と第1のフレー
ム枠(1a)とをつなぎ、第2の連結リード(1g)は
パッド(1e)と第2のフレーム枠(1d)とをつない
でいる、 (lh)、 (li)は、rcの外部電極と
なる外部リード(1j)を第1、第2のフレーム枠(1
a)(1d)とつなぐ第3、第4の連結リードである。
属リードフレーム(以下、フレームと祢す)を使用して
製造され、樹脂封止後に外部電極となる各リードおよび
IC本体を切離し、しかる後、電気特性検査(以下、テ
ストという)を行う第1の方法と、樹脂封止後にリード
だけを切離し、IC本体はフレームにつながった状態で
テストを行う第2の方法が行われている。この発明は前
記第2の方法に供するためのもので、以下第2図〜第6
図に従って説明する。これらの図において、(1)は金
属リードフレームで、所定形状に打ち抜き成形された板
材であり、その第1のフレーム枠(1a)に゛ピッチ穴
(1b)が設けられ、第2のフレーム枠(1d)にはピ
ッチ穴(IC)が設けられている。 (le)はハンダ
を介してICチップを乗せるためのノ(・ンドで、第1
の連結リード(1f)はパッド(1e)と第1のフレー
ム枠(1a)とをつなぎ、第2の連結リード(1g)は
パッド(1e)と第2のフレーム枠(1d)とをつない
でいる、 (lh)、 (li)は、rcの外部電極と
なる外部リード(1j)を第1、第2のフレーム枠(1
a)(1d)とつなぐ第3、第4の連結リードである。
(2)はパッド(1e)にICチップ(3)を接着する
ためのハンダであり、ワイヤ(4)はICチ・ノブ(3
)の各電極と外部リード(1j)とを接続している。I
C(5)は、第3図のフレーム(1)を樹脂封止し、第
1の連結リード(1f)と第2の連結リード(1g)と
外部リードを作る(1j)を残して第1、第2のフレー
ム枠(1a)、(1d)から切断し、切離した外部リー
ド(1j)に曲げ加工を施してなるものである。 (5
,1)〜(5,16)はI C(5)の外部電極リード
であり、(5,17)は封止樹脂である。(6)〜(1
5)は第5図でフレーム(1)に並んだI C(5)を
テストする装置の各構成部分で、(6)〜(9)は第5
図のフレーム(1)を搬送、位置決めするハンドリング
装置を示し、(11)〜(15)はI C(5)を電気
計測するテスト装置部分を示しており、(6)はノ)ン
ドリング装置部の基礎となるベース板、(7)はベース
板(6)と搬送レール(8)の間に設けられた中継板、
(8,1)〜(8,4)は第5図の第1のフレーム枠(
1a)と第2のフレーム枠(1d)を受けてガイドを行
う搬送レールで、第1のレール(8,1> 、第2のレ
ール(8,2)、第1のカバーレール(8,3) 、第
2のカッ(−レール(8,4)からなっている、 (1
6a)、 (16b)は、ビ’yチ穴(1b)、(1c
)に挿入される定ピツチ搬送機構の爪である。(9)は
位置決めされたr c (5)の外部リード(5,1)
〜(5,16)と、コンタクトプローブ群(12,1)
〜(12,16)との導通を得るためのrc押押上具、
(11)はコンタクトプローブ群(12,1)〜(12
,18)を保持する保持板、(13)はコンタクトプロ
ーブに挿入された圧縮バネ、(14)はコンタクトプロ
ーブ群(12,1)〜(12,16)へICテスターか
ら電流・電圧の印加を行うケーブル群、(15)はテス
ト条件の印加、測定値の読みとり、良否判定を行うIC
テスターである。
ためのハンダであり、ワイヤ(4)はICチ・ノブ(3
)の各電極と外部リード(1j)とを接続している。I
C(5)は、第3図のフレーム(1)を樹脂封止し、第
1の連結リード(1f)と第2の連結リード(1g)と
外部リードを作る(1j)を残して第1、第2のフレー
ム枠(1a)、(1d)から切断し、切離した外部リー
ド(1j)に曲げ加工を施してなるものである。 (5
,1)〜(5,16)はI C(5)の外部電極リード
であり、(5,17)は封止樹脂である。(6)〜(1
5)は第5図でフレーム(1)に並んだI C(5)を
テストする装置の各構成部分で、(6)〜(9)は第5
図のフレーム(1)を搬送、位置決めするハンドリング
装置を示し、(11)〜(15)はI C(5)を電気
計測するテスト装置部分を示しており、(6)はノ)ン
ドリング装置部の基礎となるベース板、(7)はベース
板(6)と搬送レール(8)の間に設けられた中継板、
(8,1)〜(8,4)は第5図の第1のフレーム枠(
1a)と第2のフレーム枠(1d)を受けてガイドを行
う搬送レールで、第1のレール(8,1> 、第2のレ
ール(8,2)、第1のカバーレール(8,3) 、第
2のカッ(−レール(8,4)からなっている、 (1
6a)、 (16b)は、ビ’yチ穴(1b)、(1c
)に挿入される定ピツチ搬送機構の爪である。(9)は
位置決めされたr c (5)の外部リード(5,1)
〜(5,16)と、コンタクトプローブ群(12,1)
〜(12,16)との導通を得るためのrc押押上具、
(11)はコンタクトプローブ群(12,1)〜(12
,18)を保持する保持板、(13)はコンタクトプロ
ーブに挿入された圧縮バネ、(14)はコンタクトプロ
ーブ群(12,1)〜(12,16)へICテスターか
ら電流・電圧の印加を行うケーブル群、(15)はテス
ト条件の印加、測定値の読みとり、良否判定を行うIC
テスターである。
次に、動作について説明する。上述したようなフレーム
(1)に搭載され、フレーム枠(1a)、(1d)に連
結されたI C(5)をテストする動作について第6図
に従って説明するが、第2図のフレームから第5図のフ
レームに至る図示しない製造装置の動作については、周
知の技術であるため割愛する。
(1)に搭載され、フレーム枠(1a)、(1d)に連
結されたI C(5)をテストする動作について第6図
に従って説明するが、第2図のフレームから第5図のフ
レームに至る図示しない製造装置の動作については、周
知の技術であるため割愛する。
まず、第5図のフレーム(1)が、ハンドリング装置部
の図示しないハンドリング機構により、第1、第2の搬
送レール(8,1)、(8,2)の上に乗せられる。
の図示しないハンドリング機構により、第1、第2の搬
送レール(8,1)、(8,2)の上に乗せられる。
第1、第2の搬送レール(8,1)、(8,2)は、ベ
ース板(6)を基礎として中継板(7)の上に組立られ
でおり、ベース板(6)と中継板(7)と共に金属材料
であるステンレス鋼材で形成されている。そして電気的
にはGNDレベルとなっているのが一般的で第6図もそ
のようになっている。第1、第2の搬送レール(8,1
>、(8,2)に乗せられたフレーム(1)は、ピッチ
穴(1b)または(1c)に定ピツチ搬送機構の爪(1
6m)、(16b)が挿入し、第1のカバーレール(8
,3)と第2のカバーレール(8,4)にガイドされな
がら定ピツチ搬送される。定ピツチ搬送を終えると、I
C(5)の下に設けられた押上げ具(9)が、図示し
ない機構によりI C(5)の樹脂部分(5,17)を
押上げる。押上げられたI C(5)は押上げ具(9)
の真上に設けられた保持板(11)に配列されたコンタ
クトプローブ群(12,1)〜(12,16)にIC(
5)の外部リード(5,1)〜(5,18)が接触する
ことになる。
ース板(6)を基礎として中継板(7)の上に組立られ
でおり、ベース板(6)と中継板(7)と共に金属材料
であるステンレス鋼材で形成されている。そして電気的
にはGNDレベルとなっているのが一般的で第6図もそ
のようになっている。第1、第2の搬送レール(8,1
>、(8,2)に乗せられたフレーム(1)は、ピッチ
穴(1b)または(1c)に定ピツチ搬送機構の爪(1
6m)、(16b)が挿入し、第1のカバーレール(8
,3)と第2のカバーレール(8,4)にガイドされな
がら定ピツチ搬送される。定ピツチ搬送を終えると、I
C(5)の下に設けられた押上げ具(9)が、図示し
ない機構によりI C(5)の樹脂部分(5,17)を
押上げる。押上げられたI C(5)は押上げ具(9)
の真上に設けられた保持板(11)に配列されたコンタ
クトプローブ群(12,1)〜(12,16)にIC(
5)の外部リード(5,1)〜(5,18)が接触する
ことになる。
この接触を完了するとハンドリング装置部からテストス
タート信号が発生し、図示しない信号線でICテスター
(15)へスタート命令が与えられる。
タート信号が発生し、図示しない信号線でICテスター
(15)へスタート命令が与えられる。
スタート信号を受取ったICテスター(15)は、予め
入力されていたテストプログラムに従い定電圧又は定電
流を発生し、ケーブル群(14)、コンタクトプローブ
群(12,1)〜(12,16)を通してI C(5)
の外部リード(5,1’)〜(5,16)に印加してテ
スト測定値を読取り、良否を判定する。判定の終えたI
Cテスター(15)から良否信号とテストエンド信号が
発生し、図示しない信号線でハンドリング装置部へ送ら
れる。テストエンド信号を受取ると、ハンドリング装置
部は押上げ具(9)を下げて初期位置に戻す、また、圧
縮バネ(13)により圧縮されていたコンタクトプロー
ブ群(12,1)〜(12,16)は圧縮バネが伸びる
ことで初期位1に戻る。そして良否判定を記憶してデー
タを転送すると同時に次の定ピツチ搬送を行う。
入力されていたテストプログラムに従い定電圧又は定電
流を発生し、ケーブル群(14)、コンタクトプローブ
群(12,1)〜(12,16)を通してI C(5)
の外部リード(5,1’)〜(5,16)に印加してテ
スト測定値を読取り、良否を判定する。判定の終えたI
Cテスター(15)から良否信号とテストエンド信号が
発生し、図示しない信号線でハンドリング装置部へ送ら
れる。テストエンド信号を受取ると、ハンドリング装置
部は押上げ具(9)を下げて初期位置に戻す、また、圧
縮バネ(13)により圧縮されていたコンタクトプロー
ブ群(12,1)〜(12,16)は圧縮バネが伸びる
ことで初期位1に戻る。そして良否判定を記憶してデー
タを転送すると同時に次の定ピツチ搬送を行う。
以上の動作を繰り返しながらI C(5)のテストが行
われ、図示しない第1、第2の連結リード(1f)、(
1g)を切離す加工装置へ送られる。
われ、図示しない第1、第2の連結リード(1f)、(
1g)を切離す加工装置へ送られる。
[発明が解決しようとする課題]
以上のような従来の半導体装置の電気特性検査用ハンド
ラ装置では、フレーム(1)は金属の板材からなり、従
ってICチップ(3)を搭載するパッド(1e)は導電
性を有している。また、第6図に示すように、I C(
5)のテストを行う際に、第1、第2のフレーム枠(1
a)、(1d)は、ハンドリング装!の搬送レール(s
、i)、(8,2)に接触し、電気的にGNDレベルと
なっており、フレーム枠(1a)、(1d)と連結され
ている部分も同じ<GNDレベルになる。この状態でテ
ストの定電圧、定電流の印加を行うと、図示しないIC
チップ(3)の裏面の不純物分布(例えばN層、P層)
の区別によって、ICチップ(3)のパッド(1e)と
の接触面が動作機能上+VecレベルとなるIC(例え
ばCMOSロジックICなど)においては、パッド(1
e)、第1、第2の連結リード(1f)、(1g)およ
び第1、第2のフレーム枠(1a)、(1d)を介して
ハンドリング装置のGNDと短絡してパッド(1e)か
らGNDへ過電流が流れる不具合があるため、事実上、
第6図に示す状態でのテストは不可能であった。
ラ装置では、フレーム(1)は金属の板材からなり、従
ってICチップ(3)を搭載するパッド(1e)は導電
性を有している。また、第6図に示すように、I C(
5)のテストを行う際に、第1、第2のフレーム枠(1
a)、(1d)は、ハンドリング装!の搬送レール(s
、i)、(8,2)に接触し、電気的にGNDレベルと
なっており、フレーム枠(1a)、(1d)と連結され
ている部分も同じ<GNDレベルになる。この状態でテ
ストの定電圧、定電流の印加を行うと、図示しないIC
チップ(3)の裏面の不純物分布(例えばN層、P層)
の区別によって、ICチップ(3)のパッド(1e)と
の接触面が動作機能上+VecレベルとなるIC(例え
ばCMOSロジックICなど)においては、パッド(1
e)、第1、第2の連結リード(1f)、(1g)およ
び第1、第2のフレーム枠(1a)、(1d)を介して
ハンドリング装置のGNDと短絡してパッド(1e)か
らGNDへ過電流が流れる不具合があるため、事実上、
第6図に示す状態でのテストは不可能であった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ICチップの裏面の不純物分布(N層、P
層)の区別に関係なくテスト可能な半導体装1の電気特
性検査用ハンドラ装置を得ることを目的とする。
れたもので、ICチップの裏面の不純物分布(N層、P
層)の区別に関係なくテスト可能な半導体装1の電気特
性検査用ハンドラ装置を得ることを目的とする。
[課題を解決するための手段]
この発明に係る半導体装置の電気特性検査用ハンドラ装
置は、ICチップの搭載されているフレームと搬送部を
完全に絶縁するために、ハンドラ搬送部表面に絶縁層を
施したものである。
置は、ICチップの搭載されているフレームと搬送部を
完全に絶縁するために、ハンドラ搬送部表面に絶縁層を
施したものである。
[作 用コ
この発明においては、ICチップのフレームパッドとの
接着面が電圧レベル(+Vcc)となるフレームを搬送
するハンドラ装置であっても、フレームに接触するハン
ドラ搬送部に施した絶縁層により、フレームとハンドラ
装置との間を絶縁するので、フレームを通してハンドラ
装置のGNDと短絡することがなく、過電流も発生しな
い。
接着面が電圧レベル(+Vcc)となるフレームを搬送
するハンドラ装置であっても、フレームに接触するハン
ドラ搬送部に施した絶縁層により、フレームとハンドラ
装置との間を絶縁するので、フレームを通してハンドラ
装置のGNDと短絡することがなく、過電流も発生しな
い。
[実施例]
第1図は、この発明の一実施例を示し、図において、(
18a)、(18b)は絶縁層を施した定ピツチ搬送機
構の爪、(17,1)、(17,2>は絶縁層を施した
第1、第2のレール、(17,3>、(17,4>は絶
縁層を施した第1、第2のカバーレールである。符号(
6)。
18a)、(18b)は絶縁層を施した定ピツチ搬送機
構の爪、(17,1)、(17,2>は絶縁層を施した
第1、第2のレール、(17,3>、(17,4>は絶
縁層を施した第1、第2のカバーレールである。符号(
6)。
(7)、 (9)、 (11)、 (12,1)〜(1
2,16)、 (13)、 (14)(15)は従来の
技術の項で説明したものと同一ないし相当部であり、同
一符号を付して詳細な説明は省略する。
2,16)、 (13)、 (14)(15)は従来の
技術の項で説明したものと同一ないし相当部であり、同
一符号を付して詳細な説明は省略する。
以上の構成において、フレーム状態のI C(5)をテ
ストする動作については、従来の技術の項で述べた内容
と同一であるので省略する。
ストする動作については、従来の技術の項で述べた内容
と同一であるので省略する。
この実施例では、ハンドラ搬送部のフレーム(1)と接
触する部位が絶縁層で互いに絶縁されており、電圧印加
部がフレーム〈1)を介してハンドラ装置のGNDと短
絡しないので、過電流の発生が防止され、フレーム状態
でのICテストを安定して実行することができる。
触する部位が絶縁層で互いに絶縁されており、電圧印加
部がフレーム〈1)を介してハンドラ装置のGNDと短
絡しないので、過電流の発生が防止され、フレーム状態
でのICテストを安定して実行することができる。
なお、上記実施例では定ピツチ搬送機構、第1、第2の
レールおよび第1、第2のカバーレールに絶縁層を施し
たが、中継板(7)と、第1、第2のレール間に絶縁層
を施してもよく、上記実施例と同様の効果を奏する。
レールおよび第1、第2のカバーレールに絶縁層を施し
たが、中継板(7)と、第1、第2のレール間に絶縁層
を施してもよく、上記実施例と同様の効果を奏する。
[発明の効果]
以上説明したように、この発明によれば、フレーム状態
のICを搬送するハンドラ装置のレール、カバーレール
、定ピッチ搬送機楕爪に絶縁層を設けたので、ICチッ
プの接着面とハンドラ装置を電気的に完全に絶縁でき、
ICチップの接着面の電圧レベルに拘わらず、ICのフ
レーム状態でのテストを安定に行うことができる。
のICを搬送するハンドラ装置のレール、カバーレール
、定ピッチ搬送機楕爪に絶縁層を設けたので、ICチッ
プの接着面とハンドラ装置を電気的に完全に絶縁でき、
ICチップの接着面の電圧レベルに拘わらず、ICのフ
レーム状態でのテストを安定に行うことができる。
第1図はこの発明の一実施例の側断面図である。
第2図〜第6図は従来の半導体装置の電気特性検査用ハ
ンドラ装置を示し、第2図はフレームの平面図、第3図
はフレームにICチップを搭載しフレームの各リードと
配線した状態を示す平面図、第4図は第3図のフレーム
に樹脂封止を施した状態を示す平面図、第5図は第4図
のフレームに各リードの切断および曲げ加工を施した状
態を示す平面図、第6図は第5図のフレームのICをテ
ストする状態を示す側断面図である。 (1)−・・金属リードフレーム、(1a)、(ld)
−・・第1、第2のフレーム枠、(3)・・・ICチッ
プ、(5)・・・フレームのIC1(6)・・・ハンド
リング装置部のベース板、(7)・・・中継板、(15
)・・・ICテスター(17,1)、 (17,2)・
・・絶縁層を施した第1、第2の搬送レール、(17,
3)、(17,4)・・・絶縁層を施した第1、第2の
カバーレール。 なお、各図中、同一符号は同−又は相当部分を示す。
ンドラ装置を示し、第2図はフレームの平面図、第3図
はフレームにICチップを搭載しフレームの各リードと
配線した状態を示す平面図、第4図は第3図のフレーム
に樹脂封止を施した状態を示す平面図、第5図は第4図
のフレームに各リードの切断および曲げ加工を施した状
態を示す平面図、第6図は第5図のフレームのICをテ
ストする状態を示す側断面図である。 (1)−・・金属リードフレーム、(1a)、(ld)
−・・第1、第2のフレーム枠、(3)・・・ICチッ
プ、(5)・・・フレームのIC1(6)・・・ハンド
リング装置部のベース板、(7)・・・中継板、(15
)・・・ICテスター(17,1)、 (17,2)・
・・絶縁層を施した第1、第2の搬送レール、(17,
3)、(17,4)・・・絶縁層を施した第1、第2の
カバーレール。 なお、各図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 半導体チップが搭載されている金属リードフレーム状
態の半導体装置を電気特性検査部位に搬送するハンドラ
装置において、前記金属リードフレーム枠に接触するハ
ンドラ搬送部に絶縁層が施されていることを特徴とする
半導体装置の電気特性検査用ハンドラ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2080615A JP2634286B2 (ja) | 1990-03-30 | 1990-03-30 | 半導体装置の電気特性検査用ハンドラ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2080615A JP2634286B2 (ja) | 1990-03-30 | 1990-03-30 | 半導体装置の電気特性検査用ハンドラ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03283443A true JPH03283443A (ja) | 1991-12-13 |
JP2634286B2 JP2634286B2 (ja) | 1997-07-23 |
Family
ID=13723248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2080615A Expired - Lifetime JP2634286B2 (ja) | 1990-03-30 | 1990-03-30 | 半導体装置の電気特性検査用ハンドラ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2634286B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100349942B1 (ko) * | 1999-12-06 | 2002-08-24 | 삼성전자 주식회사 | 램버스 핸들러 |
CN110281028A (zh) * | 2019-07-29 | 2019-09-27 | 无锡新畅电子有限公司 | 一种变压器自动测试线 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61138181A (ja) * | 1984-12-11 | 1986-06-25 | Toshiba Corp | 半導体搬送装置 |
JPS61248807A (ja) * | 1985-04-25 | 1986-11-06 | Hitachi Electronics Eng Co Ltd | Icハンドラのic供給機構 |
JPH01145829A (ja) * | 1987-12-01 | 1989-06-07 | Nec Yamagata Ltd | 半導体装置の検査方法 |
-
1990
- 1990-03-30 JP JP2080615A patent/JP2634286B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61138181A (ja) * | 1984-12-11 | 1986-06-25 | Toshiba Corp | 半導体搬送装置 |
JPS61248807A (ja) * | 1985-04-25 | 1986-11-06 | Hitachi Electronics Eng Co Ltd | Icハンドラのic供給機構 |
JPH01145829A (ja) * | 1987-12-01 | 1989-06-07 | Nec Yamagata Ltd | 半導体装置の検査方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100349942B1 (ko) * | 1999-12-06 | 2002-08-24 | 삼성전자 주식회사 | 램버스 핸들러 |
CN110281028A (zh) * | 2019-07-29 | 2019-09-27 | 无锡新畅电子有限公司 | 一种变压器自动测试线 |
Also Published As
Publication number | Publication date |
---|---|
JP2634286B2 (ja) | 1997-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5002895A (en) | Wire bonding method with a frame, for connecting an electronic component for testing and mounting | |
EP0622733B1 (en) | Method and device for testing integrated power devices | |
CN109192675B (zh) | 封装体检测方法 | |
JPH03283443A (ja) | 半導体装置の電気特性検査用ハンドラ装置 | |
US6040199A (en) | Semiconductor test structure for estimating defects at isolation edge and test method using the same | |
US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
JPS6348185B2 (ja) | ||
US6084267A (en) | Design propagation delay measurement device | |
JPH0789126B2 (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
JPH03184356A (ja) | リードフレーム | |
JP2765527B2 (ja) | 半導体装置の評価方法 | |
KR100529453B1 (ko) | 프로브 카드용 니들과 그 제조 방법 | |
JPS626653B2 (ja) | ||
JP2652705B2 (ja) | 配線用突部の高さ検査方法 | |
US6163063A (en) | Semiconductor device | |
JPH03116962A (ja) | リードフレーム | |
JP2900572B2 (ja) | フィルムキャリア型半導体装置及びその選別法 | |
JPH0541419A (ja) | 検査装置の評価方法 | |
JPH04361549A (ja) | 半導体装置の絶縁耐圧検査方法 | |
KR980012185A (ko) | 웨이퍼의 전기적 테스트 장치 | |
JPH0455771A (ja) | 半導体素子及びその経時絶縁破壊試験方法 | |
JPH0545398A (ja) | 回路基板の試験方法 | |
JPH0666869A (ja) | 半導体テスタ及び半導体テスタのプローブ針の電気的導 通判定方法 |