JPH0535891A - Ａ／ｄコンバータ内蔵シングルチツプマイクロコンピユータ - Google Patents
Ａ／ｄコンバータ内蔵シングルチツプマイクロコンピユータInfo
- Publication number
- JPH0535891A JPH0535891A JP3212797A JP21279791A JPH0535891A JP H0535891 A JPH0535891 A JP H0535891A JP 3212797 A JP3212797 A JP 3212797A JP 21279791 A JP21279791 A JP 21279791A JP H0535891 A JPH0535891 A JP H0535891A
- Authority
- JP
- Japan
- Prior art keywords
- register
- conversion
- converter
- conversion result
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄコンバータを内蔵したシングルチップ
マイクロコンピュータにおいて、Ａ／Ｄ変換結果をアク
セスするタイミングが遅れることによって所定のアドレ
スとは異なるアドレスに変換結果を退避してしまうこと
を回避できるＡ／Ｄコンバータ内蔵シングルチップマイ
クロコンピュータを提供することを目的とする。 【構成】 Ａ／Ｄ変換結果レジスタ４に保持されたデー
タが入力チャネル１ａ〜１ｎのうちのどの入力チャネル
に与えられたアナログ信号のものかを記憶する変換チャ
ネル表示レジスタ７が設けられており、制御部６はこの
表示レジスタの出力及び専用メモリ部８の出力に基いて
レジスタ４に保持されたデータを汎用メモリ５に退避さ
せる際のアドレスを決定する。
マイクロコンピュータにおいて、Ａ／Ｄ変換結果をアク
セスするタイミングが遅れることによって所定のアドレ
スとは異なるアドレスに変換結果を退避してしまうこと
を回避できるＡ／Ｄコンバータ内蔵シングルチップマイ
クロコンピュータを提供することを目的とする。 【構成】 Ａ／Ｄ変換結果レジスタ４に保持されたデー
タが入力チャネル１ａ〜１ｎのうちのどの入力チャネル
に与えられたアナログ信号のものかを記憶する変換チャ
ネル表示レジスタ７が設けられており、制御部６はこの
表示レジスタの出力及び専用メモリ部８の出力に基いて
レジスタ４に保持されたデータを汎用メモリ５に退避さ
せる際のアドレスを決定する。
Description
【０００１】
【産業上の利用分野】本発明は、複数の入力チャネルを
備え、これらの入力チャネルから入力されたアナログ信
号を順次Ａ／Ｄ（アナログ／ディジタル）変換し、その
変換結果を使用して所定の処理を実行するＡ／Ｄコンバ
ータ内蔵シングルチップマイクロコンピュータに関す
る。
備え、これらの入力チャネルから入力されたアナログ信
号を順次Ａ／Ｄ（アナログ／ディジタル）変換し、その
変換結果を使用して所定の処理を実行するＡ／Ｄコンバ
ータ内蔵シングルチップマイクロコンピュータに関す
る。
【０００２】
【従来の技術】図２は従来のＡ／Ｄコンバータ内蔵シン
グルチップマイクロコンピュータを示すブロック図であ
る。従来のＡ／Ｄコンバータ内蔵シングルチップマイク
ロコンピュータは、アナログ信号が与えられるアナログ
信号入力チャネル９ａ〜９ｎと、これらのアナログ信号
入力チャネル９ａ〜９ｎから１つの入力チャネルを選択
するセレクタ部１０と、このセレクタ部１０から出力さ
れたアナログ信号をＡ／Ｄ変換するＡ／Ｄ変換器１１
と、このＡ／Ｄ変換器１１の変換結果を保持するＡ／Ｄ
変換結果レジスタ１２と、汎用メモリ１３と、Ａ／Ｄ変
換結果レジスタ１２に保持されたデータを汎用メモリ１
３に退避させる際のアドレスを設定する専用メモリ部１
５と、Ａ／Ｄ変換器１１におけるＡ／Ｄ変換終了と同時
に専用メモリ部１５の出力に基づいてＡ／Ｄ変換結果レ
ジスタ１２に保持されたデータを汎用メモリ１３へ書き
込むときの動作を制御する制御部１４とにより構成され
ている。
グルチップマイクロコンピュータを示すブロック図であ
る。従来のＡ／Ｄコンバータ内蔵シングルチップマイク
ロコンピュータは、アナログ信号が与えられるアナログ
信号入力チャネル９ａ〜９ｎと、これらのアナログ信号
入力チャネル９ａ〜９ｎから１つの入力チャネルを選択
するセレクタ部１０と、このセレクタ部１０から出力さ
れたアナログ信号をＡ／Ｄ変換するＡ／Ｄ変換器１１
と、このＡ／Ｄ変換器１１の変換結果を保持するＡ／Ｄ
変換結果レジスタ１２と、汎用メモリ１３と、Ａ／Ｄ変
換結果レジスタ１２に保持されたデータを汎用メモリ１
３に退避させる際のアドレスを設定する専用メモリ部１
５と、Ａ／Ｄ変換器１１におけるＡ／Ｄ変換終了と同時
に専用メモリ部１５の出力に基づいてＡ／Ｄ変換結果レ
ジスタ１２に保持されたデータを汎用メモリ１３へ書き
込むときの動作を制御する制御部１４とにより構成され
ている。
【０００３】次に、このように構成されたＡ／Ｄコンバ
ータ内蔵シングルチップマイクロコンピュータの動作に
ついて説明する。
ータ内蔵シングルチップマイクロコンピュータの動作に
ついて説明する。
【０００４】先ず、セレクタ部１０は、アナログ信号入
力チャネル９ａ〜９ｎのうちから１つの入力チャネルを
選択し、この入力チャネルを介してアナログ信号を入力
する。このアナログ信号は、Ａ／Ｄ変換器１１によりデ
ィジタル信号に変換される。Ａ／Ｄ変換結果レジスタ１
２には、Ａ／Ｄ変換器１１から変換終了と同時に変換結
果（データ）が強制的に書き込まれる。
力チャネル９ａ〜９ｎのうちから１つの入力チャネルを
選択し、この入力チャネルを介してアナログ信号を入力
する。このアナログ信号は、Ａ／Ｄ変換器１１によりデ
ィジタル信号に変換される。Ａ／Ｄ変換結果レジスタ１
２には、Ａ／Ｄ変換器１１から変換終了と同時に変換結
果（データ）が強制的に書き込まれる。
【０００５】ところで、Ａ／Ｄ変換器１１によるＡ／Ｄ
変換が終了すると割り込みが発生し、制御部１４は、Ａ
／Ｄ変換結果レジスタ１２に保持されたデータを専用メ
モリ部１５に設定されたアドレスにより汎用メモリ１３
に退避させる。その後、制御部１４は、次のＡ／Ｄ変換
に対応するため、専用メモリ部１５の内容をインクリメ
ント（又は、デクリメント）して、汎用メモリ１３のア
ドレスを更新する。
変換が終了すると割り込みが発生し、制御部１４は、Ａ
／Ｄ変換結果レジスタ１２に保持されたデータを専用メ
モリ部１５に設定されたアドレスにより汎用メモリ１３
に退避させる。その後、制御部１４は、次のＡ／Ｄ変換
に対応するため、専用メモリ部１５の内容をインクリメ
ント（又は、デクリメント）して、汎用メモリ１３のア
ドレスを更新する。
【０００６】一方、Ａ／Ｄ変換器１１によるＡ／Ｄ変換
が終了すると、セレクタ部１０は次の入力チャネルを選
択する。そして、上述の動作と同様にして、この入力チ
ャネルに与えられるアナログ信号のＡ／Ｄ変換が実行さ
れる。
が終了すると、セレクタ部１０は次の入力チャネルを選
択する。そして、上述の動作と同様にして、この入力チ
ャネルに与えられるアナログ信号のＡ／Ｄ変換が実行さ
れる。
【０００７】このようにして、セレクタ部１０は複数の
入力チャネルを順次選択し、各入力チャネルに与えられ
たアナログ信号は順次Ａ／Ｄ変換され、その変換結果は
汎用メモリ１３に書込まれる。制御部１４は、アナログ
信号入力チャネル９ａ〜９ｎに夫々与えられるアナログ
信号のＡ／Ｄ変換結果に対して、退避させる汎用メモリ
１３のアドレスが重ならないように、専用メモリ部１５
に設定される汎用メモリ１３のアドレスを制御する。
入力チャネルを順次選択し、各入力チャネルに与えられ
たアナログ信号は順次Ａ／Ｄ変換され、その変換結果は
汎用メモリ１３に書込まれる。制御部１４は、アナログ
信号入力チャネル９ａ〜９ｎに夫々与えられるアナログ
信号のＡ／Ｄ変換結果に対して、退避させる汎用メモリ
１３のアドレスが重ならないように、専用メモリ部１５
に設定される汎用メモリ１３のアドレスを制御する。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＡ／Ｄコンバータ内蔵シングルチップマイクロ
コンピュータにおいては、以下に示す問題点がある。即
ち、各アナログ信号入力チャネルに与えられるアナログ
信号のＡ／Ｄ変換を繰り返し実行する場合に、Ａ／Ｄ変
換結果レジスタ１２の内容はＡ／Ｄ変換の終了と同時に
強制的に書き換えられる。一方、Ａ／Ｄ変換終了時に発
生する割り込み処理によって、Ａ／Ｄ変換結果レジスタ
１２のデータを汎用メモリ１３に退避させる処理を実行
しようとしても、マイクロコンピュータの実行している
処理状況によっては汎用メモリ１３に退避させる処理が
待たされることがある。そして、汎用メモリ１３への退
避処理が待たされている間に、次のアナログ信号のＡ／
Ｄ変換が終了し、Ａ／Ｄ変換結果レジスタ１２のデータ
が更新されてしまうことがある。
た従来のＡ／Ｄコンバータ内蔵シングルチップマイクロ
コンピュータにおいては、以下に示す問題点がある。即
ち、各アナログ信号入力チャネルに与えられるアナログ
信号のＡ／Ｄ変換を繰り返し実行する場合に、Ａ／Ｄ変
換結果レジスタ１２の内容はＡ／Ｄ変換の終了と同時に
強制的に書き換えられる。一方、Ａ／Ｄ変換終了時に発
生する割り込み処理によって、Ａ／Ｄ変換結果レジスタ
１２のデータを汎用メモリ１３に退避させる処理を実行
しようとしても、マイクロコンピュータの実行している
処理状況によっては汎用メモリ１３に退避させる処理が
待たされることがある。そして、汎用メモリ１３への退
避処理が待たされている間に、次のアナログ信号のＡ／
Ｄ変換が終了し、Ａ／Ｄ変換結果レジスタ１２のデータ
が更新されてしまうことがある。
【０００９】この状態で汎用メモリ１３への退避処理を
実行すると、シングルチップマイクロコンピュータでは
Ａ／Ｄ変換結果レジスタ１２に保持されているデータが
どのアナログ信号入力チャネルに対応するデータである
かを判断できないため、専用メモリ部１５に設定された
アドレスに基づいてＡ／Ｄ変換結果レジスタ１２のデー
タを退避させてしまう。従って、汎用メモリ１３に退避
されたデータと入力チャネルとの対応がずれてしまう。
その結果、従来のＡ／Ｄコンバータ内蔵シングルチップ
マイクロコンピュータにおいては、Ａ／Ｄ変換結果を用
いた処理において正しい処理ができない場合が発生する
虞がある。
実行すると、シングルチップマイクロコンピュータでは
Ａ／Ｄ変換結果レジスタ１２に保持されているデータが
どのアナログ信号入力チャネルに対応するデータである
かを判断できないため、専用メモリ部１５に設定された
アドレスに基づいてＡ／Ｄ変換結果レジスタ１２のデー
タを退避させてしまう。従って、汎用メモリ１３に退避
されたデータと入力チャネルとの対応がずれてしまう。
その結果、従来のＡ／Ｄコンバータ内蔵シングルチップ
マイクロコンピュータにおいては、Ａ／Ｄ変換結果を用
いた処理において正しい処理ができない場合が発生する
虞がある。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、Ａ／Ｄ変換されたデータを常に所定のアド
レスに退避させることができるＡ／Ｄコンバータ内蔵シ
ングルチップマイクロコンピュータを提供することを目
的とする。
のであって、Ａ／Ｄ変換されたデータを常に所定のアド
レスに退避させることができるＡ／Ｄコンバータ内蔵シ
ングルチップマイクロコンピュータを提供することを目
的とする。
【００１１】
【課題を解決するための手段】本発明に係るＡ／Ｄコン
バータ内蔵シングルチップマイクロコンピュータは、複
数の入力チャネルと、これらの入力チャネルのうちから
特定の入力チャネルを選択しそのチャネルのアナログ信
号を出力するセレクタ部と、このセレクタ部から出力さ
れた信号をＡ／Ｄ変換するＡ／Ｄ変換器と、このＡ／Ｄ
変換器によるＡ／Ｄ変換結果を保持するレジスタと、こ
のレジスタの保持データが前記複数の入力チャネルのう
ちのどの入力チャネルに対応するものかを記憶する変換
チャネル表示レジスタと、汎用メモリと、前記変換チャ
ネル表示レジスタの出力に基づいて前記レジスタに保持
されたデータを前記汎用メモリに退避させる際のアドレ
スを決定する制御部とを有することを特徴とする。
バータ内蔵シングルチップマイクロコンピュータは、複
数の入力チャネルと、これらの入力チャネルのうちから
特定の入力チャネルを選択しそのチャネルのアナログ信
号を出力するセレクタ部と、このセレクタ部から出力さ
れた信号をＡ／Ｄ変換するＡ／Ｄ変換器と、このＡ／Ｄ
変換器によるＡ／Ｄ変換結果を保持するレジスタと、こ
のレジスタの保持データが前記複数の入力チャネルのう
ちのどの入力チャネルに対応するものかを記憶する変換
チャネル表示レジスタと、汎用メモリと、前記変換チャ
ネル表示レジスタの出力に基づいて前記レジスタに保持
されたデータを前記汎用メモリに退避させる際のアドレ
スを決定する制御部とを有することを特徴とする。
【００１２】
【作用】本発明においては、変換チャネル表示レジスタ
が設けられており、この変換チャネル表示レジスタはＡ
／Ｄ変換結果を保持するレジスタの保持データが複数の
入力チャネルのうちのどの入力チャネルに対応するもの
かを記憶する。従って、マイクロコンピュータの処理状
況によって汎用メモリに前記変換結果を退避しないうち
に次のアナログ信号のＡ／Ｄ変換が完了し、Ａ／Ｄ変換
結果を保持するレジスタの保持データが書き替えられた
としても、変換チャネル表示レジスタにより、レジスタ
の保持データと入力チャネルとの対応がとられているた
め、各入力チャネルから入力されたアナログ信号のＡ／
Ｄ変換結果を常に所定のアドレスに退避させることがで
きる。
が設けられており、この変換チャネル表示レジスタはＡ
／Ｄ変換結果を保持するレジスタの保持データが複数の
入力チャネルのうちのどの入力チャネルに対応するもの
かを記憶する。従って、マイクロコンピュータの処理状
況によって汎用メモリに前記変換結果を退避しないうち
に次のアナログ信号のＡ／Ｄ変換が完了し、Ａ／Ｄ変換
結果を保持するレジスタの保持データが書き替えられた
としても、変換チャネル表示レジスタにより、レジスタ
の保持データと入力チャネルとの対応がとられているた
め、各入力チャネルから入力されたアナログ信号のＡ／
Ｄ変換結果を常に所定のアドレスに退避させることがで
きる。
【００１３】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１４】図１は本発明の実施例に係るＡ／Ｄコンバ
ータ内蔵シングルチップマイクロコンピュータを示すブ
ロック図である。
ータ内蔵シングルチップマイクロコンピュータを示すブ
ロック図である。
【００１５】アナログ信号入力チャネル１ａ〜１ｎは、
アナログ信号を外部からシングルチップマイクロコンピ
ュータ内部に取り込むための端子である。また、セレク
タ部２は、アナログ信号入力チャネル１ａ〜１ｎのうち
から１つのチャネルを選択し、このチャネルのアナログ
信号を出力する。Ａ／Ｄ変換器３は、このセレクタ部２
から出力されたアナログ信号をＡ／Ｄ変換する。更に、
Ａ／Ｄ変換結果レジスタ４は、Ａ／Ｄ変換器３において
変換されたＡ／Ｄ変換結果を保持する。
アナログ信号を外部からシングルチップマイクロコンピ
ュータ内部に取り込むための端子である。また、セレク
タ部２は、アナログ信号入力チャネル１ａ〜１ｎのうち
から１つのチャネルを選択し、このチャネルのアナログ
信号を出力する。Ａ／Ｄ変換器３は、このセレクタ部２
から出力されたアナログ信号をＡ／Ｄ変換する。更に、
Ａ／Ｄ変換結果レジスタ４は、Ａ／Ｄ変換器３において
変換されたＡ／Ｄ変換結果を保持する。
【００１６】汎用メモリ５は、Ａ／Ｄ変換結果レジスタ
４に保持されているＡ／Ｄ変換結果を退避させるための
メモリである。変換チャネル表示レジスタ７は、Ａ／Ｄ
変換結果レジスタ４に保持されているデータがどのアナ
ログ信号入力チャネル１ａ〜１ｎの変換結果かを記憶し
ている。また、専用メモリ部８は、Ａ／Ｄ変換結果レジ
スタ４の内容を退避させる汎用レジスタ５のアドレスを
設定する。制御部６は、Ａ／Ｄ変換器３によるＡ／Ｄ変
換終了と同時にＡ／Ｄ変換結果レジスタ４の内容を汎用
メモリ５へ書き込む動作を制御する。
４に保持されているＡ／Ｄ変換結果を退避させるための
メモリである。変換チャネル表示レジスタ７は、Ａ／Ｄ
変換結果レジスタ４に保持されているデータがどのアナ
ログ信号入力チャネル１ａ〜１ｎの変換結果かを記憶し
ている。また、専用メモリ部８は、Ａ／Ｄ変換結果レジ
スタ４の内容を退避させる汎用レジスタ５のアドレスを
設定する。制御部６は、Ａ／Ｄ変換器３によるＡ／Ｄ変
換終了と同時にＡ／Ｄ変換結果レジスタ４の内容を汎用
メモリ５へ書き込む動作を制御する。
【００１７】次に、本実施例に係るＡ／Ｄコンバータ内
蔵シングルチップマイクロコンピュータの動作について
説明する。
蔵シングルチップマイクロコンピュータの動作について
説明する。
【００１８】アナログ信号入力チャネル１ａ〜１ｎより
シングルチップマイクロコンピュータ内に取り込まれた
アナログ信号は、セレクタ部２に入力される。このセレ
クタ部２は、複数のアナログ信号入力チャネル１ａ〜１
ｎのうちから１つを選択し、この選択した入力チャネル
に与えられたアナログ信号をＡ／Ｄ変換器３に伝達す
る。Ａ／Ｄ変換器３は、このアナログ信号をＡ／Ｄ変換
して、変換が終了すると変換結果をＡ／Ｄ変換結果レジ
スタ４に強制的に書き込む。Ａ／Ｄ変換結果レジスタ４
はこの変換結果（データ）を保持する。
シングルチップマイクロコンピュータ内に取り込まれた
アナログ信号は、セレクタ部２に入力される。このセレ
クタ部２は、複数のアナログ信号入力チャネル１ａ〜１
ｎのうちから１つを選択し、この選択した入力チャネル
に与えられたアナログ信号をＡ／Ｄ変換器３に伝達す
る。Ａ／Ｄ変換器３は、このアナログ信号をＡ／Ｄ変換
して、変換が終了すると変換結果をＡ／Ｄ変換結果レジ
スタ４に強制的に書き込む。Ａ／Ｄ変換結果レジスタ４
はこの変換結果（データ）を保持する。
【００１９】一方、変換チャネル表示レジスタ７は、セ
レクタ部２で選択したチャネルを記憶する。即ち、Ａ／
Ｄ変換結果レジスタ４に保持されたデータが、どのアナ
ログ信号入力チャネルに対応するものであるのかを記憶
する。制御部６は、専用メモリ部８に設定された汎用メ
モリ５のアドレスと変換チャネル表示レジスタ７の内容
とから汎用メモリ５のＡ／Ｄ変換結果を退避させるアド
レスを決定し、Ａ／Ｄ変換結果レジスタ４にＡ／Ｄ変換
結果が書き込まれ、Ａ／Ｄ変換が終了することによって
発生する割り込み処理で、Ａ／Ｄ変換結果の退避動作を
行う。
レクタ部２で選択したチャネルを記憶する。即ち、Ａ／
Ｄ変換結果レジスタ４に保持されたデータが、どのアナ
ログ信号入力チャネルに対応するものであるのかを記憶
する。制御部６は、専用メモリ部８に設定された汎用メ
モリ５のアドレスと変換チャネル表示レジスタ７の内容
とから汎用メモリ５のＡ／Ｄ変換結果を退避させるアド
レスを決定し、Ａ／Ｄ変換結果レジスタ４にＡ／Ｄ変換
結果が書き込まれ、Ａ／Ｄ変換が終了することによって
発生する割り込み処理で、Ａ／Ｄ変換結果の退避動作を
行う。
【００２０】本実施例においては、Ａ／Ｄ変換結果レジ
スタに保持されているデータがどの入力チャネルに対応
するものかを、変換チャネル表示レジスタ７が記憶して
いる。そして、制御部６は、この変換チャネル表示レジ
スタ７の出力及び専用メモリ部８の出力に基づいて、Ａ
／Ｄ変換結果レジスタ４に保持されたデータを退避させ
るべき汎用メモリのアドレスを決定する。従って、各ア
ナログ信号入力チャネルに与えられたアナログ信号のＡ
／Ｄ変換結果を、常に所定のアドレスに退避させること
ができる。
スタに保持されているデータがどの入力チャネルに対応
するものかを、変換チャネル表示レジスタ７が記憶して
いる。そして、制御部６は、この変換チャネル表示レジ
スタ７の出力及び専用メモリ部８の出力に基づいて、Ａ
／Ｄ変換結果レジスタ４に保持されたデータを退避させ
るべき汎用メモリのアドレスを決定する。従って、各ア
ナログ信号入力チャネルに与えられたアナログ信号のＡ
／Ｄ変換結果を、常に所定のアドレスに退避させること
ができる。
【００２１】
【発明の効果】以上説明したように本発明においては、
Ａ／Ｄ変換結果を保持するレジスタの保持データがどの
入力チャネルに対応するものであるのかを記憶する変換
チャネル表示レジスタを備え、制御部は前記レジスタの
保持データを汎用メモリへ退避させる際のアドレスを前
記変換チャネル表示レジスタの出力に基づいて決定する
から、前記退避動作のタイミングが次に続くＡ／Ｄ変換
動作の終了のタイミングよりも遅れた場合においても、
アナログ信号入力チャネルに応じた汎用メモリのアドレ
スにＡ／Ｄ変換結果を適切に退避させることができる。
これにより、Ａ／Ｄ変換結果を用いた処理において、常
に正しい処理結果を得ることができるという効果を奏す
る。
Ａ／Ｄ変換結果を保持するレジスタの保持データがどの
入力チャネルに対応するものであるのかを記憶する変換
チャネル表示レジスタを備え、制御部は前記レジスタの
保持データを汎用メモリへ退避させる際のアドレスを前
記変換チャネル表示レジスタの出力に基づいて決定する
から、前記退避動作のタイミングが次に続くＡ／Ｄ変換
動作の終了のタイミングよりも遅れた場合においても、
アナログ信号入力チャネルに応じた汎用メモリのアドレ
スにＡ／Ｄ変換結果を適切に退避させることができる。
これにより、Ａ／Ｄ変換結果を用いた処理において、常
に正しい処理結果を得ることができるという効果を奏す
る。
【図１】本発明の実施例に係るＡ／Ｄコンバータ内蔵シ
ングルチップマイクロコンピュータを示すブロック図で
ある。
ングルチップマイクロコンピュータを示すブロック図で
ある。
【図２】従来のＡ／Ｄコンバータ内蔵シングルチップマ
イクロコンピュータを示すブロック図である。
イクロコンピュータを示すブロック図である。
１ａ〜１ｎ，９ａ〜９ｎ；アナログ信号入力チャネル ２，１０；セレクタ部 ３，１１；Ａ／Ｄ変換器 ４，１２；レジスタ ５，１３；汎用メモリ ６，１４；制御部 ７；変換チャネル表示レジスタ ８，１５；専用メモリ部
Claims (1)
- 【特許請求の範囲】 【請求項１】 複数の入力チャネルと、これらの入力チ
ャネルのうちから特定の入力チャネルを選択しそのチャ
ネルのアナログ信号を出力するセレクタ部と、このセレ
クタ部から出力された信号をＡ／Ｄ変換するＡ／Ｄ変換
器と、このＡ／Ｄ変換器によるＡ／Ｄ変換結果を保持す
るレジスタと、このレジスタの保持データが前記複数の
入力チャネルのうちのどの入力チャネルに対応するもの
かを記憶する変換チャネル表示レジスタと、汎用メモリ
と、前記変換チャネル表示レジスタの出力に基づいて前
記レジスタに保持されたデータを前記汎用メモリに退避
させる際のアドレスを決定する制御部とを有することを
特徴とするＡ／Ｄコンバータ内蔵シングルチップマイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212797A JPH0535891A (ja) | 1991-07-29 | 1991-07-29 | Ａ／ｄコンバータ内蔵シングルチツプマイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212797A JPH0535891A (ja) | 1991-07-29 | 1991-07-29 | Ａ／ｄコンバータ内蔵シングルチツプマイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535891A true JPH0535891A (ja) | 1993-02-12 |
Family
ID=16628543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212797A Pending JPH0535891A (ja) | 1991-07-29 | 1991-07-29 | Ａ／ｄコンバータ内蔵シングルチツプマイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535891A (ja) |
-
1991
- 1991-07-29 JP JP3212797A patent/JPH0535891A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3178859B2 (ja) | ランダムアクセスメモリ装置およびそのパイプライン・ページモード制御方法 | |
| JPH0869377A (ja) | コプロセッサを使用するための電子回路及び方法 | |
| JPH01120660A (ja) | マイクロコンピュータ装置 | |
| JPH0535891A (ja) | Ａ／ｄコンバータ内蔵シングルチツプマイクロコンピユータ | |
| US5872961A (en) | Microcomputer allowing external monitoring of internal resources | |
| US5754874A (en) | Digital signal processor with selective sound operation | |
| US5586336A (en) | Microcomputer capable of monitoring internal resources from external | |
| KR920002830B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
| US6266746B1 (en) | Control apparatus for random access memories | |
| JP2564054B2 (ja) | レジスタファイル | |
| US5802384A (en) | Vector data bypass mechanism for vector computer | |
| JPH0876930A (ja) | Ａｄ変換装置及びそれを内蔵したデータ処理装置 | |
| US5822775A (en) | Efficient data processing method for coefficient data in a digital dignal, processor | |
| JPH05166391A (ja) | メモリ装置 | |
| JPS6068724A (ja) | Ａ／ｄ・ｄ／ａ変換器 | |
| JP2005182557A (ja) | 信号処理装置 | |
| JP3164690B2 (ja) | アドレス制御装置 | |
| JPH08161222A (ja) | プロセッサ及びそのプログラム作成方法 | |
| JPH07152630A (ja) | ディジタルシグナルプロセッサ | |
| JPH04287216A (ja) | Ａ／ｄ変換器を有する制御装置 | |
| JPS6362065A (ja) | デ−タ転送制御方式 | |
| JPH04304547A (ja) | データ転送方式 | |
| JPH02280259A (ja) | 多チャンネル型メモリコントローラ | |
| JPH08137915A (ja) | データ収集装置 | |
| JPH0683760A (ja) | データ転送装置 |