JPH0535618Y2 - - Google Patents

Info

Publication number
JPH0535618Y2
JPH0535618Y2 JP688286U JP688286U JPH0535618Y2 JP H0535618 Y2 JPH0535618 Y2 JP H0535618Y2 JP 688286 U JP688286 U JP 688286U JP 688286 U JP688286 U JP 688286U JP H0535618 Y2 JPH0535618 Y2 JP H0535618Y2
Authority
JP
Japan
Prior art keywords
resistor
correction
amplifier
inverting input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP688286U
Other languages
English (en)
Other versions
JPS62119012U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP688286U priority Critical patent/JPH0535618Y2/ja
Publication of JPS62119012U publication Critical patent/JPS62119012U/ja
Application granted granted Critical
Publication of JPH0535618Y2 publication Critical patent/JPH0535618Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、非反転型負帰還増幅器における利得
切換回路に関する。
[従来の技術] 帰還量を周波数によつて変化させるようにした
非反転型負帰還増幅器、たとえば、オーデイオ用
イコライザアンプは、第4図に示すように、オー
デイオ信号を演算増幅器1の非反転入力2aに入
力し、その出力を第1のインピーダンス回路3
(Z)を介して反転入力2bにフイードバツクす
るとともに、この反転入力2bを第1の抵抗4
(r1)を介して接地した構成を有する。
上記第1のインピーダンス回路3は、そのイン
ピーダンスが所定の周波数特性を有する2端子回
路網によつて構成される。
2端子回路網のインピーダンスZは、一般に、 Z=R(1+jωT2)(1+jωT4)…(1+jωT2n)
/(1+jωT1)(1+jωT3)…(1+jωT2n+1) ただし、 T1>T3>…>T2n+1 T2>T4>…>T2n であらわされる。
そして、このような系の伝達特性は、 Vout/Vin=r1+Z/r1=r1+R/r1×(1+jωT′2
)(1+jωT′4)…(1+jωT′2n+2)/(1+jω
T1)(1+jωT3)…(1+jωT2n+1) となり、分子に時定数T′2n+2が新たに加わる。
RIAA特性を有するイコライザアンプを例にと
ると、第5図に示すようなインピーダンス回路で
実現でき、そのインピーダンスZは、 Z=(R1+R2)(1+jωT2)/(1+jωT1)(1+
jωT3) ただし、 T1=C1R1 T2=(C1+C2)R1R2/R1+R2 T3=C2R2 であらわされる。
具体的に、RIAA規格では、 T1=3180μsec T2=318μsec T3=75μsec と定められている。
第5図のインピーダンス回路を第4図の回路に
使用すると、 Vout/Vin≒(1+K)(1+jωT′2)(1+jωT4
)/(1+jωT1)(1+jωT3) となる。
ただし、 R=R1+R2 R=Kr1 T′2≒T2 T4=T1+T3+KT2−√(T1+T3+KT2)2−4(1+K
)T1T3/2(1+K) ここで、T1,T2,T3をRIAA規格のとおりに
選ぶと、 K=397で、T4≒1.8475μsec K=630で、T4≒1.176μsec K=1000で、T4≒0.075μsec となり、T4なる新たな時定数が発生する。
このため、第6図に示すように、時定数T4に
よるRIAA偏差(図の斜線の部分)を生じる。
そこで、一般的には、出力回路に補正手段を付
加してT4なる時定数をキヤンセルすることが行
なわれている。
第1の補正手段は、第7図に示すように、演算
増幅器1の出力とその出力端子5との間に、上記
第1の抵抗4の抵抗値r1のn倍の抵抗値を有する
第1の補正用抵抗7(nr1)を接続するとともに、
上記出力端子5を上記第1のインピーダンス回路
3のインピーダンス(Z)のn倍のインピーダン
スを有する第1の補正用インピーダンス回路8
(nZ)を介して接地して補正回路6を構成する。
このような系の伝達特性は、 Vout/Vin≒r1+Z/r1×nZ/n(r1+Z)=Z/r1 となる。すなわち、第1のインピーダンス回路3
の時定数が系の伝達特性の時定数となる。
また、第2の補正手段は、第8図に示すよう
に、演算増幅器1の出力とその出力端子5との間
に第2の補正用抵抗9(R0)を接続するととも
に、上記出力端子5を第1の補正用キヤパシタン
ス10(C0)を介して接地して補正回路6を構
成する。
このような系では、C0R0=T2n+2となるよ
うに各定数を選ぶことにより、T4なる時定数を
キヤンセルすることができる。
ところで、実際のイコライザアンプでは、オー
デイオ信号として、MC型カートリツジからの信
号(出力電圧0.1〜0.3mV)、MM型カートリツジ
からの信号(出力電圧1.0〜5.0mV)の2系統が
入力されるため、アンプの利得をオーデイオ信号
の入力レベルに応じて切り換える必要が生じる。
イコライザアンプの利得切換手段としては、第
9図に示すように、第1の抵抗4(r1)と並列に
第2の抵抗11(r2)を第1のスイツチ12を介
して接続し、この第1のスイツチ12をオン・オ
フすることにより利得を切り換えている。
このような利得可変型イコライザアンプにおい
ても、利得切換時、いずれの利得が得られる場合
においてもRIAA特性を満足するためには、出力
回路に上記第1、第2の補正手段のような補正手
段を付加することが必要になる。
そこで、従来は、第1の補正手段と同方式のも
のとして、第10図に示すように、第1の抵抗4
(r1)と並列に第2の抵抗11(r2)を第1のス
イツチ12を介して接続するとともに、第1の補
正用抵抗7(nr1)と並列に上記第2の抵抗11
の抵抗値(r2)のn倍の抵抗値を有する第3の補
正用抵抗13(nr2)を第2のスイツチ14を介
して接続し、上記第1、第2のスイツチ12,1
4を連動して切り換えるようにして補正回路6が
構成されていた。
また、第2の補正手段と同様のものとして、第
11図に示すように、第1の抵抗4(r1)と並列
に第2の抵抗11(r2)を第1のスイツチ12を
介して接続するとともに、第2の補正用抵抗9
(R0)と並列に第4の補正用抵抗15(nR0)を
第2のスイツチ14を介して接続し、上記第1、
第2のスイツチ12,14を連動して切り換える
ようにして補正回路6を構成するか、あるいは、
第12図に示すように、第1の抵抗4(r1)と並
列に第2の抵抗11(r2)を第1のスイツチ12
を介して接続するとともに、第1の補正用キヤパ
シタンス10(C0)と並列に第2の補正用キヤ
パシタンス16(C′0)を第2のスイツチ14を
介して接続し、上記第1、第2のスイツチ12,
14を連動して切り換えるようにして補正回路6
が構成されていた。
[考案が解決しようとする問題点] 両従来例は、利得切換手段と補正手段とが連動
していなければばらないために、第1、第2のス
イツチ12,14が必要であるばかりでなく、こ
の第1、第2のスイツチ12,14を連動して切
り換えなければならない。また、後者の従来例
は、系の伝達特性の分子に存在する時定数が第
1、第2のスイツチ12,14の切り換えにより
多少変化するので、RIAA特性に合致した正確な
時定数が得られず、一定の条件の下に、近似的
に、 T2≒T′2,T4≒T′4……T2n≒T′2n が成立するにすぎない。
[問題点を解決するための手段] 入力信号を演算増幅器1の非反転入力2aに入
力し、その出力を第1のインピーダンス回路3
(Z)を介して反転入力2bにフイードバツクす
るとともに、この反転入力2bを第1の抵抗4
(r1)を介して接地し、上記演算増幅器1の出力
とその出力端子5との間に所定の伝達特性を得る
ための補正回路20を付加した構成の非反転型負
帰還増幅器において、 上記演算増幅器1の出力に一端を接続した第1
のインピーダンス回路3(Z)の他端を第3の抵
抗17(r1)を介して上記演算増幅器1の反転入
力2bに接続するとともに、第4の抵抗18
(r2)を上記打設3の抵抗17と並列に利得切換
スイツチ19を介して上記反転入力2bに接続
し、かつ、この反転入力2bを上記利得切換スイ
ツチ19によつて上記第4の抵抗18(r2)から
切り離して第2の抵抗11(r2)を介して接地す
るようにしたことを特徴とするものである。
[実施例] 第1図において説明する。図中、従来例と同等
部分には同一符号を付し、その説明は省略する。
[実施例 1] 演算増幅器1の出力に一端を接続した第1のイ
ンピーダンス回路3(Z)の他端を打設3の抵抗
17(r1)を介して上記演算増幅器1の反転入力
2bに接続するとともに、第4の抵抗18(r2)
を上記第3の抵抗17と並列に利得切換スイツチ
19を介して上記反転入力2bに接続し、かつ、
この反転入力2bを上記利得切換スイツチ19に
よつて上記第4の抵抗18(r2)から切り離して
第2の抵抗11(r2)を介して接地するようにす
る。
上記利得切換スイツチ19は、ポジシヨン1の
とき上記第4の抵抗18(r2)に接続され、ポジ
シヨン2のとき上記第2の抵抗11(r2)に接続
される。
上記第1の抵抗4(r1)と第3の抵抗17
(r1)とは同一抵抗値を有し、また、上記第2の
抵抗11(r2)と上記第4の抵抗18(r2)とは
同一抵抗値を有する。
20は第1の補正手段と同方式の補正回路で、
上記演算増幅器1の出力と出力端子5との間に直
列接続した第1の補正用抵抗7(nr1)、第5の補
正用抵抗21(nr12)を接続し、上記出力端子5
を第1の補正用インピーダンス回路8(nZ)を
介して接地する。
上記第1の抵抗4(r1)、第2の抵抗11
(r2)、第3の抵抗17(r1)、第4の栄光18
(r2)および第5の補正用抵抗21(nr12)の関
係は次のように設定される。
r12=r1r2/r1+r2 [作用] 次に本実施例の伝達特性について説明する。
上記利得切換スイツチ19がポジシヨン1のと
き、 Vout/Vin=r1+r12+Z/r1×nZ/n(r1+r12+Z
=Z/r1 となる。
同様に、上記利得切換スイツチ19がポジシヨ
ン2のとき、 Vout/Vin=r1+r12+Z/r12×nZ/n(r1+r12+Z
=Z/r12 となる。
すなわち、第1のインピーンダンス回路3の時
定数が系の伝達特性の時定数となり、利得切換ス
イツチ19の切り換えによつて、伝達特性は利得
のみが変化し、ポジシヨンによつて時定数は変化
しない。
[実施例 2] 補正回路20として第2の補正手段と同方式の
補正回路を用いた他の実施例で、第1のインピー
ダンス回路3としての一具体例が示されている。
[実施例 3] 補正回路20として第2の補正手段と同方式の
補正回路を用いた他の実施例で、第1のインピー
ダンス回路3としての他の一具体例が示されてい
る。
[考案の効果] 本考案は、(1)従来例のような、互いに連動した
第1、第2のスイツチが不必要であり、1個の利
得切換スイツチで実現できる、(2)従来例のように
補正回路を切り換える構成ではないので、利得切
換スイツチの切り換えによつて時定数が変化する
ことがないので、安定した伝達特性が得られる、
効果がある。
【図面の簡単な説明】
第1図は本考案の増幅器の構成を示す図、第2
図および第3図は同、他の実施例の構成を示す
図、第4図は従来の基本的な増幅器の構成を示す
図、第5図は同、第1のインピーダンス回路の具
体的な構成を示す図、第6図は同、伝達特性を示
す図、第7図、第8図は同、補正手段を付加した
増幅器の構成を示す図、第9図は同、従来の基本
的な増幅器における利得切換手段の構成を示す
図、第10図、第11図および第12図は従来の
増幅器における利得切換回路の構成を示す図であ
る。 1……演算増幅器、2a……非反転入力、2b
……反転入力、3……第1のインピーダンス回
路、4……第1の抵抗、5……出力端子、7……
第1の補正用抵抗、8……第1の補正用インピー
ダンス回路、9……第2の補正用抵抗、10……
第1の補正用キヤパシタンス、11……第2の抵
抗、17……第3の抵抗、18……第4の抵抗、
19……利得切換スイツチ、20……補正回路、
21……第5の補正用抵抗。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力信号を演算増幅器1の非反転入力2aに入
    力し、その出力を第1のインピーダンス回路3を
    介して反転入力2bにフイードバツクするととも
    に、この反転入力2bを第1の抵抗4を介して接
    地し、上記演算増幅器1の出力とその出力端子5
    との間に所定の伝達特性を得るための補正回路2
    0を付加した構成の非反転型負帰還増幅器におい
    て、上記演算増幅器1の出力に一端を接続した第
    1のインピーダンス回路3の他端を第3の抵抗1
    7を介して上記演算増幅器1の反転入力2bに接
    続するとともに、第4の抵抗18を上記第3の抵
    抗17と並列に利得切換スイツチ19を介して上
    記反転入力2bに接続し、かつ、この反転入力2
    bを上記利得切換スイツチ19によつて上記第4
    の抵抗18から切り離して第2の抵抗11を介し
    て接地するようにしたことを特徴とする増幅器。
JP688286U 1986-01-20 1986-01-20 Expired - Lifetime JPH0535618Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP688286U JPH0535618Y2 (ja) 1986-01-20 1986-01-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP688286U JPH0535618Y2 (ja) 1986-01-20 1986-01-20

Publications (2)

Publication Number Publication Date
JPS62119012U JPS62119012U (ja) 1987-07-28
JPH0535618Y2 true JPH0535618Y2 (ja) 1993-09-09

Family

ID=30789809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP688286U Expired - Lifetime JPH0535618Y2 (ja) 1986-01-20 1986-01-20

Country Status (1)

Country Link
JP (1) JPH0535618Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748504B2 (ja) * 1989-02-27 1998-05-06 富士ゼロックス株式会社 入力処理装置

Also Published As

Publication number Publication date
JPS62119012U (ja) 1987-07-28

Similar Documents

Publication Publication Date Title
US5479137A (en) Controlled oscillator, as for synchyronous video detector
JPH0535618Y2 (ja)
GB2108345A (en) All-pass curcuit arrangement
JPS5828930B2 (ja) Afc カイロ
JP2921029B2 (ja) 位相変調回路
JPS644363B2 (ja)
JPS6339788Y2 (ja)
JPH04268810A (ja) 遅延回路
JP4204103B2 (ja) 積分回路
JPS6143304Y2 (ja)
JPS6324661Y2 (ja)
JPH0349464Y2 (ja)
JPH0526814Y2 (ja)
JPS6322095B2 (ja)
JP2542245B2 (ja) 電圧出力回路
JP3016942B2 (ja) 利得切換回路
JPS6123860Y2 (ja)
JPH0513049Y2 (ja)
JPH0380706A (ja) 演算増幅器
JPH04225610A (ja) 加算増幅回路
JPS62230107A (ja) プログラマブルゲインコントロ−ルアンプ
JPH0758591A (ja) 可変遅延回路
JPH0125040Y2 (ja)
JPS62219814A (ja) スイツチング回路
JPS6145623Y2 (ja)