JPS62119012U - - Google Patents

Info

Publication number
JPS62119012U
JPS62119012U JP688286U JP688286U JPS62119012U JP S62119012 U JPS62119012 U JP S62119012U JP 688286 U JP688286 U JP 688286U JP 688286 U JP688286 U JP 688286U JP S62119012 U JPS62119012 U JP S62119012U
Authority
JP
Japan
Prior art keywords
resistor
inverting input
input
operational amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP688286U
Other languages
English (en)
Other versions
JPH0535618Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP688286U priority Critical patent/JPH0535618Y2/ja
Publication of JPS62119012U publication Critical patent/JPS62119012U/ja
Application granted granted Critical
Publication of JPH0535618Y2 publication Critical patent/JPH0535618Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【図面の簡単な説明】
第1図は本考案の増幅器の構成を示す図、第2
図および第3図は同、他の実施例の構成を示す図
、第4図は従来の基本的な増幅器の構成を示す図
、第5図は同、第1のインピーダンス回路の具体
的な構成を示す図、第6図は同、伝達特性を示す
図、第7図、第8図は同、補正手段を付加した増
幅器の構成を示す図、第9図は同、従来の基本的
な増幅器における利得切換手段の構成を示す図、
第10図、第11図および第12図は従来の増幅
器における利得切換回路の構成を示す図である。 1……演算増幅器、2a……非反転入力、2b
……反転入力、3……第1のインピーダンス回路
、4……第1の抵抗、5……出力端子、7……第
1の補正用抵抗、8……第1の補正用インピーダ
ンス回路、9……第2の補正用抵抗、10……第
1の補正用キヤパシタンス、11……第2の抵抗
、17……第3の抵抗、18……第4の抵抗、1
9……利得切換スイツチ、20……補正回路、2
1……第5の補正用抵抗。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力信号を演算増幅器1の非反転入力2aに入
    力し、その出力を第1のインピーダンス回路3を
    介して反転入力2bにフイードバツクするととも
    に、この反転入力2bを第1の抵抗4を介して接
    地し、上記演算増幅器1の出力とその出力端子5
    との間に所定の伝達特性を得るための補正回路2
    0を付加した構成の非反転型負帰還増幅器におい
    て、上記演算増幅器1の出力に一端を接続した第
    1のインピーダンス回路3の他端を第3の抵抗1
    7を介して上記演算増幅器1の反転入力2bに接
    続するとともに、第4の抵抗18を上記第3の抵
    抗17と並列に利得切換スイツチ19を介して上
    記反転入力2bに接続し、かつ、この反転入力2
    bを上記利得切換スイツチ19によつて上記第4
    の抵抗18から切り離して第2の抵抗11を介し
    て接地するようにしたことを特徴とする増幅器。
JP688286U 1986-01-20 1986-01-20 Expired - Lifetime JPH0535618Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP688286U JPH0535618Y2 (ja) 1986-01-20 1986-01-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP688286U JPH0535618Y2 (ja) 1986-01-20 1986-01-20

Publications (2)

Publication Number Publication Date
JPS62119012U true JPS62119012U (ja) 1987-07-28
JPH0535618Y2 JPH0535618Y2 (ja) 1993-09-09

Family

ID=30789809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP688286U Expired - Lifetime JPH0535618Y2 (ja) 1986-01-20 1986-01-20

Country Status (1)

Country Link
JP (1) JPH0535618Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226324A (ja) * 1989-02-27 1990-09-07 Fuji Xerox Co Ltd 入力処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226324A (ja) * 1989-02-27 1990-09-07 Fuji Xerox Co Ltd 入力処理装置

Also Published As

Publication number Publication date
JPH0535618Y2 (ja) 1993-09-09

Similar Documents

Publication Publication Date Title
JPS62119012U (ja)
JPH02130116U (ja)
JPH01175021U (ja)
JPS63192717U (ja)
JPS63192718U (ja)
JPS58135116U (ja) ミユ−テイング回路
JPH046900U (ja)
JPS6344300U (ja)
JPH0357616U (ja)
JPH0336217U (ja)
JPS61146022U (ja)
JPH0365315U (ja)
JPS6150324U (ja)
JPH0221920U (ja)
JPH03115415U (ja)
JPH0485921U (ja)
JPS6424600U (ja)
JPS5883837U (ja) 半導体スイツチ回路
JPH0410441U (ja)
JPS6381516U (ja)
JPS6285017U (ja)
JPS6170413U (ja)
JPS61166620U (ja)
JPS63171021U (ja)
JPS6232640U (ja)