JPH0535512A - 情報処理装置の障害検出方式 - Google Patents
情報処理装置の障害検出方式Info
- Publication number
- JPH0535512A JPH0535512A JP3189650A JP18965091A JPH0535512A JP H0535512 A JPH0535512 A JP H0535512A JP 3189650 A JP3189650 A JP 3189650A JP 18965091 A JP18965091 A JP 18965091A JP H0535512 A JPH0535512 A JP H0535512A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- pointers
- read
- buffers
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 バッファのポインタや選択回路に障害が発生
した場合に、選択結果の不一致を検出可能化する。 【構成】 バッファ選択手段とは独立に、バッファ選択
信号によってｍ個の各バッファに対応したそれぞれの読
出しポインタと書込みポインタの値を演算したポインタ
情報から１個のポインタ情報を選択する選択手段をｎ個
設け、また選択されたｎ個のポインタ情報の値がすべて
一致しているか否かを判定する比較手段を設けることに
よって読出しポインタ，書込みポインタ及びバッファ選
択信号の障害検出を行うことを特徴とした情報処理装置
の障害検出方式。
した場合に、選択結果の不一致を検出可能化する。 【構成】 バッファ選択手段とは独立に、バッファ選択
信号によってｍ個の各バッファに対応したそれぞれの読
出しポインタと書込みポインタの値を演算したポインタ
情報から１個のポインタ情報を選択する選択手段をｎ個
設け、また選択されたｎ個のポインタ情報の値がすべて
一致しているか否かを判定する比較手段を設けることに
よって読出しポインタ，書込みポインタ及びバッファ選
択信号の障害検出を行うことを特徴とした情報処理装置
の障害検出方式。
Description
【０００１】
【産業上の利用分野】本発明は情報処理総理の障害検出
方式に関し、特にバッファを制御するポインタ及び選択
回路の選択信号の障害検出方式に関する。
方式に関し、特にバッファを制御するポインタ及び選択
回路の選択信号の障害検出方式に関する。
【０００２】
【従来の技術】近年のＬＳＩの高集積化，高密度化に伴
い、ＬＳＩ１個あたりの収容ゲート数は増大しているに
もかかわらず、ＬＳＩの入出力インタフェースの許容信
号量には限度がある。ここに、ＬＳＩの入出力ピン数を
抑えるために、データ系のパスを分離する方式が採られ
る場合がある。
い、ＬＳＩ１個あたりの収容ゲート数は増大しているに
もかかわらず、ＬＳＩの入出力インタフェースの許容信
号量には限度がある。ここに、ＬＳＩの入出力ピン数を
抑えるために、データ系のパスを分離する方式が採られ
る場合がある。
【０００３】これらのデータがＬＳＩ内でバッファに格
納される場合、各ＬＳＩ間のバッファのポインタを同一
の制御で動作させるには、各バッファのポインタをＬＳ
Ｉ間で送受し合う方式が考えられるが、これではＬＳＩ
の入出力ピンを大幅に増加させてしまうため、ポインタ
を各々のＬＳＩで持ちポインタの更新指示のみを共通に
入力する方式が採られる。
納される場合、各ＬＳＩ間のバッファのポインタを同一
の制御で動作させるには、各バッファのポインタをＬＳ
Ｉ間で送受し合う方式が考えられるが、これではＬＳＩ
の入出力ピンを大幅に増加させてしまうため、ポインタ
を各々のＬＳＩで持ちポインタの更新指示のみを共通に
入力する方式が採られる。
【０００４】この方式では各々のＬＳＩに同一のバッフ
ァポインタを保持することになるが、従来は、これらの
バッファポインタに関して障害が発生した場合に不一致
が生じてもその検出手段を備えていなかった。
ァポインタを保持することになるが、従来は、これらの
バッファポインタに関して障害が発生した場合に不一致
が生じてもその検出手段を備えていなかった。
【０００５】また上記構成において、複数のバッファか
ら１つのバッファを選択する場合に、各ＬＳＩに選択指
示信号が共通に入力されるが、これらの選択指示信号に
障害が発生し各ＬＳＩで選択結果に不一致が生じた場合
にもその検出手段を備えていなかった。
ら１つのバッファを選択する場合に、各ＬＳＩに選択指
示信号が共通に入力されるが、これらの選択指示信号に
障害が発生し各ＬＳＩで選択結果に不一致が生じた場合
にもその検出手段を備えていなかった。
【０００６】
【発明が解決しようとする課題】上述した従来の情報処
理装置の障害検出方式では、バッファポインタ及び選択
結果に不一致が生じても検出が不可能であるため、デー
タ化けが発生する可能性があり、装置に重大な損傷を与
えかねないという問題がある。
理装置の障害検出方式では、バッファポインタ及び選択
結果に不一致が生じても検出が不可能であるため、デー
タ化けが発生する可能性があり、装置に重大な損傷を与
えかねないという問題がある。
【０００７】
【課題を解決するための手段】本発明の方式は、同一の
更新指示信号によってポインタが更新されるｎ個の読出
しポインタ及び書込みポインタが各々独立にｍ個存在
し、また前記の各々の読出しポインタに対応して読出し
ポインタによって読出しアドレスを指示され、かつ前記
各々の書込みポインタに対応して書込みポインタによっ
て書き込みアドレスを指示される複数のデータを保持す
るｎ個のバッファが各々独立にｍ組存在し、バッファ選
択信号によってｍ個のバッファから１個を選択するバッ
ファ選択手段を各バッファに対応してｎ個備える情報処
理装置の障害検出方式において、前記バッファ選択手段
とは独立に前記バッファ選択信号によってｍ個の各バッ
ファに対応したそれぞれの読出しポインタと書込みポイ
ンタの値を演算したポインタ情報から１個のポインタ情
報を選択する選択手段をｎ個設け、また選択されたｎ個
のポインタ情報の値がすべて一致しているか否かを判定
する比較手段を設けることによって読出しポインタ，書
込みポインタ及びバッファ選択信号の障害検出を行うこ
とを特徴とする。
更新指示信号によってポインタが更新されるｎ個の読出
しポインタ及び書込みポインタが各々独立にｍ個存在
し、また前記の各々の読出しポインタに対応して読出し
ポインタによって読出しアドレスを指示され、かつ前記
各々の書込みポインタに対応して書込みポインタによっ
て書き込みアドレスを指示される複数のデータを保持す
るｎ個のバッファが各々独立にｍ組存在し、バッファ選
択信号によってｍ個のバッファから１個を選択するバッ
ファ選択手段を各バッファに対応してｎ個備える情報処
理装置の障害検出方式において、前記バッファ選択手段
とは独立に前記バッファ選択信号によってｍ個の各バッ
ファに対応したそれぞれの読出しポインタと書込みポイ
ンタの値を演算したポインタ情報から１個のポインタ情
報を選択する選択手段をｎ個設け、また選択されたｎ個
のポインタ情報の値がすべて一致しているか否かを判定
する比較手段を設けることによって読出しポインタ，書
込みポインタ及びバッファ選択信号の障害検出を行うこ
とを特徴とする。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例のブロック図であ
る。図１において、１〜８はバッファ、９〜１６及び２
２〜２９はバッファ１〜８に対応した読出しポインタ及
び書込みポインタを示す。
る。図１において、１〜８はバッファ、９〜１６及び２
２〜２９はバッファ１〜８に対応した読出しポインタ及
び書込みポインタを示す。
【００１０】バッファ１〜８には各々複数のデータが格
納されており、バッファ１〜８内のどのデータを読出す
かは各読出しポインタ９〜１６で示されるアドレスに従
う。また、バッファ１〜８内のどのアドレスに書込みを
行うかは各書込みポインタ２２〜２９の値に従う。
納されており、バッファ１〜８内のどのデータを読出す
かは各読出しポインタ９〜１６で示されるアドレスに従
う。また、バッファ１〜８内のどのアドレスに書込みを
行うかは各書込みポインタ２２〜２９の値に従う。
【００１１】読出しポインタ及び９〜１６及び書込みポ
インタ２２〜２９は２つずつ共通に制御され、同一のカ
ウントアップ信号ＣＵＲ０〜３及びＣＵＷ０〜３によっ
て更新が同時に行なわれる。各読出しポインタ９〜１６
及び書込みポイタ２１〜２９は初期状態にて同一の値が
設定されるため、読出しポインタ９と１３、１０と１
４、１１と１５、１２と１５、及び書込みポインタ２２
と２６、２３と２７、２４と２８、２５と２９は以降同
一の値を保持することになる筈である。
インタ２２〜２９は２つずつ共通に制御され、同一のカ
ウントアップ信号ＣＵＲ０〜３及びＣＵＷ０〜３によっ
て更新が同時に行なわれる。各読出しポインタ９〜１６
及び書込みポイタ２１〜２９は初期状態にて同一の値が
設定されるため、読出しポインタ９と１３、１０と１
４、１１と１５、１２と１５、及び書込みポインタ２２
と２６、２３と２７、２４と２８、２５と２９は以降同
一の値を保持することになる筈である。
【００１２】１８及び２０はデータ選択回路であり、共
通の選択指示信号ＳＥＬの値によってバッファ１〜４及
びバッファ５〜８の中から１つのデータが選択される。
通の選択指示信号ＳＥＬの値によってバッファ１〜４及
びバッファ５〜８の中から１つのデータが選択される。
【００１３】３０〜３７は排他的論理和回路であり、読
出しポインタ９〜１６と書込みポインタ２２〜２９の各
々の各ビットをビット対応に排他的論理和をとってポイ
ンタ情報ＰＩ００〜１３として出力している。
出しポインタ９〜１６と書込みポインタ２２〜２９の各
々の各ビットをビット対応に排他的論理和をとってポイ
ンタ情報ＰＩ００〜１３として出力している。
【００１４】１７及び１９はポインタ選択回路であり、
データ選択指示信号ＳＥＬの値によってポインタ情報Ｐ
Ｉ００〜０３，ＰＩ１０〜１３の中から１つのポインタ
情報を選択し、それぞれポインタ選択結果信号ＢＰ０，
ＢＰ１として出力する。
データ選択指示信号ＳＥＬの値によってポインタ情報Ｐ
Ｉ００〜０３，ＰＩ１０〜１３の中から１つのポインタ
情報を選択し、それぞれポインタ選択結果信号ＢＰ０，
ＢＰ１として出力する。
【００１５】２１は比較回路であり、ポインタ選択結果
信号ＢＰ０，ＢＰ１を入力として両信号を互いに比較し
て比較結果を出力する。
信号ＢＰ０，ＢＰ１を入力として両信号を互いに比較し
て比較結果を出力する。
【００１６】ここで読出しポインタ９に障害が発生して
更新が正常に行なわれなかった場合は読出しポインタ９
と１３に不一致が生じる。このとき選択指示信号ＳＥＬ
によってバッファ１及び５が選択されると、ポインタ選
択回路１７，１９の出力にはポインタ情報ＰＩ００，Ｐ
Ｉ１０の信号が出力される。この場合、書込みポインタ
２２，２６の値は同一なのでポインタ情報ＰＩ００，Ｐ
Ｉ１０の各信号は異った値となる筈である。従って読出
しポインタ比較回路２１にて不一致が検出され障害とし
て報告されることになる。
更新が正常に行なわれなかった場合は読出しポインタ９
と１３に不一致が生じる。このとき選択指示信号ＳＥＬ
によってバッファ１及び５が選択されると、ポインタ選
択回路１７，１９の出力にはポインタ情報ＰＩ００，Ｐ
Ｉ１０の信号が出力される。この場合、書込みポインタ
２２，２６の値は同一なのでポインタ情報ＰＩ００，Ｐ
Ｉ１０の各信号は異った値となる筈である。従って読出
しポインタ比較回路２１にて不一致が検出され障害とし
て報告されることになる。
【００１７】次に読出しポインタ９及び１３が値“０”
で、書込みポインタ２２及び２６が値“０”であり、読
出しポインタ１０及び１４が値“１”で書込みポインタ
２３及び２７が値“０”を示しており、選択指示信号Ｓ
ＥＬがバッファ１及び５を選択する様な指示が出た場合
を考える。
で、書込みポインタ２２及び２６が値“０”であり、読
出しポインタ１０及び１４が値“１”で書込みポインタ
２３及び２７が値“０”を示しており、選択指示信号Ｓ
ＥＬがバッファ１及び５を選択する様な指示が出た場合
を考える。
【００１８】このとき、ポインタ選択回路１７及びデー
タ選択回路１８が障害によってポインタ情報ＰＩＯ１，
バッファ２が選択されてしまったとすると、ポインタ選
択回路１７からはポインタ情報ＰＩＯ１が、ポインタ選
択回路１９からはポインタ情報ＰＩ１０が出力され、各
々値は“０”，“１”となっている。このとき、ポイン
タ選択結果信号ＢＰ０，ＢＰ１の出力もそれぞれ
“０”，“１”となるため比較回路２１にて不一致を検
出することが可能である。
タ選択回路１８が障害によってポインタ情報ＰＩＯ１，
バッファ２が選択されてしまったとすると、ポインタ選
択回路１７からはポインタ情報ＰＩＯ１が、ポインタ選
択回路１９からはポインタ情報ＰＩ１０が出力され、各
々値は“０”，“１”となっている。このとき、ポイン
タ選択結果信号ＢＰ０，ＢＰ１の出力もそれぞれ
“０”，“１”となるため比較回路２１にて不一致を検
出することが可能である。
【００１９】本実施例では読出しポインタ９の障害発生
例を示したが読出しポインタ１０〜１６，書込みポイン
タ２２〜１９について障害が発生した場合も本発明の動
作は同様である。
例を示したが読出しポインタ１０〜１６，書込みポイン
タ２２〜１９について障害が発生した場合も本発明の動
作は同様である。
【００２０】
【発明の効果】以上説明したように本発明は、バッファ
ポインタの障害によるバッファポインタの不一致および
選択回路の障害による選択結果の不一致を検出すること
が可能になり、データ化けを防止することができ装置の
信頼性を大きく高めることができる効果がある。
ポインタの障害によるバッファポインタの不一致および
選択回路の障害による選択結果の不一致を検出すること
が可能になり、データ化けを防止することができ装置の
信頼性を大きく高めることができる効果がある。
【図１】本発明の一実施例のブロック図である。
１〜８ バッファ ９〜１６ 読出しポインタ １７，１９ ポインタ選択回路 １８，２０ データ選択回路 ２１ 比較回路 ２２〜２９ 書込みポインタ ３０〜３７ 排他的論理和回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 同一の更新指示信号によってポインタが
更新されるｎ個の読出しポインタ及び書込みポインタが
各々独立にｍ個存在し、 また前記の各々の読出しポインタに対応して読出しポイ
ンタによって読出しアドレスを指示され、かつ前記各々
の書込みポインタに対応して書込みポインタによって書
き込みアドレスを指示される複数のデータを保持するｎ
個のバッファが各々独立にｍ組存在し、 バッファ選択信号によってｍ個のバッファから１個を選
択するバッファ選択手段を各バッファに対応してｎ個備
える情報処理装置の障害検出方式において、前記バッフ
ァ選択手段とは独立に前記バッファ選択信号によってｍ
個の各バッファに対応したそれぞれの読出しポインタと
書込みポインタの値を演算したポインタ情報から１個の
ポインタ情報を選択する選択手段をｎ個設け、 また選択されたｎ個のポインタ情報の値がすべて一致し
ているか否かを判定する比較手段を設けることによって
読出しポインタ，書込みポインタ及びバッファ選択信号
の障害検出を行うことを特徴とした情報処理装置の障害
検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189650A JPH0535512A (ja) | 1991-07-30 | 1991-07-30 | 情報処理装置の障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189650A JPH0535512A (ja) | 1991-07-30 | 1991-07-30 | 情報処理装置の障害検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535512A true JPH0535512A (ja) | 1993-02-12 |
Family
ID=16244873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189650A Pending JPH0535512A (ja) | 1991-07-30 | 1991-07-30 | 情報処理装置の障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535512A (ja) |
-
1991
- 1991-07-30 JP JP3189650A patent/JPH0535512A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945512A (en) | High-speed partitioned set associative cache memory | |
| US4761783A (en) | Apparatus and method for reporting occurrences of errors in signals stored in a data processor | |
| JPH0535512A (ja) | 情報処理装置の障害検出方式 | |
| US4225959A (en) | Tri-state bussing system | |
| US4410988A (en) | Out of cycle error correction apparatus | |
| JPH05143242A (ja) | 磁気デイスクシステム | |
| JP2508327B2 (ja) | 情報処理装置の障害検出方法及びその装置 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPH0612270A (ja) | テスト回路 | |
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| GB2027958A (en) | Microprogrammed control unit | |
| JPH0528056A (ja) | メモリ装置 | |
| JPS63106838A (ja) | デ−タバツフアチエツク回路 | |
| JPS61224044A (ja) | エラ−・チエツク回路 | |
| JPH0520200A (ja) | アドレス変換バツフアエラー処理方式 | |
| JPH0348944A (ja) | エラー情報記憶方式 | |
| JPH06161911A (ja) | データ転送方式 | |
| JPH05282218A (ja) | データ送信方法 | |
| JPH06274360A (ja) | エラーチェック回路 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPS6077246A (ja) | デ−タ処理装置 | |
| JPS63140356A (ja) | ストアチエツク機構の故障検出方式 | |
| JPS61269738A (ja) | デ−タ処理回路 | |
| JPS63136141A (ja) | 障害処理方式 | |
| JPH0511818A (ja) | プログラマブルコントローラの故障検出装置 |