JPH0534861B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、データの伝送方式に係り、特に自動
車内などでの多重伝送による集約配線システムに
好適なデータ伝送方式に関する。

〔発明の背景〕

例えば自動車には各種のランプやモータなどの
電装品、それに自動車制御用の各種のセンサやア
クチユエータなどの電気装置が多数配置され、そ
の数は自動車のエレクトロニクス化に伴なつて増
加の一途をたどつている。

このため、従来のように、これら多数の電気装
置に対してそれぞれ独立に配線を行なつていたの
では、配線が極めて複雑で、かつ大規模なものと
なつてしまい、コストアツプや重量、スペースの
増加、或いは相互干渉の発生など大きな問題を生
じる。

そこで、このような問題点を解決する方法の一
つとして、少ない配線で多数の信号の伝送が可能
な多重伝送方式による配線の簡略化が提案されて
おり、その例を特開昭57−92948号公報にみるこ
とができる。

第１図にこのような多重伝送方式による自動車
内集約配線システムの一例を示す。

この第１図のシステムは信号伝送路として光フ
アイバケーブルOFを用い、中央制御装置CCU
（以下、単にCCUという。なお、これはCentral
Control Unitの略）と複数の端末処理装置LCU
（以下、単にLCUという。なお、これはLocal
Control Unitの略）との間を光信号チヤンネル
で共通に結合したもので、光フアイバケーブル
OFの分岐点には光分岐コネクタOCが設けてあ
る。

CCUは自動車のダツシユボードの近傍など適
当な場所に配置され、システム全体の制御を行な
うようになつている。

LCUは各種の操作スイツチSW、メータＭなど
の表示器、ランプＬ、センサＳなど自動車内に多
数設置してある電気装置の近傍に、所定の数だけ
分散して配置されている。

CCU及び各LCUが光フアイバケーブルOFと結
合する部分には光信号と電気信号を双方向に変換
する光電変換モジユールＯ／Ｅが設けられてい
る。

CCUはマイクロコンピユータを備え、シリア
ルデータによるデータ通信機能を持ち、これに対
応して各LCUには通信処理回路CIM（以下、単に
CIMという。なお、これはCommunication
Interface Adaptorの略）が設けられ、CCUは
LCUの一つを順次選択し、そのLCUとの間での
データの授受を行ない、これを繰り返えすことに
より１チヤンネルの光フアイバケーブルOFを介
しての多重伝送が可能になり、複雑で大規模な自
動車内配線を簡略化することができる。

ところで、このようなシステムにおいては、一
旦、システムの電源が切られたあと、次に電源が
投入されたとき、例えば自動車における集約配線
システムなどにおいて自動車のエンジンキースイ
ツチがオンにされたときには、LCU側のランプ
やスイツチなどの負荷の状態がどのようになつて
いるかはLCU側では全く解らない。また、この
とき、各LCUからデータを与えられている負荷、
例えばランプや各種のアクチユエータなどに対す
る制御状態がどのようになるかは、電源投入時の
過渡状態で決まる全く不定な状態となる。

そのため、このようなシステムにおいては、シ
ステムに対して電源が投入されたあと、CCUか
ら全てのLCUに対するデータの授受動作が一巡
し、各LCUの負荷の状態がCCUで全て把握され、
それに応じて適切なデータの授受に入るまでの間
に、LCUから制御データを受けている負荷が異
常な動作に入る虞れがあつた。

〔発明の目的〕

本発明は、上記事情に鑑みてなされたもので、
簡単な構成でシステム起動時での負荷の異常動作
を確実に防止することができるようにしたデータ
伝送システムを提供するにある。

〔発明の概要〕

この目的を達成するため、本発明は、システム
起動時にCCUから最初にLCUに伝送すべきデー
タが、そのLCUの負荷を考慮して予め作成して
おいた特定の制御データとなるようにした点を特
徴とする。

〔発明の実施例〕

以下、本発明によるデータ伝送システムの実施
例を図面について説明する。

第２図は本発明の一実施例を示す全体ブロツク
構成図で、１０は中央処理装置（第１図のCCU
に相当）、２０は信号伝送路（第１図の光フアイ
バケーブルOFに相当）、３０〜３２は端末処理装
置（第１図のLCUに相当）、４０はＡ／Ｄ、５１
〜５８は外部負荷である。なお、この実施例で
は、信号伝送路２０として電気信号伝送路を用い
た場合について示してあり、従つて、中央処理装
置１０及び端末処理装置３０〜３２には光電変換
モジールが不要で、このため、端末処理装置３０
〜３２の内容は実質的にCIMだけとなつている。

コンピユータ（マイクロコンピユータ）を含む
中央処理装置１０は、伝送路２０で各端末処理装
置３０〜３２と結合され、各種のセンサやラン
プ、アクチユエータ、モータなどの電気装置から
なる外部負荷５１〜５８に対するデータの送出
と、これらからのデータの取込みを多重伝送方式
によつて行なう。このとき、アナログデータを出
力するセンサなどの外部負荷５７，５８はＡ／Ｄ
４０を介して端末処理装置３２に結合され、デイ
ジタルデータによる伝送動作が行なえるようにな
つている。

信号伝送路２０は双方向性のものなら何でもよ
く、電気信号伝送系に限らず光フアイバによる光
信号伝送系など任意のものが用いられ、これによ
る通信方式はいわゆる半二重方式（Half
Duplex）で、中央処理装置１０から複数の端末
処理装置３０〜３２のうちの一つに対する呼び掛
けに応じ、該端末処理装置の一つと中央処理装置
１０との間でのデータの授受が伝送路２０を介し
て交互に行なわれるようになつている。

このような半二重方式による多重伝送のため、
中央処理装置１０から送出されるデータには、そ
の行先を表わすアドレスが付され、伝送路２０か
ら受け取つたデータに付されているアドレスが自
らのアドレスであると認識した、各端末処理装置
のうちの一つだけが応答するようになつている。

このように、中央処理装置１０からアドレスが
付されて送出されたデータに応じて、そのアドレ
スを理解し、それが自らのものであると判断した
端末処理装置の一つだけがそれに応答して自らの
データを中央処理装置１０に送出することによ
り、上記した半二重方式によるデータの伝送動作
が得られることになる。

また、この実施例では、各端末処理装置３０〜
３２の機能を特定のものに集約し、これら端末処
理装置３０〜３２のLSI化（大規模集積回路化）
を容易にしている。そして、このときの特定の機
能としては、上記したデータ伝送機能、つまり半
二重方式による多重伝送に必要な機能と、各端末
処理装置に付随しているＡ／Ｄ４０などの外部機
器を制御する機能の２種となつている。そして、
この結果、データ伝送機能の専用化が可能にな
り、例えば、自動車内での集約配線システムに適
用する場合には、上記した半二重方式とし、必要
な伝送速度やアドレスのビツト数などをそれに合
わせて決めるなどのことができる。

さらに、この多重伝送方式では、上記したよう
にLSI化した端末処理装置の機能をそのまま活か
し、中央処理装置１０にも適用可能にしたもので
あり、この結果、中央処理装置１０としてデータ
伝送機能をもたない汎用のコンピユータ（マイク
ロコンピユータなど）を用い、これに上記した
LSI化端末処理装置３３を組合わせるだけで中央
処理装置１０を構成することができ、中央処理装
置１０のコンピユータに必要なソフトウエア面で
の負荷を軽減させることができると共に、端末処
理装置の汎用性を増すことができる。なお、この
場合、中央処理装置側に組合わされた端末処理装
置３３では、それが持つ機能の一部については何
ら活かされないままとなるが、これはやむを得な
い。

次に、第３図は各端末処理装置３０〜３２の一
実施例を大まかなブロツク構成で示したもので、
伝送路２０から入力された受信信号RXDは同期
回路１０２に供給され、クロツク発生器１０７か
らのクロツクの同期を取り、制御回路１０１に受
信信号RXDのクロツク成分に調歩同期したクロ
ツクが与えられ、これにより、制御回路１０１が
制御信号を発生し、シフトレジスタ１０４に受信
信号のデータ部分をシリアルに読込む。

一方、アドレス比較回路１０３には、予めその
端末処理装置に割り当てられたアドレスが与えら
れており、このアドレスとシフトレジスタ１０４
の所定のビツト位置に読込まれたデータとがアド
レス比較回路１０３によつて比較され、両者が一
致したときだけシフトレジスタ１０４内のデータ
がＩ／Ｏバツフア１０５に転送され、外部機器に
与えられる。

また、制御回路１０１はクロツクで歩進するカ
ウンタを含み、シーケンシヤルな制御信号を発生
し、受信信号RXDによるデータをＩ／Ｏバツフ
ア１０５に与えたあと、それにひき続いて今度は
Ｉ／Ｏバツフア１０５からシフトレジスタ１０４
にデータをパラレｎに取り込み、外部機器から中
央処理装置１０に伝送すべきデータをシフトレジ
スタ１０４の中にシリアルデータとして用意す
る。そして、このデータをシフトレジスタ１０４
からシリアルに読み出し、送信信号TXDとして
伝送路２０に送出する。このときには、受信信号
RXDに付されていたアドレスがそのまま送信信
号TXDに付されて送出されるから、中央処理装
置１０は自らが送出したアドレスと一致している
ことによりこの送信信号TXDの取り込みを行な
い、これにより半二重方式による１サイクル分の
データの授受が完了する。

こうして中央処理装置１０は次の端末処理装置
に対するデータの送出を行ない、これを繰り返す
ことにより複数の各端末処理装置３０〜３２との
間でのデータの授受が周期的に行なわれ、多重伝
送が可能になる。

Ａ／Ｄ制御回路１０６は第２図における端末処
理装置３２として使用した場合に必要なＡ／Ｄ４
０の制御機能を与えるためのもので、アナログ信
号を発生するセンサなどの外部負荷５７，５８か
らのデータをＡ／Ｄ４０によつてデイジタル化し
てシフトレジスタ１０４に取り込むために必要な
制御機能を与える働きをする。なお、その詳細に
ついては後述する。

次に第４図は端末処理装置３０〜３３の一実施
例を示すブロツク図で、第３図と同一もしくは同
等の部分には同じ符号を付してあり、この第３図
において、３０１は受信信号RXDに調歩同期し
たクロツクを発生させるための同期回路、３０２
は２相のクロツクφ_Sとφ_Mを発生するカウンタ、
３０３はシーケンシヤル制御用のカウンタ、３０
４はカウンタ３０３の出力から種々の制御信号を
作り出すシーケンスデコーダ、３０５は異常検出
器、３０６はＩ／Ｏバツフア１０５の入出力切換
選択用のアドレスデコーダ、３０７はアドレス比
較用の４ビツトのコンパレータ、３０８はエラー
検出回路、３１０は２個のアンドゲートと１個の
ノアゲートからなる複合ゲート、３１１はエラー
検出用のエクスクルーシブオアゲート、３１２は
データ送出用のアンドゲート、３１３，３１４は
トライステートバツフア、３２０は８ビツトのシ
フトレジスタ、３２１は32ビツトのレジスタ、３
２２は32チヤンネルのゲート、３２３はＡ／Ｄ制
御用のカウンタ、３２４はＡ／Ｄ制御用信号発生
回路、３２５はＡ／Ｄのチヤンネル選択用のカウ
ンタである。なお、シフトレジスタ１０４は25ビ
ツト（24ビツト＋１ビツト）で、Ｉ／Ｏバツフア
１０５は14ポート（14ビツト）のものである。

この端末処理装置３０〜３３（以下、これらを
CIMという）は複数の動作モードの一つを選択
して動作するようになつており、第２図のCIM
３０〜３１として用いられるときにはDIOモード
が、また、第２図のCIM３２として用いる場合
にはADモードが、そして第２図のCIM３３に用
いた場合にはMPUモードがそれぞれ選択される。
なお、このモード選択については後述する。

まず、DIOモードに選択された場合には、Ａ／
Ｄ制御回路１０６は動作せず、このときのシフト
レジスタ１０４のデータ内容は第５図に示すよう
になり、No.０からNo.５までの６ビツト分は使用せ
ず、No.６からNo.19までの14ビツトがＩ／Ｏバツフ
ア１０５のデータDIOに割当てられる。そして、
No.20からNo.23までの４ビツトがアドレスデータ
ADDRに割当てられ、No.24はスタートビツトに
割当てられている。なお、DIOデータに割当てら
れているビツト数が14となつているのは、Ｉ／Ｏ
バツフア１０５が14ビツトのものとなつているか
らである。また、このため、この実施例による
CIMでは、Ｉ／Ｏバツフア１０５に接続可能な
外部負荷の最大数が14となつている。

この実施例によるデータ伝送の方式は、調歩同
期、双方向、反転二連送方式と呼ばれるもので、
デイジタルデータをNRZ（nonreturn to zero）
法により伝送するようになつており、その伝送波
形は第６図に示すようになつている。すなわち、
CCU側のCIMからLCU側のCIMにデータを伝送
するフレームを受信フレーム、反対にLCU側か
らCCU側に伝送するフレームを送信フレームと
すれば、受信フレームと送信フレームが共に74ビ
ツトで、従つて１フレームが148ビツトとなつて
いる。そして、受信フレームと送信フレームとは
共に同じフレーム構成となつており、最初に25ビ
ツトの“０”があり、そのあとに調歩同期のため
の１ビツトの“１”からなるスタートビツトが設
けられ、それに続いて24ビツトの受信データ
RXD又は送信データTXDがNRZ信号形式で伝送
され、さらにこれらのデータの反転データお
RXD又はが伝送されるようになつている。
なお、この反転データ又はを伝送して
いるのは、伝送エラーチエツクのためである。

既に説明したように、この実施例では、半二重
方式により多重伝送が行なわれるから、受信フレ
ームのデータRXDの先頭の４ビツトには、CCU
がそのとき呼び掛けを行なう相手となるLCUの
アドレスデータADDRが第５図に示すように付
され、これに応答してそのLCUから送出される
送信フレームのデータTXDの先頭４ビツトには
同じアドレスデータADDRが付されて伝送され
る。なお、LCU側から送信フレームが伝送され
るのは、CCU側で呼び掛けたLCUに限られるか
ら、送信データTXDにアドレスが付加されてい
なくてもCCU側ではそのデータがいずれのLCU
からのものであるかは直ちに判断できる。従つ
て、送信フレームのデータTXDには必ずしもア
ドレスを付す必要はなく、データTXDの先頭４
ビツトを（0000）などLCUのいずれのアドレス
とも一致しないデータとしてもよい。

ここで第４図に戻り、CIMのアドレスについ
て説明する。

既に説明したように、この実施例では、LCU
側のCIMにはそれぞれ異なつた４ビツトのアド
レスが割当ててあり、このアドレスをもとにして
半二重方式によるデータの多重伝送が行なわれる
ようになつている。

そして、このアドレスをそれぞれのCIMに割
当てる働きをする入力がコンパレータ３０７に接
続されている４本の入力2⁰〜2³であり、これらの
入力に与えるべきデータADDR₀〜ADDR₃により
当該CIMのアドレスが指定される。例えば、そ
のCIMのアドレスを“10”に指定するためには、
アドレスデータADDR₀＝０、ADDR₁＝１、
ADDR₂＝０、ADDR₃＝１とし、入力2⁰〜2³に
（1010）が入力されるようにすればよい。なお、
この実施例では、データ“０”は接地電位、デー
タ“１”は電源電圧V_ccによつて表わされている
から、アドレス“10”に対しては入力2⁰、2²を接
地し、入力2¹、2³を電源に接続することになる。

ところが、この実施例では、アドレス入力2⁰〜
2³がアドレスデコーダ３０６にも入力され、その
出力によりＩ／Ｏバツフア１０５の方向性が制御
されるようになつている。この結果、アドレスを
指定すると、Ｉ／Ｏバツフア１０５の14本の端子
のうちのいずれがデータ出力ポートとなるのかが
決定される。そして、この実施例では、アドレス
がそのまま出力ポート数に対応するようになつて
いる。従つて、いま、アドレスを“10”と定めれ
ば、Ｉ／Ｏバツフアの14本の端子のうち10本が出
力ポートとなり、残りの４本が入力ポートとなる
ように制御される。

また、第４図では省略してあるが、このアドレ
スデコーダ３０６の出力は制御回路１０１のシー
ケンスデコーダ３０４にも与えられ、これにより
第７図に示すように、このCIMの動作モードが
切換えられるようになつている。すなわち、この
実施例では、アドレスを“０”に設定したCIM
はMPUモードで、アドレスを“１”から“Ｄ”
までの間に設定したCIMはDIOモードで、そして
アドレスを“Ｅ”、“Ｆ”のいずれかに設定した
CIMはADモードでそれぞれ動作するようにされ
る。

次に、制御回路１０１と同期回路１０２の機能
について説明する。

この実施例では、第６図に関連して既に説明し
たように、調歩同期方式が採用されており、この
ため、受信フレーム、送信フレーム共にデータ伝
送に際して、その開始前に必ず25ビツトの“０”
が挿入され、その後で１ビツトのスタートビツト
として“１”データが挿入されている（第６図）。

そこで同期回路３０１は受信フレームの最初に
存在する25ビツトの“０”に続くスタートビツト
の立上りを検出し、内部クロツクのビツト同期を
取る。従つて、次の受信フレームが現われるまで
は、このときのタイミングにビツト同期した内部
クロツクにより動作が遂行されてゆくことにな
る。

カウンタ３０２は同期回路３０２で同期が取ら
れた内部クロツクから２相のクロツクφ_Sとφ_Mを
作り出す。これによりクロツクφ_Sとφ_Mはその後
入力されてくる受信データRXDに位相同期した
ものとなる。

シーケンスカウンタ３０３は同期回路３０２か
らスタートビツトの立上り検出タイミングを表わ
す信号を受け、特定のカウント値、例えばカウン
ト０の状態にセツトされ、その後、クロツクφ_S又
はφ_Mによつてカウントされる。従つて、そのカ
ウント出力によりCIM全体の制御手順を定める
ことができ、カウント値をみることにより、任意
のタイミングにおけるCIMの動作がどのステツ
プにあるかを知ることができる。

そこで、このカウンタ３０３のカウント出力を
シーケンスデコーダ３０４に供給し、このCIM
の動作に必要な制御信号、例えばRXMODO、
TXMODE、REA、SHIFTなど内部で必要とす
る全ての制御信号をシーケンスデコーダ３０４で
発生させるようにしている。つまり、この実施例
は、クロツクφ_S、φ_Mによるシーケンス制御方式
となつているものであり、従つて、カウンタ３０
３の出力をデコードしてやれば、必要な制御が全
て行なえることになるのである。

次に、伝送されて来るデータRXDがそのCIM
向けのデータであるか否か、つまりCCUからの
受信フレームの伝送による呼び掛けが自らに対す
るものであるか否かの判定動作について説明す
る。

既に説明したように、コンパレータ３０７の一
方の入力には、入力２⁰〜２³からのアドレスデー
タが与えられており、他方の入力にはシフトレジ
スタ１０４のQ₂₀ビツトからQ₂₃ビツトまでのデ
ータが与えられるようになつている。そして、こ
のコンパレータ３０７は、両方の入力データが一
致したときだけ、一致信号MYADDRを出力す
る。そこで、シフトレジスタ１０４に受信データ
RXDが入力され、そのQ₂₀ビツトからQ₂₃ビツト
までの部分にデータRXDの先頭に付されている
アドレスデータ（第５図参照）が格納されたタイ
ミングでコンパレータ３０７の出力信号
MYADDRを調べ、そのときにこの信号
MYADDRが“１”になつていたらそのデータ
RDXは自分宛のもので、CCUからの呼び掛けは
自分に対するものであることが判る。

このため、エラー検出回路３０８に制御信号
COMPMODEを供給し、上記した所定のタイミ
ングで信号MYADDRを取込み、それが“０”に
なつていたときには出力INITIALを発生させ、
これによりシーケンスカウンタ３０３をカウント
０にセツトし、CIM全体の動作を元に戻して次
のデータ伝送が入力されるのに備える。一方、信
号MYADDRが“１”になつていたときには、エ
ラー検出回路３０８によるINITIALの発生がな
いから、そのままCIMの動作はシーケンスカウ
ンタ３０３のそのときのカウント値にしたがつて
そのまま続行される。

次に、伝送エラー検出動作について説明する。

この実施例では、既に第６図で説明したように
反転二連送方式によるデータ伝送が採用されてお
り、これにより伝送エラーの検出が行なえるよう
になつている。そして、このため、シフトレジス
タ１０４の最初のQ₀ビツトと最後のQ₂₄ビツトか
らエクスクルーシブオアゲート３１１にデータが
与えられ、このゲート３１１の出力が信号
ERRORとしてエラー検出回路３０８に与えられ
るようになつている。

シーケンスデコーダ３０４はスタートビツトに
続く受信信号RXDと（第６図）の伝送期間
中、制御信号RXMODEを出力して複合ゲート３
１０の下側のゲートを開き、これにより伝送路２
０からのデータをシリアル信号SIとしてシフトレ
ジスタ１０４に入力する。このとき複合ゲート３
１０にはノアゲートが含まれているため、伝送路
２０から供給されてくるデータは反転されてシレ
トレジスタ１０４に入力される。

そこで、受信フレーム（第６図）のスタートビ
ツトに続く24ビツト分のデータがシフトレジスタ
１０４に入力された時点では、このシフトレジス
タ１０４のQ₀ビツトからQ₂₃ビツトまでの部分に
は受信信号RXDの反転データが書込まれる
ことになる。次に、第６図から明らかなように、
24ビツトの受信信号RXDが伝送されたあと、そ
れにひき続いて24ビツトの反転信号が伝送
されてくると、それが複合ゲート３１０で反転さ
れてデータRXDとなり、シリアル信号SIとして
シフトレジスタ１０４に入力され始める。この結
果、シフトレジスタ１０４のQ₀に反転信号
の先頭ビツトが反転されて入力されたタイミング
では、その前に書込まれていた受信信号RXDの
先頭ビツトの反転データがシフトレジスタ１０４
のQ₂₄ビツトに移され反転信号RXDの２番目のビ
ツトのデータがQ₀に書込まれたタイミングでは
受信信号RXDの２番目のビツトのデータがQ₂₄の
ビツトに移されることになり、結局、反転信号
RXDがシフトレジスタ１０４に１ビツトづつシ
リアルに書込まれているときの各ビツトタイミン
グでは、シフトレジスタ１０４のQ₂₄ビツトとQ₀
ビツトには受信信号RXDと反転信号の同じ
ビツトのデータが常に対応して書込まれることに
なる。

ところで、上記したようにエクスクルーシブオ
アゲート３１１の２つの入力にはシフトレジスタ
１０４のQ₀ビツトとQ₂₄ビツトのデータが入力さ
れている。従つて、受信信号RXDと反転信号
RXDの伝送中にエラーが発生しなかつたとすれ
ば、反転信号の伝送期間中、エクスクルー
ジブオアゲート３１１の出力は常に“１”になる
筈である。何故ならば、受信信号RXDとその反
転信号の対応する各ビツトでは必ず“１”
と“０”が反転している筈であり、この結果、ゲ
ート３１１の入力は必ず不一致を示し、そうなら
ないのは伝送にエラーがあつたときだけとなるか
らである。

そこで、エラー検出回路３０８は反転信号
RXDが伝送されている24ビツトの期間中、信号
ERRORを監視し、それが“０”レベルになつた
時点で信号INITIALを発生するようにすれば、
エラー検出動作が得られる。なお、このようなデ
ータ伝送システムにおける伝送エラーの処理方式
としては、伝送エラーを検出したらそれを修復し
て正しいデータを得るようにするものも知られて
いるが、この実施例では、伝送エラーが検出され
たらその時点でそのフレームのデータ受信動作を
キヤンセルし、次のフレームのデータ受信に備え
る方式となつており、これにより構成の簡略化を
図つている。

次に、この第４図の実施例のDIOモードにおけ
るデータ伝送の全体的な動作を第８図のタイミン
グチヤートによつて説明する。

φ_M、φ_Sはカウンタ３０２から出力される二相
のクロツクで、同期回路３０１内に含まれている
クロツク発振器による内部クロツクにもとづいて
発生されている。

一方、は外部からこのCIMに供給され
る信号で、マイクロコンピユータなどのリセツト
信号と同じであり、第２図における全てのCIM
ごとに供給されるようになつており、電源投入時
など必要なときに外部のリセツト回路から供給さ
れ、伝送システム全体のイニシヤライズを行な
う。

イニシヤライズが終るとシーケンスカウンタ３
０３はカウント値が０に設定され、そこからクロ
ツクφ_Mにより歩進してゆく。そしてカウント値
が25になるまでは何の動作も行なわず、カウント
値が25になるとIDLE信号と信号が発生
し、CIMはアイドル状態になつてシーケンスカ
ウンタ３０３のカウント値によるシーケンシヤル
な制御は停止され、トライステートバツフア３１
３が開いて信号受信可能状態となる。なお、この
とき、イニシヤライズ後、シーケンスカウンタ３
０３のカウント値が25になるまでは信号受信可能
状態にしないようにしているのは、同期回路３０
１による調歩同期のためであり、受信信号RXD
が24ビツトなので最少限25ビツトの“０”期間を
与える必要があるためである。

こうしてアイドル状態に入るとシーケンスカウ
ンタ３０２はクロツクφ_S、φ_Mのカウントにより
歩進を続けるが、シーケンスデコーダ３０４は制
御信号IDLEとINITIALを発生したままにとどま
り、受信信号が入力されるのをただ待つている状
態となる。なお、このために第６図に示すように
各受信フレームと送信フレームの先頭には25ビツ
トの“０”が付加してあるのである。

こうしてアイドル状態に入り、その中でいま、
時刻t₀で受信信号RXDが入力されたとする。そ
うすると、この信号RXDの先頭には１ビツトの
スタートビツトが付されている。そこで、このス
タートビツトを同期回路３０１が検出し、内部ク
ロツクのビツト同期を取る。従つて、これ以後、
１フレーム分の伝送動作が完了するまでのデータ
RXD，とクロツクφ_Mとφ_Sとの同期は内部ク
ロツクの安定度によつて保たれ、調歩同期機能が
得られることになる。

スタートビツトが検出されるとシーケンスカウ
ンタ３０３はカウント出力０（以下、このカウン
タ３０３の出力データはＳを付し、例えば、この
場合にはＳ０で表わす）に設定され、これにより
シーケンスデコーダ３０４は制御信号IDLEを止
め、制御信号RXMODEを発生する。また、これ
と並行してシフトレジスタ１０４にはシフトパル
スSHIFTがクロツクφ_Mに同期して供給される。

この結果、スタートビツトに続く48ビツトの受
信信号RXDと反転信号（第６図）が伝送路
２０から複合ゲート３１０を通つてシリアルデー
タとしてシフトレジスタ１０４に順次１ビツトづ
つシフトしながら書込まれてゆく。このとき、最
初の24ビツトの受信信号RXDは複合ゲート３１
０によつて反転されたデータとしてシフト
レジスタ１０４に順次シリアルに書込まれるの
で、スタートビツトに続く24ビツトの期間、つま
りシーケンスカウンタ３０３がＳ１からＳ２４に
達した時点では、シフトレジスタ１０５のQ₀ビ
ツトからQ₂₃までのビツトに受信信号RXDが反転
されたデータが書込まれることになる。こ
こで次のＳ２５のクロツクφ_Mの立上りで制御信
号が出力され、エラー検出回路３
０８が機能する。そしてこの状態で続いて反転信
号が入力され始め、この結果、今度は反転
信号が反転されたデータRXDがシフトレジ
スタ１０５のQ₀ビツトからシリアルに書込まれ
てゆく。これによりＳ１からＳ２４でシフトレジ
スタ１０４の書込まれたデータはその先頭
のビツトからシフトレジスタ１０４のQ₂₄ビツト
位置を通り、シーケンスカウンタ３０３がＳ２５
からＳ４８になるまでの間に順次、１ビツトづつ
オーバーフローされてゆく。一方、これと並行し
てシフトレジスタ１０４のQ₀ビツト位置を通つ
て反転信号によるデータRXDがその先頭ビ
ツトから順次、シリアルに書込まれてゆき、この
間にエクスクルーシブオアゲート３１１とエラー
検出回路３０８による伝送エラーの検出が、既に
説明したようにして行なわれてゆく。

従つて、シーケンスカウンタ３０３がＳ４８に
なつた時点では、シフトレジスタ１０４のQ₀ビ
ツトからQ₂₃ビツトまでには、受信信号RXDと同
じデータRXDがそのまま書込まれた状態になる。
そこで、このＳ４８のタイミングでコンパレータ
３０７の出力信号MYADDRを調べることにより
前述したアドレスの確認が行なわれ、いま受信し
たデータRXDが自分宛のものであるか否か、つ
まり、このときのCCUからの呼び掛けが自分宛
のものであるか否かの判断が行なわれる。なお、
シーケンスカウンタ３０３がＳ２５からＳ４８の
間にある期間中に伝送エラーが検出され、或いは
アドレスの不一致が検出されるとエラー検出回路
３０８はＳ４８になつた時点で制御信号
INITIALを発生し、この時点でシーケンスカウ
ンタ３０３はＳ０に設定され、アイドル前25ビツ
トの状態に戻り、この受信フレームに対する受信
動作は全てキヤンセルされ、次の信号の入力に備
える。

さて、シーケンスカウンタ３０３がＳ２５から
Ｓ４８にある間に伝送エラーが検出されず、かつ
アドレスの不一致も検出されなかつたとき、つま
りＳ４８になつた時点でエラー検出回路３０８が
INITIAL信号を発生しなかつたときには、この
Ｓ４８になつた時点でシーケンスデコーダ３０４
が制御信号WRITESTBを発生する。なお、この
結果、Ｓ４８の時点ではINITIAL信号と
WRITESTB信号のいずれか一方が発生され、伝
送エラー及びアドレス不一致のいずれも生じなか
つたときには前者が、そして伝送エラー及びアド
レス不一致のいずれか一方でも発生したときには
後者がそれぞれ出力されることになる。

さて、Ｓ４８の時点で制御信号WRITESTBが
出力されると、そのときのシフトレジスタ１０４
のデータがパラレルにＩ／Ｏバツフア１０５に書
込まれ、この結果、受信したデータRXDによつ
てCCUからもたらされたデータがＩ／Ｏバツフ
ア１０５の出力ポートから外部負荷５１〜５６の
いずれかに供給される。なお、このときには、
DIOモードで動作しているのであるから、第５図
で説明したようにQ₆ビツトからQ₁₉ビツトまでの
最大14ビツトがデータRXDとして伝送可能であ
り、かつ、そのうちの何ビツトがＩ／Ｏバツフア
１０５の出力ポートとなつているかはアドレスに
よつて決められていることは既に説明したとおり
である。

こうしてＳ４８に達すると受信フレームの処理
は全て終り、次のＳ４９から送信フレームの処理
に入る（第６図）。

まず、Ｓ４９からＳ７２までは何の処理も行な
わない。これはCCU側にあるCIMの調歩同期の
ためで、上記した受信フレームの処理における
IDLEの前に設定した期間での動作と同じ目的の
ためのものである。

Ｓ７３に入るとシーケンスデコーダ３０４から
制御信号PSが出力され、これによりシフトレジ
スタ１０４はパラレルデータの読込み動作とな
り、Ｉ／Ｏバツフア１０５の入力ポートに外部負
荷５１〜５６のいずれかから与えられているデー
タを並列に入力する。このとき読込まれるデータ
のビツト数は、14ビツトのＩ／Ｏバツフア１０５
のポートのうち、受信フレームの処理で出力ポー
トとして使われたビツトを引いた残りのビツト数
となる。例えば、前述のように、このCIMのア
ドレスを10に設定したときには、出力ポートの数
は10となるから、このときには入力ポートは４ビ
ツトとなる。

シフトレジスタ１０４に対するパラレルデータ
の書込みには、信号PSと共にシフトクロツク
SHIFTを１ビツト分必要とするため、Ｓ７３の
クロツクφ_Sにより信号SPを立上げたあと、Ｓ７
４のクロツクφ_Sに同期したシフトパルスSHIFT
を制御信号TXMODEの立上り前に供給する。

また、このとき、第６図から明らかなように、
送信データTXDの前にスタートビツトを付加し、
さらにデータTXDの先頭４ビツトにはアドレス
を付加しなければならない。このため、第４図で
は省略してあるが、信号PSが発生している期間
中だけシフトレジスタ１０４のQ₂₄ビツトにはデ
ータ“１”を表わす信号が、そしてQ₂₀ビツトか
らQ₂₃ビツトの部分には入力２⁰〜２³からアドレ
スデータがそれぞれ供給されるようになつてい
る。

こうしてＳ４９からＳ７３までのDUMMY状
態により調歩同期に必要な25ビツト分のデータ
“０”送出期間が設定されたあと、Ｓ７４に入る
と制御信号TXMODEが立上り、これによりTX
（送信）状態になる。この信号TXMODEの発生
により複合ゲート３１０の上側のアンドゲートが
能動化され、さらにアンドゲート３１２が能動化
される。これによりシフトレジスタ１０４のQ₂₄
ビツトのデータ、つまりスタートビツトとなるデ
ータ“１”がアンドゲート３１２を通つて伝送路
２０に送り出される。そして、それに続くＳ７５
以降のクロツクφ_Mに同期して発生するシフトク
ロツクSHIFTによりシフトレジスタ１０４の内
容は１ビツトづつ後段にシフトされ、Q₂₄ビツト
からアンドゲート３１２を通つて伝送路２０に送
り出され、これにより送信フレーム（第６図）の
スタートビツトを含む送信信号TXDの伝送が行
なわれる。

一方、このようなシフトレジスタ１０４からの
データ読出しと並行して、そのQ₂₃ビツトのセル
から読出されたデータは複合ゲート３１０を通つ
て反転され、シフトレジスタ１０４のシリアル入
力に供給されている。この結果、Ｓ７５以降、シ
フトレジスタ１０４のQ₀ビツトからQ₂₃ビツトま
でに書込まれていた送信データTXDは、シフト
クロツクSHIFTによつて１ビツトづつ伝送路２
０に送り出されると共に、反転されてシリアルデ
ータSIとしてシフトレジスタ１０４のQ₀ビツト
から順次書込まれてゆくことになる。

従つて、制御信号PSが発生している期間中に
シフトレジスタ１０４のQ₀ビツトからQ₂₃ビツト
のセルに書込まれた送信データTXDが全て読出
し完了した時点では、このQ₀ビツトからQ₂₃ビツ
トまでのセルにはそれまでの送信データTXDに
代つて、反転データが格納されていること
になる。

そこで、この送信データの読出しが完了
した時点以降は、それにひき続いて今度はシフト
レジスタ１０４から反転データの読出しが
開始し、第６図のように反転データが送信
データTXDに続いて伝送路２０に送出されるこ
とになる。

こうしてＳ１２２に到ると、シフトレジスタ１
０４のQ₂₃ビツトからQ₀ビツトまでの反転データ
は全部読出し完了するので制御信号TXMODEは
立下り、シフトクロツクSHIFTの供給も停止さ
れて送信状態を終る。そして、Ｓ１２２に続く次
のクロツクφ_Mにより制御信号INITIALが発生
し、シーケンスカウンタ３０３はＳ０に設定さ
れ、CIMはアイドル（IDLE）以前の信号受信準
備状態に戻る。

従つて、この実施例によれば、調歩同期、双方
向、反転二連送方式による半二重方式の多重通信
をCCUとLCUとの間で確実に行なうことができ、
伝送路を集約配線化することができる。

次に、この実施例によるCIMのADモードにお
ける動作について説明する。

前述したように、CIMを介してCCUとデータ
の授受を行なうべき電気装置としては各種のセン
サなどアナログ信号を出力する外部負荷５７，５
８（第２図）があり、そのため、本発明の実施例
においては、Ａ／Ｄ制御回路１０６を含み、外付
けのＡ／Ｄ４０を制御する機能をも有するものと
なつている。そして、このときのCIMの動作モ
ードがADモードである。

さて、これも既に説明したように、この実施例
では入力２⁰〜２³に与えるべきアドレスデータに
よつて動作モードの設定が行なわれるようになつ
ており、ADモードに対応するアドレスデータ
は、第７図に示すように“Ｅ”と“Ｆ”となつて
いる。

次に、このCIMがADモードによる動作を行な
うように設定された場合のシフトレジスタ１０４
に格納されるデータの内容は第５図に示すように
なり、No.０からNo.７までの８ビツトがＡ／Ｄ４０
を介して外部負荷５７，５８などから取込んだ
ADデータ格納用で、No.８、No.９の２ビツトが
ADチヤンネルデータ格納用であり、これにより
DIOデータ用としてはNo.10からNo.19の10ビツトと
なつている。なお、その他はDIOモードのときと
同じである。また、このときのADチヤンネルデ
ータとは、マルチチヤンネルのＡ／Ｄを使用した
場合のチヤンネル指定用のデータであり、この実
施例ではＡ／Ｄ４０として４チヤンネルのものを
用いているので、２ビツトを割当てているのであ
る。

シフトレジスタ３２０は８ビツトのもので、外
付けのＡ／Ｄ４０からシリアルで取込んだデイジ
タルデータ（外部負荷５７，５８などから与えら
れたアナログデータをＡ／Ｄ変換したもの）を格
納してパラレル読出しを可能にすると共に、Ａ／
Ｄ４０のチヤンネルを指定するためのカウンタ３
２５から与えられる２ビツトのチヤンネル選択デ
ータをパラレルに受入れ、それをシリアルに読出
してＡ／Ｄ４０に供給する働きをする。

レジスタ３２１は32ビツトのもので、Ａ／Ｄ４
０が８ビツトで４チヤンネルのものなので、それ
に合わせて８ビツト４チヤンネルのレジスタとし
て用いられ、Ａ／Ｄ４０から８ビツトで取込まれ
たデータを各チヤンネルごとに収容する。

ゲート３２２もレジスタ３２１に対応して32ビ
ツト（８ビツト４チヤンネル）となつており、デ
ータ伝送用のシフトレジスタ１０４のQ₈ビツト
とQ₉ビツトのセルから読出したADチヤンネルデ
ータ（第５図）によつて制御され、レジスタ３２
１のチヤンネルの１つを選択し、その８ビツトの
データをシフトレジスタQ₀ビツトからQ₇ビツト
のセルにADデータ（第５図）として書込む働き
をする。

カウンタ３２３はクロツクφ_Mのカウントによ
り歩進し、Ａ／Ｄ制御回路１０６全体の動作をシ
ーケンシヤルに、しかもサイクリツクに制御する
働きをする。

Ａ／Ｄ制御用信号発生回路３２４はカウンタ３
２３の出力をデコードするデコーダと論理回路を
含み、Ａ／Ｄ制御回路１０６全体の動作に必要な
各種の制御信号を発生する働きをする。

次に、このＡ／Ｄ制御回路１０６全体の動作に
ついて説明する。

この実施例では、カウンタ３２３のカウント出
力のそれぞれに対応してシーケンシヤルに制御が
進み、そのステツプ数は27で、カウント出力０
（これをＳ０という）からカウント出力２６（こ
れをＳ２６という）までで１サイクルの制御が完
了し、Ａ／Ｄ４０の１チヤンネル分のデータがレ
ジスタ３２１に取込まれる。

まず、１サイクルの制御が開始すると信号INC
によりチヤンネル選択用のカウンタ３２５がイン
クリメントされ、これによりカウンタ３２５の出
力データは、１サイクルごとに順次、（０、０）
→（０、１）→（１、０）→（１、１）→（０、
０）と変化する。

このカウンタ３２５の出力データはシフトレジ
スタ３２０の先頭２ビツト位置にパラレルに書込
まれ、ついでシリアルデータADSIとして読出さ
れてＡ／Ｄ４０に供給される。

また、これと並行して、カウンタ３２５の出力
データはデコーダ（図示してない）を介してレジ
スタ３２１にも供給され、レジスタ３２１の対応
するチヤンネルの８ビツトを選択する。

続いて、Ａ／Ｄ４０はシリアルデータADSIと
して入力したチヤンネル選択データに応じてそれ
に対応したアナログ入力チヤンネルを選択し、そ
のアナログデータをデイジタルデータに変換して
から８ビツトのシリアルデータADSOとしてシフ
トレジスタ３２０のシリアル入力に供給し、この
シフトレジスタ３２０に格納する。

その後、このシフトレジスタ３２０に格納され
た８ビツトのデイジタル変換されたデータAD
は、所定のタイミングでパラレルに読出され、カ
ウンタ３２５の出力データによつて予め選択され
ているレジスタ３２１の所定のチヤンネルの８ビ
ツトに移され、１サイクルの制御動作を終了す
る。

こうして、例えばカウンタ３２５の出力データ
が（０、０）となつていたとすれば、Ａ／Ｄ４０
のチヤンネル０のアナログデータがデイジタル化
され、レジスタ３２１のチヤンネル０の８ビツト
に格納されたあと、カウンタ３２３はＳ０にリセ
ツトされ、次にサイクルの動作に進み、カウンタ
３２５はインクリメントされてその出力データは
（０、１）となり、今度はチヤンネル１のアナロ
グデータがデイジタル化されてレジスタ３２１の
チヤンネル１の８ビツトに収容される。

従つて、この実施例によれば、Ａ／Ｄ制御回路
１０６によるＡ／Ｄ４０からのデータ取込動作
が、シーケンスカウンタ３０３とシーケンスデコ
ーダ３０４によるデータ伝送処理とタイミング的
に独立して行なわれ、レジスタ３２１の各チヤン
ネルのデータは４サイクルのAD制御動作に１回
の割合でリフレツシユされ、レジスタ３２１には
Ａ／Ｄ４０の４つのチヤンネルに入力されている
アナログデータが、それぞれのチヤンネルごとに
８ビツトのデイジタルデータとして常に用意され
ていることになる。

そこで、いま、伝送路から受信信号RXDが入
力され、それに付されているアドレスデータがこ
のCIMに対するものであつたとする。なお、こ
のときのアドレスデータは、既に説明したよう
に、“Ｅ”又は“Ｆ”である。

そうすると、受信フレームの入力が終つた時点
（第８図のＳ４８）でシフトレジスタ１０４に書
込まれるデータのフオーマツトは第５図のADモ
ードとなつているため、このシフトレジスタ１０
４のQ₈ビツトとQ₉ビツトには２ビツトからなる
ADチヤンネルデータが格納されている。そこ
で、このADチヤンネルデータはＳ４８で信号
WRITESTBが発生した時点で読出され、これに
よりゲート３２２の４つのチヤンネルのうちの一
つが選択される。

この結果、Ｓ７３（第８図）で信号PSと
SHIFTが発生した時点で、レジスタ３２１の４
つのチヤンネルのうち、シフトレジスタ１０４の
Q₈，Q₉の２つのビツトで選ばれたチヤンネルの
ADデータだけが読出され、それがシフトレジス
タ１０４のQ₀ビツトからQ₇ビツトまでの８ビツ
ト部分に書込まれる。

そして、これがＳ７４以降の送信状態で送信信
号TXDに含まれ、CCUに伝送されることにな
る。

ところで、この実施例では、上記したように受
信信号RXDの受信処理とそれに続く送信信号
TXDの送信処理とは無関係に、常にレジスタ３
２１の中にはADデータが用意されている。

従つて、この実施例では、どのようなタイミン
グで自分宛の受信信号RXDが現われても、直ち
にADデータによる送信信号TXDの伝送を行なう
ことができ、Ａ／Ｄ４０の動作により伝送処理が
影響を受けることがなく、Ａ／Ｄ変換動作に必要
な時間のために伝送速度が低下するなどの虞れが
ない。

なお、この実施例では、CIMをLSI化するに際
してＡ／Ｄ４０を外付けとし、CIMの汎用化に
際してのコストダウンを図るようになつている。
つまり、第２図で説明したように、この実施例で
はモードの設定により一種類のCIMをLCU３０
〜３１としても、LCU３２としても、或いは
CCU１０のCIM３３としても使用できるように
している。しかして、このとき、Ａ／Ｄを内蔵さ
せてしまうとCIM３０，３１，３３として使用
したときに無駄なものとなり、しかも、一般に自
動車の集約配線システムに適用した場合には、
CIM３２として使用される個数の方が他のCIM
３０，３１，３３として使用される個数より少な
いため、CIMの全部にＡ／Ｄを内蔵させること
によるメリツトがあまりない。そのため、Ａ／Ｄ
を外付けとしているのである。

しかして、このＡ／Ｄの外付けのため、第４図
から明らかなように、外付けのＡ／Ｄ４０に対し
て４本の接続端子が必要になり、LSI化した際に
端子ピン数の増加をもたらす虞れがある。

そこで、本発明の一実施例では、CIMがADモ
ードに設定されたときには、Ｉ／Ｏバツフア１０
５の14のポートのうちの４本がＡ／Ｄ４０に対す
る接続端子として切換えられるようにしてある。
すなわち、本発明の実施例では、Ｉ／Ｏバツフア
１０５が14ポートとなつており、これらは第５図
から明らかなように、CIMがDIOモードに設定さ
れたときには全部が入出力ポートとして使用され
る可能性があるが、ADモードのときには最大で
も10ポートしか使用されず、４ポートはDIOデー
タの入出力には使用されないで余つている。そこ
で、この余つた４ポートをADモードで切換え、
Ａ／Ｄ４０に対する端子ピンとして使用すれば、
Ａ／Ｄを外付けにしても端子ピン数の増加はな
く、LSI化に際して汎用性が増し、コストダウン
が可能になる。

次に、この実施例によるCIMのMPUモードに
おける動作について説明する。

第７図から明らかなように、この実施例による
CIMをMPUモードに切換設定するためには、ア
ドレスADDR０〜ADDR３によるアドレス設定
を“０”、つまり入力２⁰〜２³を全て接地電位に
保ち（0000）としてやればよい。

このMPUモードとは第２図に示したCIM３３
として使用されたときに必要な機能を与えるため
のモードで、DIOモード及びADモードで使用さ
れた場合と異なり、CCU１０のマイクロコンピ
ユータ（以下、単にマイコンという）からデータ
が与えられると、それを所定のLCUのCIM３０
〜３１のいずれかに対して送信し、それに応答し
て返送されてくるデータを受信したら、そのデー
タをマイコンに転送させるという伝送インターフ
エース動作を行なうものである。

ところで、これまでの説明では第６図に関連し
て説明したように、LCU側のCIMからみた説明
を主としていたため、CCU側のCIMからLCU側
のCIMにデータを伝送するフレームを受信フレ
ーム、反対にLCU側からCCU側に伝送するフレ
ームを送信フレームとしてきたが、以後はそれぞ
れのCIMからみてデータを送出するフレームを
送信フレーム、自らがデータを受け入れるときの
フレームを受信フレームとして説明する。従つ
て、以後は、或るCIM、例えばCIM３３での送
信フレームは他のCIM、例えばCIM３０では受
信フレームとなり、他方、CIM３０での送信フ
レームはCIM３３では受信フレームとなる。

さて、第９図は本発明の実施例によるCIMに
アドレス“０”が設定され、CPUモードで動作
するように制御されたときの大まかな機能ブロツ
ク図で、第２図におけるCIM３３の状態で表わ
している。なお、既に説明したとおり、この実施
例ではアドレスの設定により同一構成のCIMが
３種のモード、つまりCPUモード、DIOモード、
ADモードのいずれの状態での機能をもはたすこ
とができるものであり、従つて、この第９図の状
態はCPUモードでの機能ブロツクを表わすもの
で、この実施例によるCIMの構成が第３図の場
合と異なつたものとなることを表わすものではな
い。

この第９図から明らかなように、CPUモード
ではＩ／Ｏバツフア１０５（第３図）、Ａ／Ｄ４
０は機能を止められ、マイコンとは14ビツトのデ
ータバスで結ばれる。なお、このときの端子ピン
はＩ／Ｏバツフア１０５の入出力ポートと共通に
用いられ、端子ピンの増減は全く生じないように
なつているのはいうまでもない。

そして、この14ビツト（14本）の入出力のうち
８ビツトがデータ用であり、残り６ビツトが制御
信号用となつている。

さて、このCPUモードにおいては、シフトレ
ジスタ１０４のデータ内容が第５図に示すように
Q₀からQ₂₃までの24ビツトが全てMPUデータと
なつており、マイコンは８ビツトのデータバスに
よつてこのシフトレジスタ１０４にアクセスする
ようになつている。

一方、制御回路１０１はマイコンからの制御信
号を受け、シフトレジスタ１０４のQ₀〜Q₂₃の全
てのビツトにマイコンからのデータが格納される
と同時に送信動作に入り、このデータが格納され
終つた時刻t_xから第１０図に示すように送信フレ
ームの伝送を開始する。

こうして送信フレームがCIM３３から伝送さ
れると、それに応じてLCU側のCIM３０〜３２
の一つが応答し、ひき続いてそのCIMが送信を
行なうから、時刻t_xから１フレーム（148ビツト）
の伝送時間が経過した時刻t_yになると、シフトレ
ジスタ１０４の中にはCIM３３から呼掛けを行
なつたCIM（CIM３０〜３２のうちの一つ）から
伝送されたデータが格納され終ることになる。

そこで、CIM３３の制御回路１０１は、この
時点t_yにおいて割込要求を発生し、これに応
じてマイコンがシフトレジスタ１０４のデータを
読取り、１サイクル分のデータ伝送を終了する。
なお、このときのCIM相互間でのデータの授受
動作は第３図に関連して説明したDIOモードにお
ける場合と同じであるのはいうまでもない。

次に第１１図はCIM３３、つまりMPUモード
に設定されたときのCIMの一実施例を示す機能
ブロツク図で、MPUモードにおいて必要とする
機能に対応したブロツクだけを示したものであ
り、図において４００，４０２は８ビツトのスイ
ツチ、４０４は８ビツトのデータラツチであり、
その他は第４図の実施例と同じである。

このMPUモードではシフトレジスタ１０４の
Q₀ビツトからQ₂₃ビツトまでが８ビツトの入出力
ピンを介してマイコンのデータバスに接続され、
相互にデータの授受を行なうようになつており、
このため、シフトレジスタ１０４のQ₀〜Q₂₃のビ
ツトを３つのグループ、Q₀〜Q₇（Reg３）、Q₈〜
Q₁₅（Reg２）、Q₁₆〜Q₂₃（Reg１）に分割したもの
として扱い、時分割で順次にアクセスするように
している。

そこで、このため、８ビツトのスイツチ４００
と４０２を用い、マイコンから与えられるレジス
タセレクト信号RS０，RS１の組合わせによりス
イツチ４００の制御信号READ１〜３と、スイ
ツチ４０２の制御信号STB１〜３を作り、入出
力端子ピン７〜１４をReg１からReg２、そして
Reg３と順次接続するようにし、８ビツトづつ３
回のアクセスによりマイコンとシフトレジスタ１
０４との間でのデータの授受を行なうようになつ
ている。そして、この場合、マイコンからシフト
レジスタ１０４に対するデータの書込み時では、
マイコンからのデータの読出し時間と、シフトレ
ジスタ１０４に対するデータの書込時間との違い
を補償するため、ラツチ４０４が設けられ、マイ
コンからのデータを一旦、ラツチしてから書込む
ようになつている。

また、このMPUモードでは、データ受信時で
の24ビツトのデータの先頭に付されているアドレ
スの照合は、このCIM３３の中では行なわない。
従つて、入力２⁰〜２³に与えられたアドレス
（0000）はアドレスデコーダ３０６によつてMPU
モードにこのCIMを設定するためにだけ使用さ
れ、第４図におけるコンパレータ３０７は動作し
ないようになつている。

次に、このMPUモードでは、CIM３３の入出
力端子ピン１〜６がマイコンに対する制御信号の
伝送路となつており、これによりマイコンからは
CIMの制御回路１０１に対してクロツクＥ、チ
ツプセレクト信号、リードライト信号RW、
それに上述のレジスタセレクト信号RS０，RS１
が与えられ、一方、このCIMからは割込要求信
号がマイコンに出力されるようになつてい
る。

第１２図、第１３図はこれらの信号の処理回路
の一実施例で、第１１図では省略してあるが、制
御回路１０１の一部に含まれており、まず、クロ
ツクＥは第１２図の回路に供給され、内部クロツ
クCLOCKと共に処理されて２相のクロツクEH，
ELが発生される。そして、これらのクロツク
EH，ELとマイコンからの信号RW，CS，RS０，
RS１が第１２図の回路で処理され、信号STB０
〜３、READ０〜１が発生される。なお、信号
MPUはCIMがMPUモードに設定されると“１”
になる信号である。さらに、この第１３図の回転
による信号処理タイミングを示したのが第１４
図、第１５図で、これらの図のうち、第１４図は
信号READ０〜３の発生タイミングを、それに
第１５図は信号STB０〜３の発生タイミングを
それぞれ示したものである。なお、これらの図に
おいて、信号READ０〜３のうちのいずれが発
生するか、及び信号STB０〜３のうちのいずれ
が発生するかは、信号RS０とRS１の組合わせで
決まるようになつており、これにより上述したシ
フトレジスタ１０４のグループReg１，Reg２，
Reg３の選択が行なわれる。

ところで、これらの信号READ０〜３，STB
０〜３のうちの信号READ０とSTB０とは、上
記したシフトレジスタ１０４のグループ選択には
使用されず、後述する割込要求信号の発生に
使用される。

従つて、信号RS０とRS１による選択状態を示
すと第１６図のようになる。

次に、第１７図は割込要求信号の発生回路
の一実施例で、同じく第１１図の制御回路１０１
の中に含まれ、このCIM３３がデータ受信完了
してシフトレジスタ１０４の中に受信データの格
納を終つたときに発生する信号WRITE STB（第
８図）と信号READ０とによつて信号IRQを発生
する回路と、入出力端子ピン７〜１４によつてマ
イコンのデータバスに接続されているデータ線Ｄ
０〜Ｄ７のいずれか一つ、例えばデータ線Ｄ０か
らの信号DATAと信号STB０から信号MASK１
を作る回路とで構成されており、その動作は第１
８図、第１９図のタイミングチヤートに示されて
いる。そして、これらの図のうち、第１８図は信
号DATAがSTB０の発生タイミングで“０”と
なつていたときの動作を、また第１９図は信号
DATAが“１”になつていたときの動作をそれ
ぞれ示したものである。なお、第１７図の回路
で、信号DATAとSTB０が供給されているフリ
ツプフロツプをReg０という。従つて、この第１
７図の回路では、Reg０に“１”が書込まれてい
ると割込要求信号IRQにマスクが掛けられること
になる。

次に、第１１図の実施例、つまり本発明による
CIMの一実施例がMPUモードに設定された状態
におけるデータ伝送の全体的な動作を第２０図の
タイミングチヤートによつて説明する。

本発明の実施例においては、CIM３０〜３３
のいずれも、その動作がシーケンスカウンタ３０
３のカウント出力により制御され、従つて、この
シーケンスカウンタ３０３のカウント出力を所定
値に設定してやれば、任意の動作状態に転位させ
ることができることは、既に第４図、第８図など
に関連して説明したとおりであり、このことは
CIMがどのようなモードに設定されていても変
りはない。

ところで、第１１図に示すようにMPUモード
に設定されたCIM３３がデータ伝送すべく組合
わされるCIMは、第２図から明らかなように、
DIOモード又はADモードに設定されているCIM
３０〜３２となつている。そして、このCIMは
DIOモード及びADモードに設定されていたとき
には、第８図で説明したように、他のCIMから
のデータを受信したとき、それにひき続いて自ら
のデータの送信を行ない、１フレーム分のデータ
授受動作を行なうもので、いわばパツシブな動作
しか行なわない。

これに対して、CIM３３のようにMPUモード
に設定されているものでは、マイコンからのデー
タがシフトレジスタ１０４に書込まれたら自らデ
ータ送信を開始する、いわばアクチブな動作を必
要とする。

そこで、この実施例では、このアクチブなデー
タ送信開始のため、シフトレジスタ１０４のグル
ープ選択のための信号STB１〜３のうちの信号
STB３を使用するようにしている。これは、シ
フトレジスタ１０４に対するマイコンによる送信
データの書込みがReg１，Reg２，Reg３に順に
行なわれ、このため、信号STB３が発生した時
点でマイコンからシフトレジスタ１０４に対する
データの書込みが丁度終了し、シフトレジスタ１
０４には今回伝送すべきデータが全て格納し終る
からである。

そこで、第２０図に戻り、いま、或る時点で
CCU１０（第２図）にマイコンにLCUのいずれ
かに対して伝送すべきデータが用意されたとす
る。

そうすると、このマイコンは入出力端子ピン１
〜６を介して信号，RW，RS０，RS１をCIM
３３の中の制御回路１０１に供給し、第１２図な
いし第１６図で説明したように信号STB０〜３
を発生させ（第２０図の左端上部）、データバス
から順次、８ビツトづつのデータをシフトレジス
タ１０４のReg１，Reg２，Reg３に書込ませる。

一方、制御回路１０１は、この信号STB３の
発生をとらえ、シーケンスカウンタ３０３に
“49”をロードする。この信号STB３によるシー
ケンスカウンタ３０３の出力データを“49”にす
るための回路の一実施例を第２１図に、この回路
の動作を示すタイミングチヤートを第２２図に示
す。

こうしてシーケンスカウンタ３０３がＳ４９に
されると、この時点t_X（第１０図）で送信フレー
ムの処理が開始する。このＳ４９からＳ１２２ま
での送信フレームの処理は第８図で説明したDIO
モードの場合とほぼ同じであるが、このMPUモ
ードではシフトレジスタ１０４には既に伝送すべ
きデータが書込まれているから、Ｓ４９からＳ７
３までの間では何もせず、ただシフトレジスタ１
０４のQ₂₄にスタートビツト用の“１”を書き込
むだけである点がDIOモードのときと異なるだけ
である。

こうしてＳ１２２に達すると信号INITIALが
発生し、その後、Ｓ０からＳ２４までの最小時間
を含むアイドル状態に入る。つまり、MPUモー
ドでは、DIOモードのときと異なり、他のCIMか
らデータが受信されるのを待つのではなく、マイ
コンからシフトレジスタ１０４にデータの書込み
が終了したらシーケンスカウンタ３０３にデータ
４９を強制的にロードし、これにより自動的に送
信フレームの処理に入るようにしているのであ
る。

さて、こうしてCCU１０のCIM３３から送信
フレームの伝送が開始すれば、既に第８図で説明
したように、この送信データTXDがLCU側の
CIM３０〜３２によつて送信データRXDとして
受信処理され、そのうちのアドレスの一致した
CIMによつて折り返しデータが伝送されてくる
から、今度はそれが受信データRXDとしてCIM
３３に受信されるようになる。

このときの受信フレームの処理も、第８図にお
けるDIOモードの場合とほぼ同じで、ただMPU
モードではアドレスの一致状態をみない点が異な
るだけである。そして、Ｓ０からＳ４８になり、
シフトレジスタ１０４の中に受信データが格納し
終り、かつエラーが検出されなかつた場合には、
Ｓ４８のクロツクφ_Sにより信号WRITE STBが
立上ると、これにより第１７図〜第１９図で説明
したように割込要求信号が発生し、その後の
クロツクφ_Mにより信号INITIALが発生してこの
CIM３３はアイドル状態に入り、次に信号STB
３が発生するまでアイドル状態を保つ。

こうして割込要求信号が発生されると、
CCU１０内のマイコンはこの信号により割
込処理ルーチンにジヤンプし、シフトレジスタ１
０４から受信データの取込みを行なう。このとき
のシフトレジスタ１０４からのデータの取込み
は、スイツチ４００を用い、これに第１２図及び
第１３図で説明した回路から信号READ１〜３
を順次供給し、８ビツトのデータバスＤ０〜Ｄ７
を介してシフトレジスタ１０４のReg１，Reg
２，Reg３の順に行なわれるものであることは、
既に説明したとおりである。

ところで、この実施例では、既に第１７図で説
明したように、この信号はマスク可能に構成
されており、CCU１０のマイコンはReg０（第１
７図）に“１”を書き込んでおくことにより信号
IRQをマスクすることができる。

従つて、第２０図のように、信号STB３の発
生時点t_Xの前の信号STB０の発生時点（第２０
図の左下）に合わせてデータバスＤ０を“１”に
しておけば、信号MASKが“１”になり、その
後、信号WRITE STBが発生した時点でも割込
要求信号はマイコンに供給されず、これによ
りマイコンは必要に応じて所定の期間中、他の処
理を優先して行なうことができる。なお、このマ
スクの解除は第１７図から明らかなとおり、信号
STB０の発生時点でデータバスＤ０を“０”に
し、Reg０に“０”を書き込めばよい。

一方、CCU１０のマイコンは、こうして
のマスクを行なつていたときには、第１７図の信
号IRQを調べ、それが“１”になつていたらデー
タ受信が完了していたことになるのでシフトレジ
スタ１０４からデータの取込みを行ない、それが
“０”になつていたらデータの受信完了を待つ。
なお、信号はデータの取込みを行なうときに
発生する信号READ０により解除されることは
第１７図から明らかである。

ここで第２図のように、MPUモードに設定さ
れたCIM３３と、DIOモード（又はADモード）
に設定されたCIM３０〜３２との組合わせによ
るデータ伝送動作を状態遷移図で示すと第２３図
のようになる。

次に、CCU１０のマイコンによる伝送制御に
ついて説明する。

CCUのマイコンは、各LCUの負荷のうち、各
種のスイツチやセンサなどからデータを取り込
み、それに応じて各LCUの負荷のうちの各種の
ランプやアクチユエータなどを制御するためのデ
ータをそれぞれLCUに送り出す働きをするが、
さらに伝送システムに電源が投入されたときの起
動時における処理と、データ伝送が定常状態にあ
るときでの各LCUのCIMの動作の監視を行なう。

第２４図はCCU１０の一実施例で、５００は
セントラル・プロセツシング・ユニツト（CPU
という）５０２はプログラム格納用のリード・オ
ンリ・メモリ（ROMという）、５０４はデータ
格納用のランダム・アクセス・メモリ（RAMと
いう）、５０６はペリフエラル・インターフエー
ス・アダプタ（RIAという）、５０８は表示装置
（DISという）であり、その他、CPUモードに設
定されたCRM３３や光電変換モジユールＯ／Ｅ、
それに光フアイバケーブルOFからなる双方向伝
送路２０などは第１図及び第２図で説明したとお
りである。

次に、この第２４図の実施例の動作を第２５図
フローチヤートによつて説明する。

自動車のエンジンキースイツチがオンされるな
どしてデータ伝送システム全体に対する動作用の
電源が投入され、伝送動作が起動するとこのフロ
ーに従つて処理が開始し、最初のステツプS1（以
下、ステツプを省略して単にS1、S2などと記す）
に進む。

S1では、予め用意してあるシステム起動フラ
グをセツトする。

S2では、システム起動後、各LCUに対する
CCUからのデータの伝送が一巡したか否かを調
べ、結果がON、つまり、起動後、まだCCUから
データの伝送、即ち呼び掛けを受けていない
LCUが残つている間はＳ３に向い、そうでない
ときにはS9に向う。

S3では、システム起動後、CCUからのデータ
伝送が一度でも行なわれたか否かを調べ、最初の
伝送が否かを判断する、そして、結果がYESの
ときにはS4に、NOのときにはS10にそれぞれ進
む。

S4では、予め作成してROM５０２に格納して
ある特定の制御データを、これも予め定めておい
た特定のLCUに対して送信する。このときの特
定の制御データとは、データ伝送システムが起動
後CCUがLCUに接続されている負荷の状態を把
握（モニタ）し終わる迄の間に用いられる負荷制
御用のデータとなるものであり、従つて、それを
受信すべき特定のLCUにおける負荷の制御状態
が、システム起動時に相応しいものとなるような
データに定めておく。例えば、そのLCUの負荷
がランプであつたら、とにかくそれを消すための
データとなるようにしたり、ワイパーの動作が停
止されるようなデータとなるようにしておくので
ある。このS4の処理を終わつたらS5に進む。

S5では、LCUのいずれか一つからデータが伝
送されてきたか否かを調べ、結果がNOのときに
はS6に進み、結果がYESとなつたらS8にジヤン
プする。なお、LCUからCCUに伝送されるデー
タは、LCUに結合されている負荷のうちのスイ
ツチやセンサなどからの、それらの動作状態を表
わすデータとなつているので、これをモニタデー
タと呼ぶ。

S6では、S5での判断結果が続けて２回、NOと
なつたか否かを判断し、結果がYESとなつたら
S7に進み、結果がNOの間はS3の判断に戻る。

S7は、異常発生の警告処理を行ない、このと
き続けて２回、モニタデータを送信してこなかつ
たLCUに故障などによる異常が発生したことを
DIS５０８に表示させ、その後、S8に進む。

S8では、CCUから次にデータを送信すべき
LCUを次の番のものに定める処理を行なう。こ
のため、S4でシステム起動後、CCUから最初に
データを送出すべき特定のLCUを第１番とし、
それ以外のLCUに対して予め番号を付しておき、
順次指定し得るようにしておく必要があるのはい
うまでもない。なお、S8の後はS2の処理に戻る。

一方、S2での結果がYESになつたときにはS9
に進み、このS9の後とS3での結果がNOになつた
ときにはS10に進むが、まずS9では、システム起
動フラグをクリアするための処理が行なわれる。

また、S10では、各LCUから受信したモニタデ
ータに基づいて作成した、それぞれのLCU向け
の制御データを、対応するLCUに送信するため
の処理を行なう。なお、前述のS4とこのS10にお
ける送信処理は、マイコンのCPU５００から
CIM３３のシフトレジスタ１０４に対する24ビ
ツトのデータの書込が完了し、信号STB３が発
生したことにより自動的に開始すること、既に説
明したとおりである。

一方、CPU５００などからなるマイコンがS1
ないしS10にしたがつた動作を行なつていると
き、これに組合わされているCIM３３データを
受信すると、割込要求が発生し、既に第２０
図で説明したように、マイコンの処理はCIM３
３からのデータ取込のための割込処理にジヤンプ
する。そして、第２６図に示すように、この割込
処理の中で、CIM３３を介して各LCUから受信
したモニタデータに基づいて、その都度、新たに
制御データの作成処理を行ない、さらに、モニタ
データのうち必要なものをDIS５０８に表示させ
る処理を行なう。こうして割込処理の中で作成さ
れたデータが第２５図のS10の処理において対応
するLCUに向けて送信されることになるのであ
る。なお、割込要求をマスクしていたときに
は、マスク解除時での状態に応じた動作となるこ
とは既に説明したとおりである。

次に、これら第２５図、第２６図の処理が行な
われた結果について説明する。

まず、S2、S3、S4の存在により、電源投入後、
最初のデータ伝送動作は、特定のLCUに対する
特定の制御データの送出となる。

この結果、この特定のLCUに設けられている
負荷は、電源投入時での不定なデータによる異常
な制御状態から、この特定の制御データによる充
分に妥当な制御状態にされる。

一方、こうして電源投入後に１回でもモニタデ
ータが受信されれば、それに基づいた制御データ
の作成が可能になるため、それ以後、特定の
LCU以外のLCUにはS10でのデータ伝送によりか
なり妥当な制御データが送られることになり、こ
のことはデータ伝送回数が増加するにつれて強調
され、データ伝送回数がLCUの個数に近くなれ
ば定常状態とほとんど変らない、ほぼ完全な制御
状態を得ることができる。

従つて、この実施例によれば、電源投入時など
に負荷の制御状態が異常になるのを最小限に抑え
実用上ほとんど問題にならない制御を行なうこと
ができる。

次に、この実施例によれば、第２５図のS5、
S6、S7の存在により、CCUが或るLCUに対して
データを伝送した際、そのLCUからのモニタデ
ータが受信できなかつた場合には、CCUから再
び同じLCUに対するデータの送信動作が繰り返
され、これに応答してモニタデータが受信されれ
ば、偶発的な事情による一時的な異常としてその
まま次のLCUに対するデータ伝送に移行するが、
２回続けてモニタデータが受信されなかつたとき
には、そのLCUに故障などによる異常が発生し
たものと判断され、それがDIS５０８に表示され
ることになる。

従つて、この実施例によれば、データ伝送動作
中、全てのLCUのデータ応答動作に対する監視
が行なわれ、しかも異常発生に際しては、それが
一時的なものか否かの確認も自動的に行なわれる
ことになり、常に正確に異常発生の表示が行なえ
ることになる。なお、この第２５図の実施例で
は、S6での判断が２回続けて受信不能か否かと
なつているが、このときの回数は２回に限らず、
２回異常何回でもよい。例えば、ノイズ環境が不
良で、一時的なデータ伝送誤り発生の確率の高い
場合には３回、４回、或いは５回とし、反対に、
良好な環境のもとに設置され、偶発的なデータ伝
送誤り発生の確率が低い場合には、上記実施例に
示すように２回でも充分過ぎる場合もあるのはい
うまでもない。

ところで第２５図の実施例では、電源投入後、
最初にCCUからLCUに伝送されるデータが、特
定の一つのLCUに対してだけ予め用意してある
特定の制御データとなり、その他のLCUに対し
てはモニタデータに基づいて、その都度作成され
た制御データとなるが、全てのLCUに対応して、
それぞれ特定の制御データを用意しておき、それ
ぞれのLCUに対する第１回目の伝送に対しては、
それぞれのLCUごとに対応する特定のデータが
送信されるようにしてもよい。

次に、第２７図はCCU１０の他の一実施例で、
データ伝送系に含まれる負荷の数が多くなり、
LCUの中に複数個のCIMを必要とした場合など
に適した実施例について示したものであり、図に
おいて５１０，５１２，５１４はＯ／Ｅ（光電変
換モジユール）、２０ａ，２０ｂ，２０ｃはOFに
よる信号伝送路、３０ａ，３０ｂ，３１ａ，３１
ｂはDIOモード又はADモードに設定されたCIM
であり、その他は第２４図の実施例と同じであ
る。

Ｏ／Ｅ５１０，５１２，５１４はPIA５０６に
より選択制御され、複数本のOF２０ａ，２０ｂ，
２０ｃのうちの１本をCIM３３信号伝送路TX，
RXと結合させる働きをする。

各LCUにはそれぞれ複数個のCIM３０ａ，３
１ａ，３０ｂ，３１ｂを含み、それぞれ独立して
いるOF２０ａ，２０ｂ，２０ｃによつてCCUに
結合している。

なお、CPU５００としてはHD46802として知
られているICが、そしてPIA５０６には
HD46821として知られているICがそれぞれ用い
られ、このうちHD46802にはROMとRAMがビ
ルトインされているため、これらを外付として設
ける必要はない。

この実施例によれば、CPU５００などからな
るマイコンがPIA５０６を介してＯ／Ｅ５１２〜
５１４を選択制御し、CIM３３によりデータ伝
送を行なうべきLCUを指定することができるか
ら、それぞれのLCUごとに同じアドレスを付し
たCIMを設けることができ、LCU側のCIMの数
をアドレスの数より充分に多くすることができ、
データ伝送システムの機能を容易に拡大すること
ができる。

〔発明の効果〕

以上説明したように、本発明によれば、１個の
CCUと複数個のLCUを備え、CCUからの呼び掛
けに応じて各LCUとCCUとの間でのデータ伝送
が行なわれるようにしたデータ伝送システムにお
いて、電源投入時などのシステム起動時における
LCU側の負荷の誤動作を抑え、かつ、LCUの故
障に際しても正確に異常表示が行なわれるため、
負荷の異常動作を防止することができ、常に正し
いデータ伝送を行なうことができるデータ伝送シ
ステムを提供することができる。

【図面の簡単な説明】

第１図は自動車内集約配線システムの一例を示
す説明図、第２図は本発明によるデータ伝送シス
テムの一実施例を示すブロツク構成図、第３図は
各端末処理装置の一実施例を示すブロツク図、第
４図は第３図をさらに詳細にしたブロツク図、第
５図はデータ内容の一実施例を示す説明図、第６
図は伝送波形の一実施例を示す説明図、第７図は
モード選択の一実施例を示す説明図、第８図は
DIOモードにおける本発明の一実施例の動作を説
明するためのタイミングチヤート、第９図は本発
明による端末処理装置の一実施例をCPUモード
に設定して示した機能ブロツク図、第１０図は
CPUモードにおける伝送波形の一実施例を示す
説明図、第１１図は第９図の実施例をさらに詳細
に示した機能ブロツク図、第１２図及び第１３図
は信号処理回路の一実施例を示すブロツク図、第
１４図及び第１５図はその動作説明用のタイミン
グチヤート、第１６図はレジスタセレクト信号に
よる選択動作を示す説明図、第１７図は割込要求
信号発生回路の一実施例を示すブロツク図、第１
８図及び第１９図はその動作説明用のタイミング
チヤート、第２０図はCPUモードでの動作を説
明するためのタイミングチヤート、第２１図はカ
ウンタをセツトするための回路の一実施例を示す
ブロツク図、第２２図はその動作説明用のタイミ
ングチヤート、第２３図はCPUモードとDIOモ
ードの組合わせによるデータ伝送動作を表わす状
態遷移図、第２４図は中央処理装置の一実施例を
示すブロツク図、第２５図及び第２６図は中央処
理装置の動作を説明するためのフローチヤート、
第２７図は中央処理装置の他の一実施例を示すブ
ロツク図である。 １０……中央処理装置、２０……信号伝送路、
３０〜３２……端末処理装置、３３……通信制御
装置、４０……Ａ／Ｄ（アナログ・デイジタル変
換器）、５１〜５８……外部負荷、１０１……制
御回路、１０２……同期回路、１０３……アドレ
ス比較回路、１０４……シフトレジスタ、１０５
……Ｉ／Ｏバツフア、１０６……Ａ／Ｄ制御回
路、１０７……クロツク発生器、３０１……同期
回路、３０２……カウンタ、３０３……シーケン
スカウンタ、３０４……シーケンスデコーダ、３
０５……異常検出器、３０６……アドレスデコー
ダ、３０７……コンパレータ、３０８……エラー
検出回路、３１０……複合ゲート、３１１……エ
クスクルーシブオアゲート、３１２……アンドゲ
ート、３２０……シフトレジスタ、３２１……レ
ジスタ、３２２……ゲート、３２３……カウン
タ、３２４……Ａ／Ｄ制御用信号発生回路、３２
５……カウンタ、５００……CPU、５０２……
ROM、５０４……RAM、５０６……PIA、５０
８……表示装置。

Claims (1)

【特許請求の範囲】
1. １ 中央処理装置と端末処理装置とを備え、中央
   処理装置からの呼び掛けに応じて中央処理装置と
   端末処理装置相互間でのフレーム単位でのデータ
   の授受が開始されるようにしたデータ伝送システ
   ムにおいて、データ伝送システムの起動後上記中
   央処理装置が上記端末処理装置に接続されている
   負荷の状態を把握し終わる迄の期間に用いられる
   負荷制御用の特定の制御データを予め作成して保
   持する手段を上記中央処理装置に設け、データ伝
   送システムの起動後の上記期間に生じる端末処理
   装置に対する中央処理装置からの呼び掛けに際し
   て上記特定の制御データを上記端末処理装置に伝
   送するように構成したことを特徴とするデータ伝
   送システム。