JP2002041448A - バスシステム - Google Patents

バスシステム

Info

Publication number
JP2002041448A
JP2002041448A JP2000225701A JP2000225701A JP2002041448A JP 2002041448 A JP2002041448 A JP 2002041448A JP 2000225701 A JP2000225701 A JP 2000225701A JP 2000225701 A JP2000225701 A JP 2000225701A JP 2002041448 A JP2002041448 A JP 2002041448A
Authority
JP
Japan
Prior art keywords
data
bus
address
information
destination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000225701A
Other languages
English (en)
Other versions
JP4514916B2 (ja
Inventor
Osamu Ishikawa
修 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP2000225701A priority Critical patent/JP4514916B2/ja
Publication of JP2002041448A publication Critical patent/JP2002041448A/ja
Application granted granted Critical
Publication of JP4514916B2 publication Critical patent/JP4514916B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 アドレスバスとデータバスと、この双方に接
続される複数のデバイスからなるバスシステムにおい
て、スプリット方式のデータ転送処理を行う場合、デー
タ情報の転送先デバイスの受信状態により発生する、転
送元デバイスの転送処理における待ち時間を削減する 【解決手段】 データバスを、複数のデバイス4a、4
b、4c、4dの各々が出力のみ行う書き込み専用バス
2と、複数のデバイス4a、4b、4c、4dの各々が
入力のみ行う読み出し専用バス3とに分離し、書き込み
専用バス2と読み出し専用バス3とを接続するデータバ
ス接続手段5を設け、データバス接続手段5に、入力さ
れたデータ情報から転送先デバイスを識別するデバイス
識別手段50、転送データ情報を一時格納する記憶部5
1、および、データ情報の転送先デバイスの受信可否状
態を検知する手段52を備えたことにより、転送先デバ
イスの受信可否状態にかかわらず、転送元デバイスにお
けるデータ情報の出力処理を実行可能とした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体集積回路の内
部や、情報処理装置等のプリント基板上で用いられるバ
スシステムに関する。
【0002】
【従来の技術】近年、半導体集積回路や情報処理装置の
高速化に伴い、これらに使用されるバスシステムには、
バスサイクルを短くすることによるデータ転送速度の向
上と並び、バス使用効率の向上、および、バスに接続す
る個々のデータ処理ユニットがデータ転送処理に占有さ
れる時間の短縮が求められている。
【0003】一般にバスシステムはアドレスバスとデー
タバスとを有し、メモリ制御部やI/O制御部等の複数
のデータ処理ユニット(以下、デバイスと呼ぶ)を接続
している。
【0004】このようなバスシステムにおける最も基本
的な方式として、データを転送する際に、アドレス情報
をアドレスバスに対して、データ情報をデータバスに対
して各々時間的に重なり合って出力することにより転送
するインターロック式と呼ばれる転送方式がある。この
方式ではアドレスバス上にアドレス情報を出力している
状態で、そのアドレス情報に対応するデータ情報をデー
タバス上で転送する。すなわちこの方式では、アドレス
情報に対応するデータ情報の転送期間を通じてアドレス
情報が参照されるため、アドレス情報自体の転送が終わ
っても、データ情報の転送が終わるまで次のアドレス情
報の転送を開始することができない。
【0005】これを改良した方式として、アドレス情報
とデータ情報とを分離して独立に転送するスプリット方
式と呼ばれる転送方式がある。
【0006】後者の方式として「特開平5−20484
1」公報に開示されるものがある。図6にこの公報に示
すバスシステムにおいて、スプリット方式のデータ転送
を行った場合のタイミングチャートを示す。図6では、
アドレス情報A1とデータ情報D1の組からなる第1の
データ転送と、アドレス情報A2とデータ情報D2の組
からなる第2のデータ転送が順次行われる場合を示して
いる。この図では、第1のデータ転送におけるアドレス
情報A1の転送は、対応するデータ情報D1の転送が終
わるのを待たずに時刻t2で終了し、また、データ情報
D1の転送途中の時刻t4で第2のデータ転送における
アドレス情報A2の転送を開始している。このように、
同一のデータ転送におけるアドレス情報の転送とデータ
情報の転送とを時間的に重なり合って行う必要がなく、
各々の転送が分離され、独立に実行することが可能にな
っている。したがって、アドレスバスとデータバスがア
ドレス情報とデータ情報の各々の転送に占有される時間
を短縮でき、空いた時間を他のデータ転送に割り当てる
ことによって、アドレスバス、および、データバスの使
用効率を上げている。
【0007】通常、このようなバスシステムにおけるデ
バイス間のデータ転送は、データ情報の転送元デバイス
が転送先デバイスの状態を監視し、データ受信が可能で
あることを確認した後、データバスの使用権をデータバ
スの調停部から獲得して転送を開始するよう制御されて
いる。
【0008】
【発明が解決しようとする課題】しかしながら、このよ
うなバスシステムにおいて、データ情報の転送先がデー
タ処理能力の低いデバイスである場合や、一つのデバイ
スに対して多量のデータが短時間に入力された場合に、
転送先デバイスはその内部でデータを処理しきれず、転
送元デバイスから出力されるデータ情報を受信できない
状態が発生する。この時、データ情報の転送元デバイス
は、転送先デバイスのデータ受信が可能になるまで長時
間待たされ転送を開始できないのみでなく、複数のデバ
イスに対し順次データを転送する必要がある転送元デバ
イスでは、この間、別のデバイスに対する次のデータ転
送を行なうことができないため、デバイス内部のデータ
処理が滞り、そのデバイスが本来持っているデータ処理
能力が活かされずに制限されてしまう。その結果、バス
システム全体のデータ処理能力が下がってしまうという
課題があった。
【0009】
【課題を解決するための手段】本発明ではアドレスバス
およびデータバスを有するバスシステムにおいて、デバ
イス各々にデータ情報入力専用接続部とデータ情報出力
専用接続部とを独立して備え、データバスを、デバイス
各々のデータ情報出力専用接続部に接続するソースデー
タバスと、デバイス各々のデータ情報入力専用接続部に
接続するデスティネーションデータバスとに分離した。
さらに、ソースデータバスとデスティネーションデータ
バスの間に、記憶部を内蔵するバス接続手段を設け、バ
ス接続手段に、入力されたデータ情報から転送先を識別
するデバイス識別手段と、データ転送先の受信可否状態
を検知するデバイス状態検知手段を備えたことにより、
データ情報の転送元デバイスは転送先デバイスの状態に
かかわらず、バス接続手段にデータ情報を出力し、転送
先デバイスが受信可能になるまでの待ち時間を削減する
ことができる。
【0010】
【発明の実施の形態】実施の形態 図1は本発明の実施の形態を説明するためのバスシステ
ムのブロック図である。
【0011】本実施の形態におけるバスシステムは、ア
ドレスバス1、ソースデータバス2およびデスティネー
ションデータバス3から構成される合計3系統のバス配
線、第1デバイス4a、第2デバイス4b、第3デバイ
ス4c、第4デバイス4d、データバスブリッジ5、お
よび、バス調停部6とで構成される。以下、デバイス4
a、4b、4c、4dのように同一の構成を持つものは
添字のアルファベットを省いた番号で総称し、例えば第
1デバイス4aから第4デバイス4dを総称してデバイ
ス4と呼ぶこととする。
【0012】アドレスバス1は、アドレス自体を伝送す
る24本の配線に、データ転送の転送元および転送先を
含む個別属性を伝送する8本の拡張配線を加えた、合計
32本の配線を有する。このアドレスバス1を介して、
デバイス4の任意の2つの間で、アドレス自体と個別属
性からなるアドレス情報が双方向に伝送される。
【0013】ソースデータバス2は、デバイス4から出
力されるデータ自体を伝送する16本の配線に、データ
転送の転送元および転送先を含む個別属性を伝送する8
本の拡張配線を加えた、合計24本の配線を有する。こ
のソースデータバス2上では、データ自体と個別属性か
らなるデータ情報がデバイス4の任意の1つからデータ
バスブリッジ5へ伝送される。
【0014】デスティネーションデータバス3は、デー
タバスブリッジ5から出力されるデータ自体を伝送する
16本の配線に、データ転送の個別属性を伝送する8本
の拡張配線を加えた、合計24本の配線を有する。この
デスティネーションデータバス3上では、データ情報が
データバスブリッジ5からデバイス4の選択された1つ
へ伝送される。
【0015】これらバス1、2、3の配線本数は用いら
れるデータ量、又は、接続されるデバイスのビット幅等
に合わせて設定される。
【0016】デバイス4は一例として、I/O制御部、
データ処理部、メモリ制御部、CPUインターフェース
部等であり、アドレスバス1、ソースデータバス2、デ
スティネーションデータバス3の各々に接続される。
【0017】デバイス4の各々は、アドレスバス1に対
しアドレス情報を双方向に入出力する入出力兼用端子を
持つ。アドレスバス1と入出力兼用端子を介して接続し
ているデバイス4は通常入出力兼用端子を入力方向にし
た状態で待機し、アドレス情報をアドレスバス1へ出力
する場合、1つの選択されたデバイス(ソースデバイ
ス)からのアドレス情報のみが出力されるよう制御され
る。
【0018】また、デバイス4の各々はソースデータバ
ス2に対しデータ情報の出力のみ行い、デスティネーシ
ョンデータバス3からデータ情報の入力のみ行う。すな
わち、各々のデバイス4側から見て、アドレスバス1は
入出力兼用バス、ソースデータバス2は出力専用バス、
デスティネーションデータバス3は入力専用バスであ
る。
【0019】なお、デバイス4の内、以下のように機能
が限定されるものは、アドレスバス1との双方向接続、
および、ソースデータバス2、デスティネーションデー
タバス3との片方向接続の全ての接続を行う必要はな
い。一般にスレーブデバイスと呼ばれ、自らデータ転送
を要求せず、他のデバイスからのデータ転送の要求にの
み応答するメモリ制御部のようなデバイスでは、アドレ
スバス1との接続は入力方向のみでよい。また、バスシ
ステムの外部へ出力するデータのみを扱う出力制御部の
ように、ソースデータバス2に対してデータ出力を行わ
ないデバイスはソースデータバス2に接続する必要はな
い。さらに、ROM(読み出し専用メモリ)制御部のよ
うに、デスティネーションデータバス3からデータ入力
を行わないデバイスはデスティネーションデータバス3
に接続する必要はない。
【0020】さらに、各々のデバイスは、データバスブ
リッジ5がその入力に接続されたソースデータバス2上
に出力されるデータ情報を受けられる状態にあるか否か
を示すデータバスバッファステータス信号17を入力す
る一方、各々のデバイス4a、4b、4c、4dが現在
デスティネーションデータバス3からデータ情報を受け
られる状態にあるか否かを示すデバイスステータス信号
18a、18b、18c、18dをデータバスブリッジ
5に対して出力する。
【0021】デバイス4は、それぞれデバイス入出力部
40、アドレス情報記憶部41、デバイスID記憶部4
2、および、これらの状態を検知し動作を制御する図示
せぬデバイス制御部を有する。なお、各々のデバイス4
に対応するデバイス入出力部40、アドレス情報記憶部
41、デバイスID記憶部42は、そのデバイスの添字
のアルファベットをつけて呼び、例えば、第1デバイス
4aのデバイス入出力部を40aとする。
【0022】デバイス入出力部40は、図示せぬデバイ
ス制御部およびデバイスID記憶部42から転送先を示
すアドレス自体と、転送元および転送先を含むデータ転
送の個別属性とを入力し、これらからアドレス情報を生
成してアドレスバス1へ出力する。さらに、このデバイ
スがリード処理の要求元である場合、生成したアドレス
情報をアドレス情報記憶部41へ出力する。これは、リ
ード処理を要求したデバイスに対してデータ情報を返す
のは、アドレス情報の転送先デバイスであり、返された
データ情報がこのデバイスが要求したリード処理の応答
であることを確認するために行う。また、他のデバイス
からアドレスバス1に出力されたアドレス情報を入力
し、そのアドレス情報の転送先が当デバイスのものであ
るか否かを判別し、当デバイス宛であった場合にアドレ
ス情報記憶部41にそのアドレス情報を出力すると共に
デバイス制御部に対しアドレス情報を受け取ったことを
通知する。また、デバイス制御部およびデバイスID記
憶42から転送するデータ自体とデータ転送の個別属性
とを入力し、これらからデータ情報を生成してソースデ
ータバス2へ出力する一方、デスティネーションデータ
バス3に出力されたデータ情報を入力し、そのデータ情
報の転送先が当デバイスのものであるか否かを判別し、
当デバイス宛のデータ情報をデバイス制御部に対して出
力する。
【0023】アドレス情報記憶部41は、デバイス入出
力部40で当デバイス宛と判別されたアドレス情報、お
よび、当デバイスが要求したリード処理を示すアドレス
情報を一時記憶するためのメモリである。本実施の形態
では、アドレス自体の24ビットとデータ転送の個別属
性を示すの8ビットを合計したアドレス情報の32ビッ
トを1組とし、このアドレス情報の2組分を記憶する容
量を持つ。この容量は、あるデータ転送が終了する前に
別のデータ転送が開始された場合に、後者のアドレス情
報を受け付け可能とするためである。アドレス情報記憶
部41に格納されたアドレス情報は、そのアドレス情報
に対応するデータ情報が当デバイスに転送された後、デ
バイス制御部によって削除される。
【0024】デバイスID記憶部42は、そのデバイス
を他のデバイスと識別するための番号であるデバイスI
Dを格納しておくためのメモリである。これに格納され
たデバイスIDにより、他のデバイスと識別される。本
実施の形態では、第1デバイス4aのデバイスIDは”
0”、第2デバイス4bのデバイスIDは”1”、第3
デバイス4cのデバイスIDは”2”、第4デバイス4
dのデバイスIDは”3”と固定の番号とする。このデ
バイスIDは、常に固定の識別番号をとる必要は無く、
例えば、バスシステムの起動時や初期化時などに、デバ
イス毎に重複しないよう割り付けてもよい。
【0025】データバスブリッジ5は、ソースデータバ
ス2とデスティネーションデータバス3とを接続し、ソ
ースデータバス2上に複数のデバイスの中から選択的に
出力されるデータ情報を入力し、一時保存した後、デス
ティネーションデータバス3を介して転送先デバイスへ
データ情報を出力する。
【0026】データバスブリッジ5は、データバス入出
力部50、データバッファ51、および、入出力制御部
52とを有する。
【0027】データバス入出力部50は、ソースデータ
バス2からデータ情報を入力し、データバッファ51へ
出力すると共に、入力したデータ情報に含まれる個別属
性から転送先を示す部分を分離して入出力制御部52に
出力する。また、入出力制御部52の指示により、デー
タバッファ51に格納されているデータ情報を読み出
し、このデータ情報を転送先デバイスに対して出力する
データ情報に変換してデスティネーションデータバス3
へ出力する。なお、ソースデータバス2から入力するデ
ータ情報とデスティネーションデータバス3に出力する
データ情報とを同一形式とし、データバッファ51から
読み出したデータ情報をそのままデスティネーションデ
ータバス3に出力するようにしてもよい。
【0028】データバッファ51は入力と出力とを並行
して実行可能な構成を持つ記憶手段であり、このような
構成を持つ記憶手段の例として、入力と出力とが独立に
制御されるデュアルポートメモリやFIFOメモリ、あ
るいは、2つの部分から成る記憶手段を交代に使用する
トグルバッファ等が挙げられる。これらの記憶手段の記
憶容量もしくは段数は、あるデータ転送が完了していな
い場合でも次のデータ転送のデータを受け付けられるよ
うに、一度に転送されるデータの長さの少なくとも2倍
以上あることが好ましい。
【0029】入出力制御部52は、デバイス4の各々か
ら出力されるデバイスステータス信号18a、18b、
18c、18dを入力し、デバイス4の各々が現在デス
ティネーションデータバス3上に出力されるデータ情報
を受けられる状態にあるか否かを判断する。また、デー
タバッファ51の空き容量を監視することによりソース
データバス2からデータ情報を受けられるか否かを判断
し、この判断結果をデバイス4の各々に対してデータバ
スバッファステータス信号17として出力する。
【0030】このデータバスブリッジ5を持つことによ
り、ソースデータバス2とデスティネーションデータバ
ス3を用いて異なるデータ情報を時間的に重なり合って
伝送することができる。
【0031】バス調停部6は、アドレスバス調停部61
とソースデータバス調停部62とを有し、各デバイス4
の使用権要求の調停をアドレスバス1とソースデータバ
ス2の各々に対し独立して行う。なお、デスティネーシ
ョンデータバス3にデータ情報を出力するものはデータ
バスブリッジ5のみであるため、デスティネーションデ
ータバス3に対する使用権要求の調停は不要である。
【0032】アドレスバス調停部61は、各デバイス4
a、4b、4c、4dから出力されるアドレスバス使用
権要求信号であるABREQ11a、ABREQ11
b、ABREQ11c、ABREQ11dを入力する。
また、これらの信号の各々に対応するアドレスバス使用
許可信号ABGNT12a、ABGNT12b、ABG
NT12c、ABGNT12dをデバイス4a、4b、
4c、4dにそれぞれ出力する。以下、4本のアドレス
バス使用権要求信号を総称する場合にABREQ11、
4本のアドレスバス使用許可信号を総称する場合にAB
GNT12と各々呼ぶ。
【0033】アドレスバス調停部61は、デバイス4の
各々から出力されるアドレスバス使用権要求信号ABR
EQ11に対し、アドレスバス1の使用状態を元に判断
し、以下のように、選択的に1つのデバイスにのみアド
レスバス1の使用許可を表す論理を出力する。
【0034】アドレスバス1が使用されていない状態
で、あるデバイスが単独でアドレスバス1の使用権を要
求した場合、そのままアドレスバス1の使用を許可す
る。アドレスバス1が使用されておらず、複数のデバイ
スが同時にアドレスバス1の使用権を要求した場合、優
先度のもっとも高いデバイスのみにアドレスバス1の使
用を許可する。優先度を判断する方式には、デバイス毎
に固定の重み付けをつけたプライオリティエンコーダを
用いるものや、各デバイスに対し順番にバス使用権をあ
たえるラウンドロビン方式等が知られている。アドレス
バス1が既に使用されている場合には、現在アドレスバ
ス1の使用許可を与えられているデバイスが使用権要求
を解除するまで、他のデバイスに対し新たにアドレスバ
ス1の使用権を与えない。したがって、アドレスバス1
に双方向で接続しているデバイスは、アドレス使用権を
持ったデバイスのみアドレスバス1へ出力し、その間他
のデバイスはアドレスバス1上のアドレス情報を入力し
ながら待機するよう制御される。
【0035】ソースデータバス調停部62は、デバイス
4a、4b、4c、4dから各々出力されるソースデー
タバス使用権要求信号であるSDBREQ13a、SD
BREQ13b、SDBREQ13c、SDBREQ1
3dを入力する。また、これらの信号の各々に対応する
ソースデータバス使用許可信号であるSDBGNT14
a、SDBGNT14b、SDBGNT14c、SDB
GNT14dをそれぞれのデバイス4a、4b、4c、
4dに出力する。以下、4本のソースデータバス使用権
要求信号を総称する場合にSDBREQ13、4本のソ
ースデータバス使用許可信号を総称する場合にSDBG
NT14と各々呼ぶ。
【0036】ソースデータバス調停部62は、デバイス
4の各々から出力されるソースデータバス使用権要求信
号SDBREQ13に対し、バスの使用状態を元に判断
し、アドレス調停部61と同様、所定の調停を行い、選
択的に1つのデバイスにのみソースデータバス2の使用
許可の論理を表す信号を出力する。
【0037】本構成を用いたデータ転送処理は、以下の
ように行われる。
【0038】アドレスバス1を用いた転送処理の要求デ
バイスから応答デバイスに対するアドレス情報の転送
と、ソースデータバス2を用いた転送元デバイス(ソー
スデバイス)からデータバスブリッジ5へのデータ情報
の転送と、デスティネーションデータバス3を用いたデ
ータバスブリッジ5から転送先デバイス(デスティネー
ションデバイス)へのデータ情報の転送の3段階で行わ
れる。
【0039】図1の第1デバイス4aから第2デバイス
4bへデータを転送する場合(第1デバイス4aから第
2デバイス4bへのライト処理)を例として説明する。
第1デバイス4aは、まず、デバイス入出力部40aで
第2デバイス4bのアドレスと転送元(第1デバイス4
a)および転送先(第2デバイス4b)を含む転送の個
別属性とからアドレス情報を生成し、アドレスバス1に
出力する。この間、他のデバイスは、アドレスバス1に
出力されたアドレス情報を入力し、それぞれのデバイス
入出力部40b、40c、40dでこのアドレス情報が
そのデバイス宛のものであるか否かを判別する。第2デ
バイス4bは、このアドレス情報が第2デバイス4bに
対するものと判別し、このアドレス情報をアドレス情報
記憶部41bに格納する。
【0040】次に、第1デバイス4aは、デバイス入出
力部40aで転送するデータ情報を生成し、ソースデー
タバス2に出力する。ソースデータバス2に出力された
データ情報は、データバスブリッジ5のデータバス入出
力部50を介してデータバッファ51に格納される。次
に、データバスブリッジ5はデータバッファ51に格納
されたデータ情報をデータバス入出力部50を介してデ
スティネーションデータバス3上に出力する。第2デバ
イス4bは、デスティネーションデータバス3上に出力
されたデータ情報をデバイス入出力部40bを介してデ
バイス4b内の図示せぬデバイス制御部に出力する。
【0041】このようにして第1デバイス4aから第2
デバイス4bに対して行ったライト処理が完了する。
【0042】図2(a)に本実施の形態で用いるアドレ
スバス1、ソースデータバス2、デスティネーションデ
ータバス3を用いて転送されるアドレス情報、ソースデ
ータ情報、デスティネーションデータ情報の構成例を、
図2(b)にアドレスタグ1b、ソースデータタグ2
b、デスティネーションデータタグ3bの内容の一例を
それぞれ示す。なお、アドレスタグ1bは前述したアド
レス情報の転送元と転送先を含む個別情報の詳細例を示
し、ソースデータタグ2b、デスティネーションデータ
タグ3bは、各々前述したデータ情報の転送元や転送先
を含む個別属性の詳細例を示すものである。
【0043】また、一般にデータ転送はデータバスの幅
に合わせたビット幅で行うことが効率的である。したが
って、図2(b)に示す各タグの内容の一例では使用し
ていないビットを未使用と記述しており、各バスの幅に
合わせるため任意の値を詰めている。
【0044】各デバイス4a、4b、4c、4dからア
ドレスバス1に出力されるアドレス情報は、アドレスバ
ス1の配線と対応して、図2(a)に示すように24ビ
ットのアドレス1aと、以下に示す8ビットのアドレス
タグ1bで構成される。アドレスタグ1bは、アドレス
バス1の拡張配線を用いてアドレス1a自体と同期して
転送される。アドレスタグ1bは、図2(b)に示すよ
うにリード処理もしくはライト処理の要求元(アドレス
情報の転送元)となるデバイスの識別符号である転送元
デバイスID、リード処理もしくはライト処理の要求先
(アドレス情報の転送先)となるデバイスの識別符号で
ある転送先デバイスID、連続転送ワード数、および、
リード処理とライト処理の区別で構成される情報の一部
もしくは全部を持つ。
【0045】ソースデータバス2に出力されるデータ情
報は、ソースデータバス2の配線と対応して、16ビッ
トのソースデータ2aと、以下に示す8ビットのソース
データタグ2bとで構成される。ソースデータタグ2b
は、ソースデータバス2の拡張配線を用いてソースデー
タ2a自体と同期して転送される。ソースデータタグ2
bは、データ情報の転送元となるデバイスの識別符号で
ある転送元デバイスID、データ情報の転送先となるデ
バイスの識別符号である転送先デバイスID、連続転送
ワード数、および、リード処理とライト処理の区別の一
部もしくは全部を持つ。
【0046】デスティネーションデータバス3に出力さ
れるデータ情報は、デスティネーションデータバス3の
配線と対応して、16ビットのデスティネーションデー
タ3aと、以下に示す8ビットのデスティネーションデ
ータタグ3bとで構成される。デスティネーションデー
タタグ3bは、デスティネーションデータバス3の拡張
配線を用いてデスティネーションデータ3aと同期して
転送される。デスティネーションデータタグ3bは、デ
ータ情報の転送元となるデバイスの識別符号である転送
元デバイスID、データ情報の転送先となるデバイスの
識別符号である転送先デバイスID、連続転送ワード
数、および、リード処理とライト処理の区別の一部もし
くは全部を持つ。
【0047】ここで、連続転送ワード数は1回のリード
処理又はライト処理で続けて転送するデータの数を示
す。本実施の形態では、ソースデータバス2、デスティ
ネーションデータバス3上で、1バスクロック周期に1
単位(以降、1ワードと呼ぶ)のデータを転送するもの
とし、4ワードのデータを続けて転送する場合には、連
続転送ワード数に4を指定する。
【0048】以下、デバイス4のデバイス入出力部4
0、および、データバスブリッジ5のデータバス入出力
部50における、図2に示した各タグ情報の判別および
生成の手順をデバイス入出力部40、および、データバ
ス入出力部50の内部構成例と共に示す。
【0049】図3にデバイス4のデバイス入出力部40
の内部構成例を示したブロック図を示す。デバイス入出
力部40は、アドレス情報生成部401、アドレス情報
判別部402、ソースデータ情報生成部403、デステ
ィネーションデータ情報判別部404とからなる。
【0050】アドレス情報生成部401は、デバイス制
御部より転送元デバイスIDを除くアドレスタグと、転
送先デバイスに対するアドレスを入力し、これにデバイ
スID記憶部42から入力するデバイスIDをアドレス
タグの転送元デバイスIDとして加えることにより、ア
ドレス情報(アドレス1aとアドレスタグ1bの組)を
生成してアドレスバス1に出力する。また、当デバイス
がリード処理の要求元である場合には、このアドレス情
報をアドレス情報記憶部41に格納する。
【0051】アドレス情報判別部402は、他のデバイ
スからアドレスバス1に出力されたアドレス情報(アド
レス1aとアドレスタグ1bの組)を入力し、アドレス
タグ1b内の転送先デバイスIDと当デバイスのデバイ
スID記憶部42から入力するデバイスIDと比較し、
一致した場合、入力したアドレス情報を当デバイスのア
ドレス情報記憶部41に格納する。
【0052】ソースデータ情報生成部403は、デバイ
ス制御部から転送先デバイスに転送するデータおよび転
送元デバイスIDを除くソースデータタグを入力し、こ
れにデバイスID記憶部42から入力するデバイスID
をソースデータタグの転送元デバイスIDとして加える
ことにより、データ情報(ソースデータ2aとソースデ
ータタグ2bの組)を生成し、ソースデータバス2に出
力する。
【0053】デスティネーションデータ情報判別部40
4は、データバスブリッジ5からデスティネーションデ
ータバス3に出力されたデスティネーションデータ情報
(デスティネーションデータ3aとデスティネーション
データタグ3bの組)を入力し、デスティネーションデ
ータタグ3b内の転送先デバイスIDと当デバイスのデ
バイスID記憶部42から入力するデバイスIDと比較
し、一致した場合、入力したデスティネーションデータ
情報を当デバイスの図示せぬデバイス制御部に出力す
る。
【0054】図4にデータバスブリッジ5のデータバス
入出力部50の内部構成を示したブロック図を示す。デ
ータバス入出力部50は、ソースデータ情報判別部50
1とデスティネーションデータ情報生成部502とから
なる。
【0055】ソースデータ情報判別部501は、ソース
データバス2に出力されたソースデータ情報(ソースデ
ータ2aとソースデータタグ2bの組)を入力し、記憶
部51へ格納すると共に、ソースデータ情報のソースデ
ータタグ2bの部分から転送先デバイスIDを分離し入
出力制御部52に出力する。入出力制御部52は、この
転送先デバイスIDが示すデバイスを転送先とするデー
タ情報が記憶部51に格納されたことを検知し、対応す
る転送先デバイスから出力されるデバイスステータス信
号18がデータ情報を受信可能である論理を示していれ
ば、デスティネーションデータ情報生成部502に対し
データ情報が出力可能であることを通知する。
【0056】デスティネーションデータ情報生成部50
2は、入出力制御部51から前記の通知を受け取ると記
憶部51に格納されたデータ情報からデスティネーショ
ンデータ情報(デスティネーションデータ3aとデステ
ィネーションデータタグ3bの組)を生成してデスティ
ネーションデータバス3に出力する。
【0057】図5は、本実施の形態の動作を示すタイミ
ングチャートである。以下図5を用いて図1、図3、お
よび、図4を参照しつつ転送処理の動作を説明する。こ
こでは、第1デバイス4aから第2デバイス4bへのデ
ータ転送処理と、第2デバイス4bから第3デバイス4
cへのデータ転送処理が連続して行われる場合の動作を
示している。
【0058】図5のタイミングチャートにおいて、デー
タ転送は、デバイス4a、4b、4c、4d、データバ
スブリッジ5、および、バス調停部6の全てに入力され
る図1には示していないバスクロック信号CLKを時間
の基準にして制御される。
【0059】また、図5(a)におけるアドレス1aと
アドレスタグ1b、図5(b)におけるソースデータ2
aとソースデータタグ2b、図5(c)におけるデステ
ィネーションデータ3aとデスティネーションデータタ
グ3bは、各々アドレスバス1、ソースデータバス2、
デスティネーションデータバス3の配線に出力される信
号を分けて表記したものである。
【0060】さらに、図示はしないが、アドレスタグ1
b、ソースデータタグ2b、デスティネーションデータ
タグ3bの各々には、連続転送ワード数として4ワード
が指定してあるものとする。
【0061】また、およびの記号は、各バス使用権
要求、許可、アドレス、データが下記の処理の何れかに
よるものであることを示している。
【0062】図5では、以下の処理を連続して行ってい
る。
【0063】 第1デバイス4aが第2デバイス4b
に対して行うライト処理 第2デバイス4bは、第1デバイス4aがソースデータ
バス2へ出力したデータをデータバスブリッジ5を介し
て、デスティネーションデータバス3から入力する。
【0064】 第2デバイス4bが第3デバイス4c
に対して行うライト処理 第2デバイス4bがソースデータバス2へデータを出力
し、データバスブリッジ5、および、デスティネーショ
ンデータバス3を介して第3デバイス4cへ入力させ
る。
【0065】すなわち、第2デバイス4bから見ると、
における入力処理、における出力処理を連続して行
った場合を示している。また、第2デバイス4bは、図
5の時刻t1からt6の間でデスティネーションデータ
バス3からデータ情報を受信不可能な状態であり、時刻
t6以降で受信可能な状態になる。
【0066】の第1デバイス4aが第2デバイス4b
に対して行うライト処理は、以下の順序で実行される。
【0067】(1)第1デバイス−第2デバイス間ライ
ト要求 第1デバイス4aから第2デバイス4bへアドレス転送
を行う区間 (図5(a)に示す時刻t1から時刻t4の間) (2)第1デバイス−データバスブリッジ間データ転送 第1デバイス4aからデータバスブリッジ5へデータ転
送を行う区間 (図5(b)に示す時刻t1から時刻t7の間) (3)データバスブリッジ−第2デバイス間データ転送 データバスブリッジ5から第2デバイス4bへデータ転
送を行う区間 (図5(c)に示す時刻t7から時刻t11の間) ここで(1)、(2)、(3)の番号は、それぞれ、図
5(a)、図5(b)、図5(c)の部分にそれぞれ記
述している区間の番号と対応している。
【0068】以下、(1)、(2)、(3)の各部分の
詳細動作を説明する。 (1)第1デバイス−第2デバイス間ライト要求 ライト処理の要求元となる第1デバイス4aは、アドレ
スバス調停部61に対し、アドレスバス使用権要求信号
ABREQ11aを有効(”1”)にして、アドレスバ
ス1の使用権を要求する(図5(a)の時刻t1)。
【0069】アドレスバス調停部61は現在のアドレス
バス1の使用状況を確認し、所定の調停を行った後、第
1デバイス4aに対し、アドレスバス使用許可信号AB
GNT12aを有効(”1”)にして、アドレスバス1
の使用権を与える(図5(a)の時刻t2)。
【0070】第1デバイス4aは、アドレスバス使用権
要求信号ABREQ11aを有効にしていてかつアドレ
スバス使用許可信号ABGNT12aが有効になったこ
とを検出すると、すなわち、第1デバイス4aがアドレ
スバス1の使用権を獲得した時、アドレスバス1上にア
ドレス1aおよびアドレスタグ1bの出力を開始する
(図5(a)の時刻t3)。第1デバイス4aがアドレ
スバス1の使用権を獲得している間、その他のデバイス
は、アドレスバス1上の情報、すなわちアドレス1aと
アドレスタグ1bとを入力しながら待機している。アド
レスタグ1bには、転送元デバイスIDが”0”、転送
先デバイスIDが”1”、リード処理とライト処理の区
別が”ライト処理”という情報、すなわち、第1デバイ
ス4aから第2デバイス4bへのライト要求であるとい
う情報が含まれる。したがって、ライト処理の要求先デ
バイスに指定されている第2デバイス4bは、デバイス
入出力部40b内のアドレス情報判別部402bで第1
デバイス4aからライト要求があることを検知し、アド
レス情報記憶部41bにアドレス1aおよびアドレスタ
グ1bを格納する(図5(a)の時刻t4)。
【0071】第1デバイス4aは、アドレスバス使用許
可信号ABGNT12aが有効であることを検出した時
点で、アドレスバス調停部61に対し、アドレスバス使
用権要求信号ABREQ11aを無効(”0”)にし
て、アドレスバス1の使用権を放棄する(図5(a)の
時刻t3)。アドレスバス調停部61は、アドレスバス
使用権要求信号ABREQ11aが無効(”0”)にな
ったことを検出すると、アドレスバス使用許可信号AB
GNT12aを無効(”0”)にして、第1デバイス4
aに対するアドレスバス1の使用権を取り消す(図5
(a)の時刻t4)。
【0072】(2)第1デバイス−データバスブリッジ
間データ転送 第1デバイス4aは、データバスブリッジ5の入出力制
御部52から出力されるデータバスバッファステータス
信号17を確認し、データバッファ51がソースデータ
情報を受け取ることが可能である論理が出力されていれ
ば、ソースデータバス調停部62に対し、ソースデータ
バス使用権要求信号SDBREQ13aを有効(”
1”)にし、ソースデータバス2の使用権を要求する
(図5(b)の時刻t1)。
【0073】ソースデータバス調停部62は所定の調停
を行った後、第1デバイス4aに対し、ソースデータバ
ス使用許可信号SDBGNT14aを有効(”1”)に
し、ソースデータバス2の使用許可を与える(図5
(b)の時刻t2)。第1デバイス4aは、ソースデー
タバス2の使用権を獲得すると、ソースデータバス2上
にソースデータ2aの出力(図5(b)の時刻t3から
時刻t7の間)、および、ソースデータタグ2bの出力
(図5(b)の時刻t3から時刻t4の間)を行う。な
お、第1デバイス4aは、ソースデータ2aを出力して
いる間、ソースデータタグ2bを出力し続けてもよい。
データバスブリッジ5はソースデータバス2上のソース
データ2aの先頭ワードおよびソースデータタグ2bを
データバス入出力部50のソースデータ情報判別部50
1で判別し、データバッファ51に双方を格納すると共
にソースデータタグ2bに含まれる転送先デバイスID
を入出力制御部52に通知し(図5(b)の時刻t
4)、入出力制御部52は転送先が第2デバイス4bで
あるデータ情報がデータバッファ51に格納されたこと
を検知する。以降、ソースデータ2aの後続の3ワード
は、バスクロックCLK毎に順次データバッファ51に
格納される。
【0074】第1デバイス4aは、ソースデータバス2
へ出力するデータのワード数に対応する期間(図5では
バスクロック4周期分)ソースデータバス使用許可信号
SDBGNT14aが有効であったことを検出すると、
ソースデータバス調停部62に対し、ソースデータバス
使用権要求信号SDBREQ13aを無効(”0”)に
して、ソースデータバス2の使用権を放棄する(図5
(b)の時刻t6)。ソースデータバス調停部62は、
ソースデータバス使用権要求信号SDBREQ13aが
無効(”0”)になったことを検出すると、ソースデー
タバス使用許可信号SDBGNT14aを無効(”
0”)にして、第1デバイス4aに対するソースデータ
バス2の使用権を取り消す(図5(b)の時刻t7)。
【0075】(3)データバスブリッジ−第2デバイス
間データ転送 データバスブリッジ5の入出力制御部52は、ソースデ
ータ情報判別部501からの通知により、転送先が第2
デバイス4bであるデータ情報がデータバッファ51に
格納されたことを検知すると、デスティネーションデー
タ3aおよびデスティネーションデータタグ3bの転送
先である第2デバイス4bが出力するデバイスステータ
ス信号18bがデスティネーションデータ情報を取り込
むことが可能であるか否かを確認する。図5(c)の時
刻t4において第2デバイス4bはデスティネーション
ステータス信号18bにデスティネーションデータ情報
が受信不可である論理を出力しているため、データバス
ブリッジ5はデバイスステータス信号18bが受信可能
となるまでデスティネーションデータバス3に対する出
力を保留する。図5(c)の時刻t7においてデバイス
ステータス信号18bが受信可能である論理が出力され
たことを検出すると、データバスブリッジ5は、データ
バッファ51内からデータ情報を読み出し、データバス
入出力部50内のデスティネーションデータ情報生成部
502を介してデスティネーションデータバス3上にデ
スティネーションデータ3aの出力(図5(c)の時刻
t7から時刻t11の間)、および、デスティネーショ
ンデータタグ3bの出力(図5(c)の時刻t7から時
刻t8の間)を行う。なお、データバスブリッジ5は、
デスティネーションデータ3aを出力している間、デス
ティネーションデータタグ3bを出力し続けてもよい。
ここでデータバスブリッジ5が出力するデスティネーシ
ョンデータタグ3bは、図5(b)の時刻t4でデータ
バッファ51に格納したソースデータタグ2bを元にし
ており、一例としては、ソースデータタグ2bをそのま
まデスティネーションデータタグ3bとして出力する。
【0076】デスティネーションデータバス3上に出力
されたデスティネーションデータ3aおよびデスティネ
ーションデータタグ3bは、第2デバイス4bのデステ
ィネーションデータ情報判別部404bに入力される
(図5(c)の時刻t7から時刻t11の間)。第2デ
バイス4bは図5(a)の時刻t4でアドレス情報記憶
部41bに格納されていたアドレス情報のアドレスタグ
1bと入力したデスティネーションデータタグ3bとを
照合し、受け取ったデスティネーションデータ情報に対
応したアドレス情報をデータ転送終了後に破棄する。
【0077】以上の動作での第1デバイス4aが第2
デバイス4bに対して行うライト処理が終了する。
【0078】このように、データ情報の転送元である第
1デバイス4aは、転送先である第2デバイス4bが図
5の時刻t6まで受信不可状態であっても、データバス
ブリッジ5に対してデータ情報を出力し、第2デバイス
が受信可能状態になるのを待たずにデータ情報の出力を
終えることができる。
【0079】これに続いて、の第2デバイス4bが第
3デバイス4cに対して行うライト処理は、以下の順序
で実行される。
【0080】 (4)第2デバイス−第3デバイス間ライト要求 第2デバイス4bから第3デバイス4cへアドレス転送
を行う区間 (図5(a)に示す時刻t4から時刻t7の間) (5)第2デバイス−データバスブリッジ間データ転送 第2デバイス4bからデータバスブリッジ5へデータ転
送を行う区間 (図5(b)に示す時刻t4から時刻t12の間) (6)データバスブリッジ−第3デバイス間データ転送 データバスブリッジ5から第3デバイス4cへデータ転
送を行う区間 (図5(c)に示す時刻t11から時刻t15の間) ここで(4)から(6)までの番号は、それぞれ、図5
(a)、図5(b)、図5(c)の各部分に記述してい
る区間の番号と対応している。
【0081】以下、(4)、(5)、(6)の各部分の
詳細動作を説明する。 (4)第2デバイス−第3デバイス間ライト要求 ライト処理の要求元となる第2デバイス4bは、前述の
(1)の動作と同様、アドレスバス調停部61に対し、
アドレスバス1の使用権を要求し(図5(a)の時刻t
4)、これに応答し、アドレスバス調停部61は前述の
(1)の使用権が開放されたら所定の調停を行った後に
アドレスバス1の使用権を与える(図5(a)の時刻t
5)。ここで、(4)のアドレスの転送は、(1)のデ
ータの転送の終了を待たずに行われる。
【0082】第2デバイス4bは、アドレスバス1の使
用権を獲得したことを検出すると、アドレスバス1上に
アドレス1aおよびアドレスタグ1bの出力を開始する
(図5(a)の時刻t6)。第2デバイス4bがアドレ
スバス1の使用権を獲得している間、その他のデバイス
は、アドレスバス1上のアドレス情報を入力しながら待
機している。アドレスタグ1bには、転送元デバイスI
Dが”1”、転送先デバイスIDが”2”、リード処理
とライト処理の区別が”ライト処理”という情報、すな
わち、第2デバイス4bから第3デバイス4cへのライ
ト要求であるという情報が含まれる。したがって、ライ
ト処理の要求先デバイスに指定されている第3デバイス
4cは、デバイス入出力部40c内のアドレス情報判別
部402cで第2デバイス4bからライト要求があるこ
とを検知し、アドレス情報記憶部41cにアドレス1a
およびアドレスタグ1bを格納する(図5(a)の時刻
t7)。
【0083】第2デバイス4bは、アドレスバス使用許
可信号ABGNT12bが有効であることを検出した時
点で、前述の(1)と同様アドレスバス1の使用権を放
棄し(図5(a)の時刻t6)、これに応答してアドレ
スバス調停部61は、アドレスバス1の使用権を取り消
す(図5(a)の時刻t7)。
【0084】(5)第2デバイス−データバスブリッジ
間データ転送 第2デバイス4bは、前述の(2)の動作と同様にして
ソースデータバス調停部62に対し、ソースデータバス
2の使用権を要求し(図5(b)の時刻t4)、ソース
データバス調停部62は前述の(2)の第1デバイスに
対するソースデータバスの使用権を取り消すのと同時に
ソースデータバス2の使用許可を与える(図5(b)の
時刻t7)。第2デバイス4bは、ソースデータバス2
の使用権を獲得すると、ソースデータバス2上にソース
データ2aの出力(図5(b)の時刻t8から時刻t1
2の間)、および、ソースデータタグ2bの出力(図5
(b)の時刻t8から時刻t9の間)を行う。(2)と
同様に第2デバイス4bは、ソースデータ2aを出力し
ている間、ソースデータタグ2bを出力し続けてもよ
い。
【0085】データバスブリッジ5はソースデータバス
2上のソースデータ2aの先頭ワードおよびソースデー
タタグ2bをデータバス入出力部50のソースデータ情
報判別部501で判別し、データバッファ51に双方を
格納すると共に、ソースデータタグ2bに含まれる転送
先デバイスIDを入出力制御部52に通知し(図5
(b)の時刻t9)、入出力制御部52は転送先が第3
デバイス4cであるデータ情報がデータバッファ51に
格納されたことを検知する。以降、ソースデータ2aの
後続の3ワードは、バスクロックCLK毎に順次データ
バッファ51に格納される。
【0086】第2デバイス4bは、ソースデータバス2
へ出力するデータのワード数に対応する期間(図5では
バスクロック4周期分)ソースデータバス使用許可信号
SDBGNT14bが有効であったこと検出すると、ソ
ースデータバス調停部62に対し、前述の(2)の動作
と同様ソースデータバス2の使用権を放棄し(図5
(b)の時刻t11)、これに応答してソースデータバ
ス調停部62はソースデータバス2の使用権を取り消す
(図5(b)の時刻t12)。
【0087】(6)データバスブリッジ−第3デバイス
間データ転送 データバスブリッジ5の入出力制御部52は、(1)の
動作と同様に転送先が第3デバイス4cであるデータ情
報がデータバッファ51に格納されたことを検知する
と、デバイスステータス信号18cに第3デバイス4c
がデスティネーションデータ情報を受け取ることが可能
である論理が出力されていれば、データバッファ51内
からデスティネーションデータバス3上にデスティネー
ションデータ3aの出力(図5(c)の時刻t11から
時刻t15間)、および、デスティネーションデータタ
グ3bの出力(図5(c)の時刻t11から時刻t12
の間)を行う。なお、データバスブリッジ5は、デステ
ィネーションデータ3aを出力している間、デスティネ
ーションデータタグ3bを出力し続けてもよい。
【0088】デスティネーションデータバス3上に出力
されたデスティネーションデータ3aおよびデスティネ
ーションデータタグ3bは、第3デバイス4cのデステ
ィネーションデータ情報判別部404cに入力される
(図5(c)の時刻t11から時刻t15の間)。第3
デバイス4cは図5(a)の時刻t7でアドレス情報記
憶部41cに保存されていたアドレス情報のアドレスタ
グの部分と入力したデスティネーションデータタグ3b
とを照合し、受け取ったデスティネーションデータ情報
に対応したアドレス情報をデータ転送終了後に破棄す
る。
【0089】以上の動作での第2デバイス4bが第3
デバイスに対して行うライト処理が終了する。
【0090】デスティネーションデータバス3上にデー
タ情報を出力するものは、データバスブリッジ5のみで
あり、バスへの出力元を切換える必要が無い。したがっ
て、デスティネーションデータバス3上では、バスへの
出力元が複数ある場合に問題となる出力の衝突が起こり
得ず、データバスブリッジ5に格納された複数のデータ
情報を連続して出力することができる。
【0091】さらに、データバスブリッジ5のデータバ
ッファ51はデータ情報の入力と出力とを並行して実行
できるため、ソースデータバス2を使用しデバイスの一
つからデータ情報の入力を行うのと並行して、デスティ
ネーションデータバス3を使用して他のデバイスへデー
タ情報を出力することができる。
【0092】以上説明したように、データバスをデバイ
ス4のデータ情報出力専用端子に接続するソースデータ
バス2と、デバイス4のデータ情報入力専用端子に接続
するデスティネーションデータバス3とに分け、記憶部
を内蔵するデータバスブリッジ5によりソースデータバ
ス2とデスティネーションデータバス3を接続し、デー
タバスブリッジ5に入力されたデータ情報から転送先を
識別するデバイス識別手段と、データ転送先の受信可否
状態を検知する手段を備えたことにより、データ情報の
転送元デバイスは、転送先デバイスの状態にかかわらず
データ情報を出力することができ、転送先デバイスが受
信可能になるまでの待ち時間を削減した。
【0093】また、データバスブリッジの記憶部を入出
力が並行して実行可能な構成とすることにより、デステ
ィネーションデータバス3に対するデータ情報の出力
は、データバスブリッジ5のみが行うため、データバス
ブリッジ5内に格納された複数のデータ情報を間を空け
ず連続して出力することができ、デスティネーションデ
ータバス3の空き時間を削減することができる。
【0094】本発明の実施の形態では、3系統のバスに
接続されるデバイス数は4としたが、本発明において接
続するデバイス数はこれに限定されず、必要な数のデバ
イスを接続しても同様な効果が得られる。さらに、デバ
イス4の各々に内蔵するアドレス情報記憶部41の容量
をアドレス情報の2組分としているが、これに限定され
ず、バスシステムのデータ転送の頻度に応じて増減させ
ることができる。
【0095】また、以上の実施の形態では、各バスの配
線本数を拡張した部分を用いてデータ転送の個別属性を
示すタグをアドレスまたはデータと同時に転送する方式
を用いた場合を説明したが、本発明は、同一バス配線上
でアドレスまたはデータと時分割してタグを転送する方
式を用いた場合にも適用できる。この場合、各々のバス
の配線本数を増やさずにデータバスの使用効率を上げる
ことができる。
【0096】また、メモリ制御部等のデバイスの内部に
アドレス発生手段を設けることにより、1回のアドレス
転送で、デバイスに接続される外部メモリの複数の連続
したアドレスにアクセスすることが可能となるが、この
場合にも本発明が適用でき、データバスの使用効率を上
げることができる。
【0097】
【発明の効果】以上説明したように、本発明によれば、
データバスの信号伝送路を複数のデバイスの出力専用で
あるソースデータバスと、入力専用であるデスティネー
ションデータバスとに分け、ソースデータバスとデステ
ィネーションデータバスとを記憶部を内部に含むバス接
続手段により接続し、バス接続手段に、入力したデータ
情報から転送先を識別するデバイス識別手段と、データ
転送先におけるデータ情報の受信可否状態を検知するデ
バイス状態検知手段を設けたため、データ情報の転送元
デバイスは転送先デバイスの状態にかかわらずデータ情
報を出力でき、転送先デバイスが受信可能になるまでの
待ち時間を削減することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態のバスシステムを示すブロ
ック図である。
【図2】本発明の実施の形態におけるアドレス情報、デ
ータ情報の構成例を示す説明図である。
【図3】デバイス入出力部の構成を示すブロック図であ
る。
【図4】データバス入出力部の構成を示すブロック図で
ある。
【図5】本発明の実施の形態の動作を説明するためのタ
イミングチャートである。
【図6】従来のバスシステムの動作を説明するためのタ
イミングチャートである。
【符号の説明】
1 アドレスバス 2 ソースデータバス 3 デスティネーションデータバス 4 デバイス 5 データバスブリッジ 6 バス調停部 11 アドレスバス使用権要求信号(ABREQ) 12 アドレスバス使用許可信号(ABGNT) 13 ソースデータバス使用権要求信号(SDBRE
Q) 14 ソースデータバス使用許可信号(SDBGNT) 17 データバスバッファステータス信号 18 デバイスステータス信号 40 デバイス入出力部 41 アドレス情報記憶部 42 デバイスID記憶部 50 データバス入出力部 51 データバッファ 52 入出力制御部 61 アドレスバス調停部 62 ソースデータバス調停部 401 アドレス情報生成部 402 アドレス情報判別部 403 ソースデータ情報生成部 404 デスティネーションデータ情報判別部 501 ソースデータ情報判別部 502 デスティネーションデータ情報生成部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 アドレスバスと、データバスと、前記ア
    ドレスバスとデータバスの両方に接続された複数のデバ
    イスと、該デバイスから前記アドレスバスに対してアド
    レス情報を選択的に出力させる第1の調停手段と、該デ
    バイスから前記データバスに対してデータ情報を選択的
    に出力させる第2の調停手段を有するバスシステムにお
    いて、 前記データバスは、ソースデータバスとデスティネーシ
    ョンデータバスとからなる各々独立した信号伝送路を備
    え、 前記デバイスは、各々、前記ソースデータバスに接続さ
    れるデータ情報出力専用接続部と、前記デスティネーシ
    ョンデータバスに接続されるデータ情報入力専用接続部
    とを備え、 前記ソースデータバスと前記デスティネーションデータ
    バスの間には、ソースデータバスに接続した一方の接続
    部よりデータ情報を入力し、デスティネーションデータ
    バスに接続した他方の接続部から出力するバス接続手段
    を有し、 該バス接続手段は、入力したデータ情報から転送先デバ
    イスを識別するデバイス識別手段、該データ情報を一時
    格納した後出力する記憶部、および、転送先デバイスの
    データ情報受信可否状態を検知するデバイス状態検知手
    段を備えることを特徴とするバスシステム。
  2. 【請求項2】 請求項1に記載のバスシステムにおい
    て、 アドレスバス、ソースデータバス、および、デスティネ
    ーションデータバスの各々に、データ転送処理の個別属
    性を示すタグ情報を伝送する拡張信号伝送路を有し、 アドレスに対応するタグ情報を前記アドレスバスの拡張
    信号伝送路に割り当て、データに対応するタグ情報をソ
    ースデータバスおよびデスティネーションデータバスの
    各々の拡張信号伝送路に割り当て、 アドレスとアドレスに対応するタグ情報を時間的に重な
    り合って、および、データとデータに対応するタグ情報
    を時間的に重なり合って伝送することを特徴とするバス
    システム。
  3. 【請求項3】 請求項1に記載のバスシステムにおい
    て、 アドレスおよびデータの各々に対応するデータ転送処理
    の個別属性を示すタグ情報を付加し、 アドレスとアドレスに対応するタグ情報をアドレスバス
    上で時分割に伝送し、データとデータに対応するタグ情
    報をソースデータバス上で時分割に、および、デスティ
    ネーションデータバス上で時分割に各々伝送することを
    特徴とするバスシステム。
  4. 【請求項4】 請求項1に記載のバスシステムにおい
    て、 前記デバイスは、デバイス内部にアドレス発生手段を備
    えることを特徴とするバスシステム。
JP2000225701A 2000-07-26 2000-07-26 バスシステム Expired - Fee Related JP4514916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000225701A JP4514916B2 (ja) 2000-07-26 2000-07-26 バスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000225701A JP4514916B2 (ja) 2000-07-26 2000-07-26 バスシステム

Publications (2)

Publication Number Publication Date
JP2002041448A true JP2002041448A (ja) 2002-02-08
JP4514916B2 JP4514916B2 (ja) 2010-07-28

Family

ID=18719433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000225701A Expired - Fee Related JP4514916B2 (ja) 2000-07-26 2000-07-26 バスシステム

Country Status (1)

Country Link
JP (1) JP4514916B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006331426A (ja) * 2005-05-26 2006-12-07 Arm Ltd データ処理装置用相互接続論理

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204841A (ja) * 1992-01-24 1993-08-13 Hitachi Ltd 情報処理装置用バス
JPH09231164A (ja) * 1996-02-28 1997-09-05 Nec Corp バスブリッジおよびそれを備えた計算機システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204841A (ja) * 1992-01-24 1993-08-13 Hitachi Ltd 情報処理装置用バス
JPH09231164A (ja) * 1996-02-28 1997-09-05 Nec Corp バスブリッジおよびそれを備えた計算機システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006331426A (ja) * 2005-05-26 2006-12-07 Arm Ltd データ処理装置用相互接続論理
JP4696024B2 (ja) * 2005-05-26 2011-06-08 エイアールエム リミテッド データ処理装置用相互接続論理
US8190801B2 (en) 2005-05-26 2012-05-29 Arm Limited Interconnect logic for a data processing apparatus

Also Published As

Publication number Publication date
JP4514916B2 (ja) 2010-07-28

Similar Documents

Publication Publication Date Title
JP4083987B2 (ja) 多重レベル接続識別を備えた通信システム
US20010023462A1 (en) Information processing system
US6131114A (en) System for interchanging data between data processor units having processors interconnected by a common bus
FI78994C (fi) Distribuerad prioritetsnaetslogik foer att moejliggoera att en enhet med laegre prioritet befinner sig i en position foer hoegre prioritet.
EP1376373A1 (en) Arrangement having a first device and a second device connected via a cross bar switch
JP4514916B2 (ja) バスシステム
JP3698324B2 (ja) 直接メモリアクセス制御器およびデータチャンネルへのインターフェース装置を備えたワークステーション
US5640536A (en) Work station architecture with selectable CPU
JP3620173B2 (ja) アドレス変換回路及びマルチプロセッサシステム
KR100737904B1 (ko) 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법
JP3240863B2 (ja) 調停回路
JP3586603B2 (ja) データ転送装置及びデータ転送方法
JPH064401A (ja) メモリアクセス回路
US7093053B2 (en) Console chip and single memory bus system
KR20060009292A (ko) 분할 프로토콜 전송 방법 및 프로세싱 시스템
JP2632049B2 (ja) マルチプロセッサシステム
JPH07219890A (ja) データ伝送方法
JPS61267161A (ja) 多重系デ−タの転送装置
JP2001022710A (ja) 複数のバス制御装置を有するシステム
JPH11353286A (ja) マルチプロセッサおよびそのバス使用権の決定方法
JPH08212158A (ja) 計算機システムのシステムバスの高速化方法
JPH07182081A (ja) 拡張基板種別認識方式及びスロット位置認識方式
JPS61286957A (ja) バス結合装置
JP2002132702A (ja) メモリ制御方式
JPH04246744A (ja) 裁定回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060828

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees