JP3701762B2 - データ転送システム - Google Patents
データ転送システム Download PDFInfo
- Publication number
- JP3701762B2 JP3701762B2 JP00496697A JP496697A JP3701762B2 JP 3701762 B2 JP3701762 B2 JP 3701762B2 JP 00496697 A JP00496697 A JP 00496697A JP 496697 A JP496697 A JP 496697A JP 3701762 B2 JP3701762 B2 JP 3701762B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- signal
- data
- host device
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
Description
【発明の属する技術分野】
この発明は、データ転送システムに関し、詳細には、ATM(Asynchronous Transfer Mode:非同期転送モード)を採用して上位装置と下位装置間でデータ転送を実施するデータ転送システムに関する。
【0002】
【従来の技術】
図8は従来例によるデータ転送システムの構成を示すブロック図である。図8に示したデータ転送システムは、上位装置81,82間にデータバッファ装置83を介在させた構成である。
【0003】
データバッファ装置83は、下位動作制御部831,832、バッファ部833、及びバッファ管理部834を備えている。
【0004】
下位動作制御部831は、上位装置81に接続され、上位装置81からクロック線84Aを介してクロックを受け取ったり、上位装置81との間でデータバス85Aや制御バス86Aを介してデータや制御信号の授受を行う。同様に、下位動作制御部832は、上位装置82に接続され、上位装置82からクロック線84Bを介してクロックを受け取ったり、上位装置82との間でデータバス85Bや制御バス86Bを介してデータや制御信号の授受を行う。
【0005】
また、データバッファ装置83内部において、下位動作制御部831,832はいずれもバッファ部833とバッファ管理部834とに接続され、バッファ部833との間ではデータの授受を行い、バッファ管理部834との間では制御信号やクロックの授受を行う。バッファ部833は、上述したように下位動作制御部831,832、バッファ管理部834に接続され、バッファ管理部834の制御に従って下位動作制御部831,832間のデータ授受を行う。
【0006】
つぎに、図8に示したデータ転送システムの動作について説明する。図8に示したデータ転送システムでは、バッファ部833はデータ転送可能な状態にあるか否かバッファ管理部834によって常時監視される。上位装置81と上位装置82間のデータ転送では、上述した監視状態の中でデータ転送が可能になると、バッファ管理部833の制御に従って上位装置81又は82に対して下位動作制御部831又は832を通じて転送要求が送出される。この転送要求を受け取った上位装置81又は82では、転送を許可する場合には転送許可が下位動作制御部831又は832に送出される。
【0007】
バッファ管理部834において、下位動作制御部831又は832を通じて上位装置81又は82からの転送許可が確認されると、上位装置81又は82から供給されるクロックの転送タイミングで上位装置81又は82とデータバッファ装置83間のデータ転送が行われる。その際、データバッファ装置83内部では、下位動作制御部831と下位動作制御部832間のデータ授受の際に、そのデータをバッファ部833に一時蓄える動作が必要となる。
【0008】
すなわち、データバッファ装置83内部では、バッファ部833を介して下位動作制御部831と下位動作制御部832間でデータ授受が行われる。下位動作制御部831又は832では、受け取られたデータがデータバス85A又は85Bを介して上位装置81又は82に転送される。
【0009】
また、ATM伝送において、業界標準団体ATMフォーラムが標準化したUTOPIA規格に準拠するLSI(Large Scale Integrated Circuit)を用いて上位装置と下位装置間でデータ転送を行うシステムが一般的に利用されている。
【0010】
このUTOPIA規格は物理レイヤ処理を行うLSI(以下に物理レイヤ用LSIと称する)とATMレイヤ処理を行うLSI(以下にATMレイヤ用LSIと称する)間のインタフェースを規定する。その規定において、物理レイヤ用LSI、ATMレイヤ用LSIはそれぞれ下位装置、上位装置と定義される。
【0011】
このUTOPIA規格についてさらに詳述する。図9は従来例によるUTOPIA規格に準拠したデータ転送システムの構成を示すブロック図である。図9に示したデータ伝送システムは、ATMレイヤ用LSI91,92間にバッファ用LSI93を介在させた構成である。ATMレイヤ用LSI91,92はそれぞれ図8に示した上位装置81,82に相当し、バッファ用LSI93は図8に示したデータバッファ装置83に相当する。
【0012】
図9において、TxCLKは送信側の転送クロック、TxEnbは送信側の転送許可信号、TxDataは送信側のデータ、TxSOCは送信側のデータ先頭位置表示信号をそれぞれ示している。また、RxCLKは受信側の転送クロック、RxEnbは受信側の転送許可信号、RxDataは受信側のデータ、RxSOCは受信側のデータ先頭位置表示信号をそれぞれ示している。また、TxFull/Clavは送信側の転送要求信号を示し、RxEmpty/Clavは受信側の転送要求信号を示している。
【0013】
つぎに、図9に示したデータ転送システムの動作について説明する。図9において、ATMレイヤ用LSI91とATMレイヤ用LSI92間のデータ転送では、バッファ用LSI93の監視下において、データ転送が可能になると、バッファ用LSI93からATMレイヤ用LSI91又はATMレイヤ用LSI92に対して転送要求信号TxFull/Clav又はRxEmpty/Clavが送出される。この転送要求では、バッファ用LSI93に設けられている、前述の下位動作制御部831,832にそれぞれ相当するインタフェースが使用される。
【0014】
このように、転送要求を受け取ったATMレイヤ用LSI91では、転送を許可する場合には転送許可信号TxEnb又はRxEnbがバッファ用LSI93に送出される。同様に、転送要求を受け取ったATMレイヤ用LSI92では、転送を許可する場合には転送許可信号TxEnb又はRxEnbがバッファ用LSI93に送出される。
【0015】
バッファ用LSI93において、各インタフェースを通じてATMレイヤ用LSI91又は92からの転送許可が確認されると、ATMレイヤ用LSI91又は92から供給されるクロックTxClk又はRxClkの転送タイミングでATMレイヤ用LSI91又はI92とバッファ用LSI93間のデータ転送(TxData、RxData)が行われる。その際、バッファ用LSI93では、インタフェース間のデータ授受の際に、そのデータを一時蓄える動作が実行される。
【0016】
【発明が解決しようとする課題】
上述したように従来例によるデータ転送システムでは、ATMレイヤ用LSI91,92間でデータ転送を行う際に、バッファ用LSI93によって転送データを一時蓄積する動作が必要になるので、蓄積時間に相当する分のタイムロスが生じてデータ転送のリアルタイム性が失われるという問題点があった。
【0017】
また、データ転送を制御するバッファ用LSI93に対し、一時的メモリ機能すなわちバッファ機能(バッファ部に相当する)とバッファ管理機能(バッファ管理部に相当する)とを具備させたので、システム製造時のコストアップ及び部品点数の増大という問題点があった。
【0018】
この発明は、上述した従来例による問題を解消するため、回路構成を簡素化して廉価なシステムを実現することが可能であり、かつデータ転送におけるリアルタイム性を確保することが可能なデータ転送システムを得ることを目的とする。
【0019】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するため、この発明に係るデータ転送システムは、送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記送信転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する第1上位装置および第2上位装置と、前記第2上位装置の出力クロックと前記第1上位装置の入力クロックとを接続するクロック線と、前記第1上位装置の出力データと前記第2上位装置の入力データとを接続する第1のデータバスと、前記第2上位装置の出力データと前記第1上位装置の入力データとを接続する第2のデータバスと、前記第1上位装置の送信転送許可信号がネゲートの時に前記第2上装置の受信転送要求信号がアサートとなるように前記第1上位装置の送信転送許可信号を変換し、変換した前記第1上位装置の送信転送許可信号と前記第2上位装置の受信転送要求信号とを接続し、前記第2上位装置の受信転送許可信号がアサートの時に前記第1上位装置の送信転送要求信号がアサートとなるように前記第2上位装置の受信転送許可信号を変換し、変換した前記第2の上位装置の受信転送許可信号と前記第1の送信転送要求信号とを接続し、前記第2上位装置の送信転送許可信号がネゲートの時に前記第1上装置の受信転送要求信号がアサートとなるように前記第2上位装置の送信転送許可信号を変換し、変換した前記第2上位装置の送信転送許可信号と前記第1上位装置の受信転送要求信号とを接続し、前記第1上位装置の受信転送許可信号がアサートの時に前記第2上位装置の送信転送要求信号がアサートとなるように前記第1上位装置の受信転送許可信号を変換し、変換した前記第1の上位装置の受信転送許可信号と前記第2の送信転送要求信号とを接続する制御バス制御部と、を備えたことを特徴とするものである。
【0020】
この発明に係るデータ転送システムは、送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する第1上位装置および第2上位装置と、前記第2上位装置から出力されるアドレス信号の値が予め登録されている自装置のアドレス値を示している場合に、送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する下位装置と、前記第2上位装置から出力される送信アドレス信号の値と予め登録されている前記第1上位装置のアドレス値とが一致しているか否かを判定し、前記送信アドレス信号の値と前記第1上位装置のアドレス値とが一致している場合には、前記前記第1上位装置の送信転送許可信号がネゲートの時に前記第2上装置の受信転送要求信号がアサートとなるように前記第1上位装置の送信転送許可信号を変換して前記第2上位装置の受信転送要求信号として出力し、前記第2上位装置の受信転送許可信号がアサートの時に前記第1上位装置の送信転送要求信号がアサートとなるように変換して前記第2上位装置の受信転送許可信号を前記第1上位装置の送信転送要求信号として出力し、前記送信アドレス信号の値と前記第1上位装置のアドレス値とが不一致の場合には、前記第2上位装置から出力される受信アドレス信号の値と予め登録されている前記第1上位装置のアドレス値とが一致しているか否かを判定し、前記受信アドレス信号の値と前記第1上位装置のアドレス値とが一致している場合には、前記第2上位装置の送信転送許可信号がネゲートの時に前記第1上装置の受信転送要求信号がアサートとなるように前記第2上位装置の送信転送許可信号を変換して前記第1上装置の受信転送要求信号として出力し、前記第1上位装置の受信転送許可信号がアサートの時に前記第2上位装置の送信転送要求信号がアサートとなるように変換して前記第1上位装置の受信転送許可信号を前記第2上位装置の送信転送要求信号として出力するアドレス制御バス制御部と、前記第2上位装置の出力クロックと前記第1上位装置の入力クロックと前記下位装置の出力クロックとを接続するクロック線と、前記第2上位装置の送信アドレス信号と前記アドレス制御バス制御部と前記下位装置の送信アドレス信号とを接続する第1のアドレスバスと、前記第2上位装置の受信アドレス信号と前記アドレス制御バス制御部と前記下位装置の受信アドレス信号とを接続する第2のアドレスバスと、前記第1上位装置の出力データと前記第2上位装置の入力データと前記下位装置の出力データとを接続する第1のデータバスと、前記第2上位装置の出力データと前記第1上位装置の入力データと前記下位装置の入力データとを接続する第2のデータバスと、前記第1上位装置と前記アドレス制御バス制御部とを接続する第1の制御バスと、前記第2上位装置と前記アドレス制御バス制御部と前記下位装置とを接続する第2の制御バスと、を備えたことを特徴とするものである。
【0032】
【発明の実施の形態】
以下に添付図面を参照して、この発明に係るデータ転送システムの好適な実施の形態を詳細に説明する。
【0033】
(実施の形態1)
まず、実施の形態1の原理について説明する。図1はこの発明の実施の形態1によるデータ転送システムの構成を示すブロック図である。図1に示したデータ転送システムは、例えば、疑似的に下位装置として動作する上位装置(以下に疑似下位装置と称する)1、上位装置2、データバス制御部3、制御バス制御部4を備えている。
【0034】
疑似下位装置1と上位装置2間には、クロックを転送するクロック線5、データを転送するデータバス3A,3B、及び制御信号(転送要求信号や転送許可信号)を転送する制御バス4A,4Bが接続されている。
【0035】
また、疑似下位装置1と上位装置2間には、データバス制御部3と制御バス制御部4とが設けられている。データバス3Aは疑似下位装置1とデータバス制御部3とを接続し、データバス3Bはデータバス制御部3と上位装置2とを接続する。制御バス4Aは疑似下位装置1と制御バス制御部4とを接続し、制御バス4Bは制御バス制御部4と上位装置2とを接続する。
【0036】
つぎに、以上の構成における動作原理を説明する。データ転送のためのクロックは上位装置2より疑似下位装置1に対してクロック線5を介して供給される。このクロックに従って疑似下位装置1と上位装置2間のデータ転送時の動作タイミングが決定される。
【0037】
そこで、制御バス制御部4から疑似下位装置1に対して転送要求信号が送出されると、疑似下位装置1はその転送要求信号に応じて制御バス制御部4に対して転送許可信号を送出する。制御バス制御部4は、疑似下位装置1から転送許可信号を受け取ると、今度は上位装置2に対して転送要求信号を送出する。上位装置2はその転送要求信号に応じて制御バス制御部4に対して転送許可信号を送出する。
【0038】
制御バス制御部4は、疑似下位装置1と同様に上位装置2からも転送許可信号を受け取ると、データ転送動作を開始する。すなわち、疑似下位装置1と上位装置2との両方から転送許可が下りると、送受信間のデータ転送条件が成立したことになる。疑似下位装置1と上位装置2間のデータ転送時には、データバス制御部3によりデータを一時的に保持しながら転送する制御が行われる。
【0039】
続いて、実施の形態1を具体的に説明する。図2は実施の形態1においてUTOPIA規格に準拠したデータ転送システムの構成を示すブロック図である。図2に示したデータ転送システムは、例えば、疑似下位装置101、上位装置102、フリップフロップ103,104、反転ゲート105,106、クロック線107を備えている。
【0040】
疑似下位装置101は前述の疑似下位装置1に相当するATMレイヤ用LSIであり、上位装置102は前述の上位装置2に相当するATMレイヤ用LSIである。疑似下位装置101と上位装置102とのデータ転送は上位装置102のクロックに従って実施される。フリップフロップ103,104は、前述のデータバス制御部3に相当する構成であり、データ転送時にデータを一時保持しながら転送動作する。
【0041】
反転ゲート105,106は、前述の制御バス制御部4に相当する構成であり、疑似下位装置101と上位装置102間で制御信号を一方から他方へ転送する際に読み替える動作(転送許可信号−転送要求信号変換)を実施する。クロック線107は前述のクロック線5に相当する伝送路であり、上位装置102から疑似下位装置101へクロックを転送する。
【0042】
つぎに、疑似下位装置101と上位装置102間の接続関係について図2を参照して説明する。
【0043】
上位装置102から出力されるクロックTxClk、転送許可信号TxEnbは、それぞれ疑似下位装置101にクロックBusClk、転送要求信号RxEmpty/Clavとして入力される。上位装置102から出力されるデータTxData、データ先頭位置表示信号TxSOCは、それぞれフリップフロップ103を介して疑似下位装置101にデータRxData、データ先頭位置表示信号RxSOCとして入力される。
【0044】
上位装置102から出力される転送許可信号RxEnbは、反転ゲート105で転送要求信号に変換され、疑似下位装置101に転送要求信号TxFull/Clavとして入力される。疑似下位装置101から出力される転送許可信号TxEnbは、上位装置102に転送要求信号RxEmpty/Clavとして入力される。疑似下位装置101から出力される転送許可信号RxEnbは、反転ゲート106で転送要求信号に変換され、上位装置102に転送要求信号TxFull/Clavとして入力される。
【0045】
疑似下位装置101から出力されるデータTxData、データ先頭位置表示信号TxSOCは、それぞれフリップフロップ104を介して上位装置102にデータRxData、データ先頭位置表示信号RxSOCとして入力される。
【0046】
つぎに、動作について説明する。図3は図2に示したデータ転送システムにおける各信号及びデータのタイミングの一例を示すタイミングチャートである。まず、疑似下位装置101から上位装置102へのデータ転送動作について図3を参照して説明する。
【0047】
疑似下位装置101のクロックBusClkは、上位装置102よりクロック線107を介して転送されてくるクロックTxClkにより生成される。疑似下位装置101は、このクロックBusClkにより動作タイミングを計る。疑似下位装置101の転送許可信号TxEnbがネゲート(negate)されている間(図3に示した期間DT1)は、上位装置102の転送要求信号RxEmpty/Clavがアサート(assert)される。
【0048】
この後、上位装置102が転送可能な状態に移行すると、転送許可信号RxEnbがアサートされ(図3に示したタイミングTM1)、上位装置102は受信可能状態となる。アサートされた転送許可信号RxEnbは、反転ゲート105に送出され、そこで反転(変換)される。
【0049】
そして、反転ゲート105から疑似下位装置101に反転信号(転送要求信号TxFull/Clavに相当する)が送出され、その反転信号によって転送要求信号TxFull/Clavがアサートされる(図3に示したタイミングTM2)。疑似下位装置101において、転送許可信号TxEnbがアサートされると、疑似下位装置101は送信可能状態となる。
【0050】
なお、転送許可信号RxEnbがネゲートされると(図3に示したタイミングTM5)、転送要求信号TxFull/Clavもネゲートされることになる(図3に示したタイミングTM6)。
【0051】
疑似下位装置101から上位装置102へのデータ転送開始の条件が成立した後、データTxDataは、データ先頭位置表示信号TxSOCに同期して疑似下位装置101から送出され(図3に示したタイミングTM3)、データRxDataとしてデータ先頭位置表示信号RxSOCに同期して順次上位装置102に受信される(図3に示したタイミングTM4)。
【0052】
疑似下位装置101から上位装置102へのデータ転送期間DT2(図3参照)では、データTxData及びデータ先頭位置表示信号TxSOCは一旦フリップフロップ104に保持される。このフリップフロップ104は、データ転送の際に、疑似下位装置101と上位装置102間のデータ転送タイミングをクロックTxClkによってとる。
【0053】
なお、データ転送期間DT2には、H1〜H5、P1〜P47までのデータがクロックTxClkの動作タイミングで転送される。
【0054】
以上のデータ転送では、送信側である疑似下位装置101と受信側である上位装置102との間で上位装置102のクロックRxClkを用いて転送タイミングの整合をとる必要はなく、疑似下位装置101から上位装置102へのデータ転送に上位装置102からのクロックRxClkは不要である。
【0055】
つぎに、上位装置102から疑似下位装置101へのデータ転送動作について説明する。なお、タイミングチャートについては、前述の疑似下位装置101から上位装置102へのデータ転送と同様のため、説明を省略する。
【0056】
前述の疑似下位装置101から上位装置102へのデータ転送と同様に、疑似下位装置101のクロックBusClkは、上位装置102よりクロック線107を介して転送されてくるクロックTxClkにより生成される。
【0057】
上位装置102の転送許可信号TxEnbがネゲート(negate)されている間は、疑似下位装置101の転送要求信号RxEmpty/Clavがアサートされる。この後、疑似下位装置101が転送可能な状態に移行すると、転送許可信号RxEnbがアサートされ、疑似下位装置101は受信可能状態となる。アサートされた転送許可信号RxEnbは、反転ゲート106に送出され、そこで反転(変換)される。
【0058】
そして、反転ゲート106から上位装置102に反転信号(転送要求信号TxFull/Clavに相当する)が送出され、その反転信号によって転送要求信号TxFull/Clavがアサートされる。上位装置102において、転送要求信号TxEnbがアサートされると、上位装置101は送信可能状態となる。
【0059】
上位装置102から疑似下位装置101へのデータ転送開始の条件が成立した後、データTxDataは、データ先頭位置表示信号TxSOCに同期して上位装置102から送出され、データRxDataとしてデータ先頭位置表示信号RxSOCに同期して順次疑似下位装置101に受信される。
【0060】
上位装置102から疑似下位装置101へのデータ転送期間では、データTxData及びデータ先頭位置表示信号TxSOCは一旦フリップフロップ103に保持される。このフリップフロップ103は、データ転送の際に、疑似下位装置101と上位装置102間のデータ転送タイミングをクロックTxClkによってとる。
【0061】
以上説明したように、実施の形態1によれば、疑似下位装置101を上位装置102のクロックにより動作させ、反転ゲート105,106により疑似下位装置101と上位装置102間のデータ転送タイミングを計り、フリップフロップ103,104によりそのデータ転送タイミングでデータ転送を行うようにしたので、疑似下位装置101が疑似的に下位装置として動作することになり、見かけ上、上位装置と下位装置間のデータ転送が実現される。
【0062】
この場合には、上位装置どうしのデータ転送とはならず、バッファ等の構成が不要となって回路構成が簡素化されることから、廉価なシステムを実現することが可能であり、かつデータ転送におけるリアルタイム性を確保することが可能である。また、反転ゲート105,106では転送許可信号を転送要求信号に変換して出力するようにしたので、簡素なロジックによりデータ転送タイミングを計ることが可能である。また、疑似下位装置101、上位装置102をLSI構造にしたので、安価なシステムを実現することが可能である。
【0063】
(実施の形態2)
さて、前述の実施の形態1は、上位装置2と疑似下位装置1間の1対1でデータ転送を行うようにしていたが、以下に説明する実施の形態2のように、上位装置と複数の下位装置間のように1対複数でデータ転送を行うようにしてもよい。
【0064】
まず、実施の形態2の原理について説明する。図4はこの発明の実施の形態2によるデータ転送システムの構成を示すブロック図である。図2に示したデータ転送システムは、例えば、疑似下位装置11、下位装置12、上位装置13、データバス制御部14、アドレス/制御バス制御部15を備えている。
【0065】
疑似下位装置11、下位装置12、上位装置13およびデータバス制御部14は、個々の細かい相違を除けば全体として前述の実施の形態1と同様に機能する。アドレス/制御バス制御部15は、上位装置13から転送されてくるアドレス信号に基づいて疑似下位装置11又は上位装置13の制御信号を生成する。
【0066】
疑似下位装置11と上位装置13間には、クロックを転送するクロック線17、データを転送するデータバス14A,14B、制御信号(転送要求信号や転送許可信号)を転送する制御バス15A,15B、及びアドレス信号を転送するアドレスバス16が接続されている。
【0067】
また、疑似下位装置11と上位装置13間には、データバス制御部14、アドレス/制御バス制御部15が設けられている。データバス14Aは疑似下位装置11とデータバス制御部14とを接続し、データバス14Bはデータバス制御部14と上位装置13とを接続する。
【0068】
制御バス15Aは疑似下位装置11と制御バス制御部15とを接続し、制御バス15Bは制御バス制御部15と上位装置13とを接続する。アドレスバス16はアドレス/制御バス制御部15と上位装置13とを接続する。そして、下位装置12と上位装置13とは、上述したクロック線17、データバス14B、制御バス15B、アドレスバス16によって接続される。
【0069】
つぎに、以上の構成における動作原理を説明する。なお、この実施の形態2では、ポーリング制御が利用されることから、前述の実施の形態1と異なる動作についてのみ説明する。
【0070】
データ転送のためのクロックは上位装置13より疑似下位装置11、下位装置12に対してクロック線17を介して供給される。このクロックに従って疑似下位装置11、下位装置12と上位装置13間のデータ転送時の動作タイミングが決定される。疑似下位装置11、下位装置12に対して上位装置13から転送許可とポーリング制御を行う場合には、上位装置13からアドレスバス制御部16に対して転送対象となる疑似下位装置11、もしくは下位装置12を指定するためのアドレス信号が送出される。
【0071】
アドレス/制御バス制御部15では、アドレス信号が受信されると、そのアドレス信号に基づくアドレス値と予め登録されている疑似下位装置11のアドレス値とを照合して、一致か、それとも不一致かの検出が行われる。その結果、一致が検出された場合のみ、制御バス15A又は15Bを介してアドレス/制御バス制御部15から疑似下位装置11又は上位装置13に対して転送要求信号を送出する制御が行われる。一方、不一致が検出された場合には、アドレスバス16を介してそのまま下位装置12に対して転送許可信号が送出される。
【0072】
続いて、実施の形態2を具体的に説明する。図5は実施の形態2においてUTOPIA規格に準拠したデータ転送システムの構成を示すブロック図である。
【0073】
図5に示したデータ転送システムは、例えば、疑似下位装置201、下位装置202、上位装置203、フリップフロップ204,205、ゲート206,207、クロック線208を備えている。
【0074】
疑似下位装置201は前述の疑似下位装置11に相当するATMレイヤ用LSIであり、下位装置202は前述の下位装置12に相当する物理レイヤ用LSIであり、、上位装置203は前述の上位装置13に相当するATMレイヤ用LSIである。疑似下位装置201と上位装置203とのデータ転送、または下位装置202と上位装置203とのデータ転送は上位装置203のクロックに従って実施される。
【0075】
フリップフロップ204,205は、前述のデータバス制御部14に相当する構成であり、データ転送時にデータを一時保持しながら転送動作する。ゲート206,207は、前述のアドレス/制御バス制御部15に相当する構成であり、疑似下位装置201,下位装置202と上位装置203間で制御信号を一方から他方へ転送する際に信号を読み替える動作(転送許可信号−転送要求信号変換/アドレス信号−転送要求信号変換)を実施する。クロック線208は前述のクロック線17に相当する伝送路であり、上位装置203から疑似下位装置201及び下位装置202へクロックを転送する。
【0076】
つぎに、疑似下位装置201,下位装置202と上位装置203間の接続関係について図5を参照して説明する。
【0077】
上位装置203から出力されるクロックTxClkは、疑似下位装置201にはクロックBusClkとして、下位装置202にはクロックTxClkとして入力される。
【0078】
上位装置203から出力される転送許可信号TxEnbは、疑似下位装置201には、上位装置203のアドレス信号TxAdrsが疑似下位装置201のアドレスを指示しているときに、ゲート206で反転されることで転送要求信号RxEmpty/Clavとして、下位装置202にはそのまま転送許可信号TxEnbとして出力される。
【0079】
上位装置203から出力されるデータTxData、データ先頭位置表示信号TxSOCは、疑似下位装置201にはそれぞれフリップフロップ204を介してデータRxData、データ先頭位置表示信号RxSOCとして、下位装置202にはデータTxData、データ先頭位置表示信号TxSOCとして入力される。上位装置203から出力されるクロックRxClkは、下位装置202だけに供給される。
【0080】
上位装置203から出力される転送許可信号RxEnbは、疑似下位装置201には、上位装置203のアドレス信号RxAdrsが疑似下位装置201のアドレスを指示しているときに、ゲート207で反転されることで転送要求信号TxFull/Clavとして、下位装置202にはそのまま転送許可信号RxEnbとして入力される。
【0081】
疑似下位装置201から出力される転送許可信号TxEnbは、上位装置203には、上位装置203のアドレス信号RxAdrsが疑似下位装置201のアドレスを指示しているときに、ゲート207で反転されることで転送要求信号RxEmpty/Clavとして入力される。疑似下位装置201から出力される転送許可信号RxEnbは、上位装置203には、上位装置203のアドレス信号TxAdrsが疑似下位装置201のアドレスを指示しているときに、ゲート206で反転されることで転送要求信号TxFull/Clavとして入力される。疑似下位装置201から出力されるデータTxData、データ先頭位置表示信号TxSOCは、上位装置203にはそれぞれフリップフロップ205を介してデータRxData、データ先頭位置表示信号RxSOCとして入力される。
【0082】
下位装置202から出力されるデータRxData、データ先頭位置表示信号RxSOCは、上位装置203にはそのままデータRxData、データ先頭位置表示信号RxSOCとして入力される。下位装置202から出力される転送要求信号TxFull/Clav,RxEmpty/Clavは、いずれも上位装置203にはそのまま転送要求信号TxFull/Clav,RxEmpty/Clavとして入力される。
【0083】
つぎに、ゲート206,207について説明する 図6はゲート回路206の構成例を示す回路図であり、図7はゲート回路207の構成例を示す回路図である。
【0084】
ゲート206は、アドレス一致検出回路2061、ANDゲート2062,2063より構成される。この反転ゲート206では、上位装置203から送出されたアドレス信号TxAdrsに基づくアドレス値と予め記憶されている疑似下位装置201のアドレス値とがアドレス一致検出回路2061によって照合される。
【0085】
このアドレス一致検出回路2061では、一致の検出に応じて後段のANDゲート2062,2063に一致信号が出力される。この場合には、ANDゲート2062において、上位装置203の転送許可信号TxEnbが転送要求信号RxClavとして疑似下位装置201へ送出されたり、ANDゲート2063において、疑似下位装置201の転送許可信号RxEnbが転送要求信号TxClavとして上位装置203へ送出される。
【0086】
ゲート207は、アドレス一致検出回路2071、ANDゲート2072,2073より構成される。この反転ゲート207では、上位装置203から送出されたアドレス信号RxAdrsに基づくアドレス値と予め記憶されている疑似下位装置201のアドレス値とがアドレス一致検出回路2071によって照合される。
【0087】
このアドレス一致検出回路2071では、一致の検出に応じて後段のANDゲート2072,2073に一致信号が出力される。この場合には、ANDゲート2072において、上位装置203の転送許可信号RxEnbが転送要求信号TxClavとして疑似下位装置201へ送出されたり、ANDゲート2073において、疑似下位装置201の転送許可信号TxEnbが転送要求信号RxClavとして上位装置203へ送出される。
【0088】
つぎに、疑似下位装置201,下位装置202と上位装置203間のデータ転送動作について説明する。なお、代表例として、疑似下位装置201と上位装置203間のデータ転送を例に挙げる。この場合にも、全体の動作としては、前述の図3に示したタイミングで信号が処理される。
【0089】
まず、疑似下位装置201から上位装置203へのデータ転送動作について説明する。
【0090】
疑似下位装置201のクロックBusClkは、上位装置203よりクロック線208を介して転送されてくるクロックTxClkにより生成される。疑似下位装置201は、このクロックBusClkにより動作タイミングを計る。ゲート207において、疑似下位装置201の転送許可信号TxEnbがネゲートされ、かつ上位装置203のアドレス信号RxAdrsが疑似下位装置201のアドレスを指示している時に、上位装置203の転送要求信号RxEmpty/Clavがアサートされる。このアドレス指示により上位装置203によるポーリング制御が実施される。
【0091】
この後、上位装置203が転送可能な状態に移行すると直ちに、転送許可信号RxEnbがアサートされ、上位装置203は受信可能状態となる。アサートされた転送許可信号RxEnbは、ゲート207に送出され、そこで反転(変換)される。
【0092】
ゲート207では、上位装置203の転送許可信号RxEnbが反転され、かつ上位装置203のアドレス信号RxAdrsが疑似下位装置201を指示している時に、疑似下位装置201に反転信号(転送要求信号TxFull/Clavに相当する)が送出され、その反転信号によって転送要求信号TxFull/Clavがアサートされる。このアドレス指示により上位装置203によるポーリング制御が実施される。疑似下位装置201において、転送要求信号TxEnbがアサートされると、疑似下位装置201は送信可能状態となる。
【0093】
なお、上位装置203の転送許可信号RxEnbがネゲートされた場合には、疑似下位装置201の転送要求信号TxFull/Clavもネゲートされることになる。
【0094】
疑似下位装置201から上位装置203へのデータ転送開始の条件が成立した後、データTxDataは、データ先頭位置表示信号TxSOCに同期して疑似下位装置201から送出され、データRxDataとしてデータ先頭位置表示信号RxSOCに同期して順次上位装置203に受信される。疑似下位装置201から上位装置203へのデータ転送期間時には、データTxData及びデータ先頭位置表示信号TxSOCは一旦フリップフロップ205に保持される。
【0095】
以上のデータ転送では、送信側である疑似下位装置201と受信側である上位装置203との間で上位装置203のクロックRxClkを用いて転送タイミングの整合をとる必要はなく、疑似下位装置201から上位装置203へのデータ転送に上位装置203からのクロックRxClkは不要である。
【0096】
つぎに、上位装置203から疑似下位装置201へのデータ転送動作について説明する。
【0097】
前述の疑似下位装置201から上位装置203へのデータ転送と同様に、疑似下位装置201のクロックBusClkは、上位装置203よりクロック線208を介して転送されてくるクロックTxClkにより生成される。
【0098】
ゲート206において、上位装置203の転送許可信号TxEnbがネゲートされ、かつ上位装置203のアドレス信号TxAdrsが疑似下位装置201のアドレスを指示している時に、疑似下位装置201の転送要求信号RxEmpty/Clavがアサートされる。このアドレス指示により上位装置203によるポーリング制御が実施される。
【0099】
この後、疑似下位装置201が転送可能な状態に移行すると、転送許可信号RxEnbがアサートされ、疑似下位装置201は受信可能状態となる。アサートされた転送許可信号RxEnbは、ゲート206に送出され、そこで反転(変換)される。
【0100】
ゲート206において、転送許可信号RxEnbがアサートされ、かつ上位装置203のアドレス信号TxAdrsが疑似下位装置201を指示している時に、上位装置203の送要求信号TxFull/Clavはアサートされる。このアドレス指示により上位装置203によるポーリング制御が実施される。
【0101】
上位装置203において、転送要求信号TxEnbがアサートされると、上位装置203は送信可能状態となる。上位装置203から疑似下位装置201へのデータ転送開始の条件が成立した後、データTxDataは、データ先頭位置表示信号TxSOCに同期して上位装置203から送出され、データRxDataとしてデータ先頭位置表示信号RxSOCに同期して順次疑似下位装置201に受信される。上位装置203から疑似下位装置201へのデータ転送期間では、データTxData及びデータ先頭位置表示信号TxSOCは一旦フリップフロップ204に保持される。
【0102】
以上説明したように、実施の形態2によれば、疑似下位装置201、下位装置202を上位装置203のクロックにより動作させ、上位装置203のアドレス制御によりゲート206,207で指示された疑似下位装置201又は下位装置202と上位装置203間のデータ転送タイミングを計り、疑似下位装置201や下位装置202の指示はアドレス制御によって切り換えればよく、これによって複数の下位装置に対するポーリング制御を実現することが可能である。また、疑似下位装置201と上位装置203間のデータ転送時には、フリップフロップ204,205によりそのデータ転送タイミングでデータ転送を行うようにした。
【0103】
また、疑似下位装置201がアドレス制御された場合には、疑似下位装置201が疑似的に下位装置として動作することになり、見かけ上、上位装置と下位装置間のデータ転送が実現される。この場合には、上位装置どうしのデータ転送とはならず、バッファ等の構成が不要となって回路構成が簡素化されることから、廉価なシステムを実現することが可能であり、かつデータ転送におけるリアルタイム性を確保することが可能である。
【0104】
また、ゲート206,207では、疑似下位装置201が指示された場合にのみ、転送許可信号を転送要求信号に変換して出力するようにしたので、簡素なロジックによりデータ転送タイミングを計ることが可能である。
【0105】
また、疑似下位装置201、下位装置202、上位装置203をLSI構造にしたので、安価なシステムを実現することが可能である。
【0106】
【発明の効果】
以上説明したように、この発明によれば、第1上位装置を第2上位装置のクロックにより動作させ、第1上位装置と第2上位装置間のデータ転送タイミングを計り、そのデータ転送タイミングでデータ転送を行うようにしたので、第1上位装置が疑似的に下位装置として動作することになり、見かけ上、上位装置と下位装置間のデータ転送が実現される。この場合には、上位装置どうしのデータ転送とはならず、バッファ等の構成が不要となって回路構成が簡素化されることから、廉価なシステムを実現することが可能であり、かつデータ転送におけるリアルタイム性を確保することが可能なデータ転送システムが得られるという効果を奏する。
【0107】
つぎの発明によれば、第1上位装置と第2上位装置間で転送許可を転送要求に変換するようにしたので、簡素なロジックによりデータ転送タイミングを計ることが可能なデータ転送システムが得られるという効果を奏する。
【0108】
つぎの発明によれば、第1及び第2上位装置をLSI構造にしたので、安価なシステムを実現することが可能なデータ転送システムが得られるという効果を奏する。
【0109】
つぎの発明によれば、第1上位装置及び少なくとも1台の下位装置を第2上位装置のクロックにより動作させ、第2上位装置のアドレス制御で指示された第1上位装置又は下位装置と第2上位装置間のデータ転送タイミングを計り、そのデータ転送タイミングでデータ転送を行うようにしたので、第1上位装置や下位装置の指示はアドレス制御によって切り換えればよく、これによって複数の下位装置に対するポーリング制御を実現することが可能であるとともに、第1上位装置がアドレス制御された場合には、第1上位装置が疑似的に下位装置として動作することになり、見かけ上、上位装置と下位装置間のデータ転送が実現されることから、廉価なシステムを実現することが可能であり、かつデータ転送におけるリアルタイム性を確保することが可能なデータ転送システムが得られるという効果を奏する。
【0110】
つぎの発明によれば、第2上位装置によって第1上位装置が指示された場合にのみ第1上位装置と第2上位装置間で転送許可を転送要求に変換するようにしたので、簡素なロジックによりデータ転送タイミングを計ることが可能なデータ転送システムが得られるという効果を奏する。
【0111】
このつぎの発明によれば、第1及び第2上位装置、並びに下位装置をLSI構造にしたので、安価なシステムを実現することが可能なデータ転送システムが得られるという効果を奏する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるデータ転送システムの構成を示すブロック図である。
【図2】 実施の形態1においてUTOPIA規格に準拠したデータ転送システムの構成を示すブロック図である。
【図3】 図2に示したデータ転送システムにおける各信号及びデータのタイミングの一例を示すタイミングチャートである。
【図4】 この発明の実施の形態2によるデータ転送システムの構成を示すブロック図である。
【図5】 実施の形態2においてUTOPIA規格に準拠したデータ転送システムの構成を示すブロック図である。
【図6】 図2に示したデータ転送システムにおけるゲート回路の一構成例を示す回路図である。
【図7】 図2に示したデータ転送システムにおけるゲート回路の他の構成例を示す回路図である。
【図8】 従来例によるデータ転送システムの構成を示すブロック図である。
【図9】 従来例によるUTOPIA規格に準拠したデータ転送システムの構成を示すブロック図である。
【符号の説明】
1,11,101,201 疑似下位装置、12,202 下位装置、2,13,102,203 上位装置、3,14 データバス制御部、3A,3B,14A,14B データバス、4,15 アドレス/制御バス制御部、4A,4B,15A,15B 制御バス、5,17 クロック線、16 アドレスバス、103,104,204,205 フリップフロップ、105,106 反転ゲート、206,207 ゲート、2061,2071 アドレス一致検出回路、2062,2063,2072,2073 ANDゲート
Claims (4)
- 送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記送信転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する第1上位装置および第2上位装置と、
前記第2上位装置の出力クロックと前記第1上位装置の入力クロックとを接続するクロック線と、
前記第1上位装置の出力データと前記第2上位装置の入力データとを接続する第1のデータバスと、
前記第2上位装置の出力データと前記第1上位装置の入力データとを接続する第2のデータバスと、
前記第1上位装置の送信転送許可信号がネゲートの時に前記第2上位装置の受信転送要求信号がアサートとなるように前記第1上位装置の送信転送許可信号を変換し、変換した前記第1上位装置の送信転送許可信号と前記第2上位装置の受信転送要求信号とを接続し、前記第2上位装置の受信転送許可信号がアサートの時に前記第1上位装置の送信転送要求信号がアサートとなるように前記第2上位装置の受信転送許可信号を変換し、変換した前記第2の上位装置の受信転送許可信号と前記第1上位装置の送信転送要求信号とを接続し、前記第2上位装置の送信転送許可信号がネゲートの時に前記第1上位装置の受信転送要求信号がアサートとなるように前記第2上位装置の送信転送許可信号を変換し、変換した前記第2上位装置の送信転送許可信号と前記第1上位装置の受信転送要求信号とを接続し、前記第1上位装置の受信転送許可信号がアサートの時に前記第2上位装置の送信転送要求信号がアサートとなるように前記第1上位装置の受信転送許可信号を変換し、変換した前記第1の上位装置の受信転送許可信号と前記第2の送信転送要求信号とを接続する制御バス制御部と、
を備えたことを特徴とするデータ転送システム。 - 前記第1および前記第2上位装置は、LSI構造を有することを特徴とする請求項1に記載のデータ転送システム。
- 送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する第1上位装置および第2上位装置と、
前記第2上位装置から出力されるアドレス信号の値が予め登録されている自装置のアドレス値を示している場合に、送信転送許可信号をネゲートにした後に、送信転送要求信号がアサートになると前記転送許可信号をアサートにしてデータ転送を開始し、受信転送要求信号がアサートになった後に自装置がデータを受信可能な状態になると受信転送許可信号をアサートにして相手側装置から入力されるデータを受信する下位装置と、
前記第2上位装置から出力される送信アドレス信号の値と予め登録されている前記第1上位装置のアドレス値とが一致しているか否かを判定し、前記送信アドレス信号の値と前記第1上位装置のアドレス値とが一致している場合には、前記前記第1上位装置の送信転送許可信号がネゲートの時に前記第2上位装置の受信転送要求信号がアサートとなるように前記第1上位装置の送信転送許可信号を変換して前記第2上位装置の受信転送要求信号として出力し、前記第2上位装置の受信転送許可信号がアサートの時に前記第1上位装置の送信転送要求信号がアサートとなるように変換して前記第2上位装置の受信転送許可信号を前記第1上位装置の送信転送要求信号として出力し、前記第2上位装置から出力される受信アドレス信号の値と予め登録されている前記第1上位装置のアドレス値とが一致しているか否かを判定し、前記受信アドレス信号の値と前記第1上位装置のアドレス値とが一致している場合には、前記第2上位装置の送信転送許可信号がネゲートの時に前記第1上位装置の受信転送要求信号がアサートとなるように前記第2上位装置の送信転送許可信 号を変換して前記第1上位装置の受信転送要求信号として出力し、前記第1上位装置の受信転送許可信号がアサートの時に前記第2上位装置の送信転送要求信号がアサートとなるように変換して前記第1上位装置の受信転送許可信号を前記第2上位装置の送信転送要求信号として出力するアドレス制御バス制御部と、
前記第2上位装置の出力クロックと前記第1上位装置の入力クロックと前記下位装置の出力クロックとを接続するクロック線と、
前記第2上位装置の送信アドレス信号と前記アドレス制御バス制御部と前記下位装置の送信アドレス信号とを接続する第1のアドレスバスと、
前記第2上位装置の受信アドレス信号と前記アドレス制御バス制御部と前記下位装置の受信アドレス信号とを接続する第2のアドレスバスと、
前記第1上位装置の出力データと前記第2上位装置の入力データと前記下位装置の出力データとを接続する第1のデータバスと、
前記第2上位装置の出力データと前記第1上位装置の入力データと前記下位装置の入力データとを接続する第2のデータバスと、
前記第1上位装置と前記アドレス制御バス制御部とを接続する第1の制御バスと、
前記第2上位装置と前記アドレス制御バス制御部と前記下位装置とを接続する第2の制御バスと、
を備えたことを特徴とするデータ転送システム。 - 前記第1および第2上位装置、並びに前記下位装置は、LSI構造を有することを特徴とする請求項3に記載のデータ転送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00496697A JP3701762B2 (ja) | 1997-01-14 | 1997-01-14 | データ転送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00496697A JP3701762B2 (ja) | 1997-01-14 | 1997-01-14 | データ転送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10200585A JPH10200585A (ja) | 1998-07-31 |
JP3701762B2 true JP3701762B2 (ja) | 2005-10-05 |
Family
ID=11598339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00496697A Expired - Fee Related JP3701762B2 (ja) | 1997-01-14 | 1997-01-14 | データ転送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3701762B2 (ja) |
-
1997
- 1997-01-14 JP JP00496697A patent/JP3701762B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10200585A (ja) | 1998-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7570646B2 (en) | Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode | |
JPH0312746B2 (ja) | ||
US7006498B2 (en) | System for transmitting local area network (LAN) data frames through an asynchronous transfer mode (ATM) crossbar switch | |
US5999999A (en) | Communication control device and a communication system using the same | |
JP3701762B2 (ja) | データ転送システム | |
US6192409B1 (en) | X.25 network connection for X.25 protocol communication used in a full electronic switching system | |
US5875174A (en) | Time-division multiplex communication control circuit for ATM terminal | |
JP2007026196A (ja) | Usbテストモニタ回路 | |
JPS6118236A (ja) | 多重リンクを有するデ−タ通信システムの折返しテスト方式 | |
US6266748B1 (en) | Priority encoding for FIFO memory devices that interface multiple ports to a data receiving device | |
EP0983554B1 (en) | Interfacing peripheral devices via a slave group interface device to a bus | |
US8427955B2 (en) | Method and apparatus for transferring data | |
JP2502491B2 (ja) | 通信処理回路 | |
JPH1063617A (ja) | シリアル通信装置 | |
JP3613203B2 (ja) | セル送信制御回路及びその方法 | |
KR100427764B1 (ko) | 서로 다른 데이터 버스를 가지는 디바이스들의 정합 장치 | |
JP3518675B2 (ja) | バス評価システム | |
JP2001236303A (ja) | ユニバーサル・シリアル・バス制御回路 | |
JP3095060B2 (ja) | Atmスイッチ装置 | |
KR100405847B1 (ko) | 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법 | |
JP2004110389A (ja) | ブリッジ集積回路及びそれを用いた情報処理システム | |
KR100361661B1 (ko) | 비동기전송모드 유토피아 버스 레벨2/레벨1의 변환 및정합 시스템 | |
CN109597785A (zh) | 一种基于AXI4接口的PCI Express总线适配多接口的设计方法 | |
JP2002374254A (ja) | シリアルバス検査装置及びその動作方法 | |
JPH0675796A (ja) | パリティエラー記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050714 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |