JPH05347327A - 半導体集積回路装置の接続方法 - Google Patents
半導体集積回路装置の接続方法Info
- Publication number
- JPH05347327A JPH05347327A JP4154739A JP15473992A JPH05347327A JP H05347327 A JPH05347327 A JP H05347327A JP 4154739 A JP4154739 A JP 4154739A JP 15473992 A JP15473992 A JP 15473992A JP H05347327 A JPH05347327 A JP H05347327A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- recess
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、はんだ溶融時に隣接はんだ同
士のショートがない良好なＣＣＢ接続法を供給すること
にある。 【構成】凹部３の底面に形成された接続電極２を有する
多層基板１がある。その上にはんだボール４および凹部
５内に接続電極６を有するＩＣ７、またははんだボール
４の付いたＩＣが搭載される。ここで凹部３と凹部５の
容積和、または凹部３の容積ははんだボールの容積より
大きい。また、基板１とＩＣ７にははんだ接合後隙間が
存在する。
士のショートがない良好なＣＣＢ接続法を供給すること
にある。 【構成】凹部３の底面に形成された接続電極２を有する
多層基板１がある。その上にはんだボール４および凹部
５内に接続電極６を有するＩＣ７、またははんだボール
４の付いたＩＣが搭載される。ここで凹部３と凹部５の
容積和、または凹部３の容積ははんだボールの容積より
大きい。また、基板１とＩＣ７にははんだ接合後隙間が
存在する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置の接
続方法に係り、特にＣＣＢはんだ接続を正確に行い、し
かも溶融時のつぶれによるはんだショート不良を防止す
るための半導体集積回路装置の接続方法に関する。
続方法に係り、特にＣＣＢはんだ接続を正確に行い、し
かも溶融時のつぶれによるはんだショート不良を防止す
るための半導体集積回路装置の接続方法に関する。
【０００２】
【従来の技術】従来、半導体チップを基板にじかに接続
する方法としてＣＣＢ法と呼ばれるチップおよび基板平
坦面に配された接続電極間を直接はんだ接続を行う方法
がある。ところでＣＣＢ接続においては、チップが異常
発熱しはんだボ−ルが再溶融時上からの荷重によりつぶ
れて隣同士ショートしないように、特開平２−２９４０
５６のように基板にストッパ−を設けはんだのつぶれを
防ぐ方法が発明されている。
する方法としてＣＣＢ法と呼ばれるチップおよび基板平
坦面に配された接続電極間を直接はんだ接続を行う方法
がある。ところでＣＣＢ接続においては、チップが異常
発熱しはんだボ−ルが再溶融時上からの荷重によりつぶ
れて隣同士ショートしないように、特開平２−２９４０
５６のように基板にストッパ−を設けはんだのつぶれを
防ぐ方法が発明されている。
【０００３】また、半導体集積回路装置（ＩＣ）のリー
ドが傷付かないたように特開平３−１２０８５５、また
は平３−１２３０６６で示されるようにＩＣ外部リード
をパッケージの内側に設ける方法が発明されている。当
該リードは通常突きでた基板端子とはんだ付けを行う方
法がとられる。
ドが傷付かないたように特開平３−１２０８５５、また
は平３−１２３０６６で示されるようにＩＣ外部リード
をパッケージの内側に設ける方法が発明されている。当
該リードは通常突きでた基板端子とはんだ付けを行う方
法がとられる。
【０００４】
【発明が解決しようとする課題】ＣＣＢ法によるＩＣ接
続においては、接続時の隣接はんだ間ショートの問題が
あるが、上記のようにストッパーを設けただけでは、位
置ずれ等の問題があり接続時のショート不良をなくすこ
とはできない。
続においては、接続時の隣接はんだ間ショートの問題が
あるが、上記のようにストッパーを設けただけでは、位
置ずれ等の問題があり接続時のショート不良をなくすこ
とはできない。
【０００５】
【課題を解決するための手段】本発明における接続方法
は、ＣＣＢ接続時および再溶融時にはんだ間ショートが
発生しないように、まず、ＩＣおよび基板面に接続電極
を有する、はんだボールの体積より大きな凹部を設け、
当該電極間をＩＣ面と基板面に隙間ができるようなはん
だボールにより接続する。
は、ＣＣＢ接続時および再溶融時にはんだ間ショートが
発生しないように、まず、ＩＣおよび基板面に接続電極
を有する、はんだボールの体積より大きな凹部を設け、
当該電極間をＩＣ面と基板面に隙間ができるようなはん
だボールにより接続する。
【０００６】
【作用】上記手段によれば、基板面に配置した接続電極
を有する凹部にはんだボールを搭載し、その上に凹部が
重なるようにＩＣを載せることにより容易に位置決めが
でき、しかも位置ずれもしない。また、ＩＣと基板の凹
の容積和がはんだ量より大きいことにより溶融接合時ま
たは再溶融時の凹部よりのはんだはみ出しがないため、
はんだつぶれによる隣同士のはんだショートが防げる。
さらにＩＣと基板面に隙間があるためＣＣＢの特徴も活
かせる。
を有する凹部にはんだボールを搭載し、その上に凹部が
重なるようにＩＣを載せることにより容易に位置決めが
でき、しかも位置ずれもしない。また、ＩＣと基板の凹
の容積和がはんだ量より大きいことにより溶融接合時ま
たは再溶融時の凹部よりのはんだはみ出しがないため、
はんだつぶれによる隣同士のはんだショートが防げる。
さらにＩＣと基板面に隙間があるためＣＣＢの特徴も活
かせる。
【０００７】
【実施例】以下、本発明の一実施例を示す。図１は本発
明の一実施例の断面図、図２は変形図である。
明の一実施例の断面図、図２は変形図である。
【０００８】図１は、積層時表面層に穴を空けて形成さ
れた凹部３、および第２層目に印刷により形成された接
続電極２を有するセラミック多層基板１に、まず、はん
だボール４を溶融接合し、その上から凹部５内に接続電
極６を有するセラミックパッケージでできたＩＣ７の凹
部５が、はんだボール４にかぶさるように重ねた断面図
である。これに周囲から熱を加えてＩＣのはんだ接続を
行う。なおこの場合、ＩＣおよび基板側を同時にはんだ
付けしてもよい。ここで凹部３と凹部５の容積の和はは
んだボール４の容積より大きい。
れた凹部３、および第２層目に印刷により形成された接
続電極２を有するセラミック多層基板１に、まず、はん
だボール４を溶融接合し、その上から凹部５内に接続電
極６を有するセラミックパッケージでできたＩＣ７の凹
部５が、はんだボール４にかぶさるように重ねた断面図
である。これに周囲から熱を加えてＩＣのはんだ接続を
行う。なおこの場合、ＩＣおよび基板側を同時にはんだ
付けしてもよい。ここで凹部３と凹部５の容積の和はは
んだボール４の容積より大きい。
【０００９】また図２のように、予めはんだボールの形
成されたＩＣ８を積層時表面層に穴を空けて形成された
凹部３、および第２層目に印刷により形成された接続電
極２を有するセラミック多層基板１に、凹部３にはんだ
ボール４が落ち込むように搭載してもよい。これにより
位置ずれの少ない搭載が可能であり、さらに凹部３の容
積をはんだボール４の容積より大きくすることではんだ
ボール４がつぶれても隣同士ショートすることはない。
成されたＩＣ８を積層時表面層に穴を空けて形成された
凹部３、および第２層目に印刷により形成された接続電
極２を有するセラミック多層基板１に、凹部３にはんだ
ボール４が落ち込むように搭載してもよい。これにより
位置ずれの少ない搭載が可能であり、さらに凹部３の容
積をはんだボール４の容積より大きくすることではんだ
ボール４がつぶれても隣同士ショートすることはない。
【００１０】
【発明の効果】上記例のはんだ接続方法によれば、基板
へのＩＣ搭載時のＩＣ位置合わせが容易になる。また、
ＩＣ搭載位置ずれが少なくなること、およびはんだ溶融
時にはんだがつぶれて隣接はんだ同士がショートするこ
ともなく、良好なＣＣＢ接続が得られる。
へのＩＣ搭載時のＩＣ位置合わせが容易になる。また、
ＩＣ搭載位置ずれが少なくなること、およびはんだ溶融
時にはんだがつぶれて隣接はんだ同士がショートするこ
ともなく、良好なＣＣＢ接続が得られる。
【図１】本発明の一実施例である多層基板とＩＣのはん
だ接合方法を説明する断面図である。
だ接合方法を説明する断面図である。
【図２】上記実施例の変形例を説明する断面図である。
１…セラミック多層基板、 ２…接続電極、 ３…基板側凹部、 ４…はんだボール、 ５…ＩＣパッケージ凹部、 ６…接続電極、 ７…ＩＣ、 ８…はんだボール付ＩＣ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹中 隆次 神奈川県秦野市堀山下１番地株式会社日立 製作所神奈川工場内
Claims (1)
- 【請求項１】半導体集積回路装置および多層基板上に、
底面に外部電極のついた凹部を設け、当該電極の間に半
導体集積回路装置と基板面に隙間ができる様にはんだを
形成したことを特徴とする半導体集積回路装置の接続方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154739A JPH05347327A (ja) | 1992-06-15 | 1992-06-15 | 半導体集積回路装置の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154739A JPH05347327A (ja) | 1992-06-15 | 1992-06-15 | 半導体集積回路装置の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347327A true JPH05347327A (ja) | 1993-12-27 |
Family
ID=15590870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154739A Withdrawn JPH05347327A (ja) | 1992-06-15 | 1992-06-15 | 半導体集積回路装置の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05347327A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9142516B2 (en) | 2011-07-28 | 2015-09-22 | Socionext Inc. | Semiconductor device and manufacturing method therefor |
-
1992
- 1992-06-15 JP JP4154739A patent/JPH05347327A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9142516B2 (en) | 2011-07-28 | 2015-09-22 | Socionext Inc. | Semiconductor device and manufacturing method therefor |
| US9355974B2 (en) | 2011-07-28 | 2016-05-31 | Socionext Inc. | Semiconductor device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| US6996899B2 (en) | Electronic assembly and a method of constructing an electronic assembly | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US7615873B2 (en) | Solder flow stops for semiconductor die substrates | |
| JPH05347327A (ja) | 半導体集積回路装置の接続方法 | |
| JP2000138339A (ja) | 電子部品 | |
| JP7335732B2 (ja) | プリント配線基板 | |
| JP3767704B2 (ja) | チップ型電子部品 | |
| JPH10256308A (ja) | 半導体チップ実装構造及びその実装方法 | |
| JPH03187253A (ja) | 半導体装置 | |
| JP2006216631A (ja) | 配線基板およびその製造方法 | |
| JP2004207287A (ja) | はんだ付け用ランド、プリント配線基板 | |
| JP2006005112A (ja) | 半導体装置およびこれに用いる回路基板 | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP2002026482A (ja) | 電子部品の実装構造 | |
| JP2022122467A (ja) | プリント配線板 | |
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPH09181208A (ja) | 混成集積回路装置 | |
| JPH0613535A (ja) | 電子部品搭載装置 | |
| JP2003243562A (ja) | 樹脂封止基板とその製造方法および該基板中間製品とその製造方法 | |
| JPH0265295A (ja) | プリント基板 | |
| JPH07297363A (ja) | 混成集積回路実装基板及びその部品実装方法 | |
| KR200408838Y1 (ko) | 인쇄회로기판 | |
| JPH10321757A (ja) | 電子回路モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |