JPH05341832A

JPH05341832A - Ｃｎｃの図形干渉チェック方式

Info

Publication number: JPH05341832A
Application number: JP14736092A
Authority: JP
Inventors: Yoshiaki Ikeda; 良昭池田; Minoru Jinnai; 稔陣内
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 1992-06-08
Filing date: 1992-06-08
Publication date: 1993-12-24
Anticipated expiration: 2013-07-02
Also published as: JP2771731B2

Abstract

(57)【要約】【目的】シミュレーション表示によって工具やワーク
等の干渉をチェックするＣＮＣの図形干渉チェック方式
において、表示メモリ等の回路を増大させることなく、
多数の図形の干渉チェックを高速に処理できるようにす
る。【構成】表示メモリ部２に論理色コード化して格納さ
れた各図形の画像データは、レジスタ部４により１ドッ
ト単位の画素データに変換され比較手段８に送られる。
比較手段８は、シフトレジスタから画素データを受け取
るとともにその論理色コードを読み取り、異なる論理色
コードの画素データが連続した場合には図形同士が干渉
したものと見なし、プロセッサ１にアラームを出力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は工具やワーク等の干渉を
チェックするＣＮＣ（数値制御装置）の図形干渉チェッ
ク方式に関し、特にシミュレーション表示によるＣＮＣ
の図形干渉チェック方式に関する。

【０００２】

【従来の技術】従来、ＣＮＣにおいて工具やワーク等の
干渉をチェックする方式としては、第１に干渉チェック
の対象図形毎に表示メモリを有するものと、第２にカラ
ー表示する場合に表示色毎に表示メモリを有するものと
がある。

【０００３】図６は第１の従来技術を説明する図であ
る。ここでは、表示画面６７に図形６８と図形６９をシ
ミュレーション表示させるため、それぞれ図形６８用の
表示メモリ６１と図形６９用の表示メモリ６２が設けら
れている。これら表示メモリ６１および表示メモリ６２
は、カラー表示の場合にはそれぞれＲＧＢ用に３個設け
られる。

【０００４】シフトレジスタ６３は、表示メモリ６１か
ら読み出されたパラレル信号の画像データをシリアル信
号に変換し、１ドット単位の画素データとしてＯＲ回路
６５および比較回路６６に送る。シフトレジスタ６４
は、表示メモリ６２から読み出されたパラレル信号の画
像データをシリアル信号に変換し、１ドット単位の画素
データとしてＯＲ回路６５および比較回路６６に送る。

【０００５】ＯＲ回路６５は、シフトレジスタ６３およ
びシフトレジスタ６４からの画素データを合成し、表示
画面６７に表示させる。比較回路６６では、シフトレジ
スタ６３およびシフトレジスタ６４からの画素データを
検出し、同一画素上で表示が重なった場合には、図形６
８と図形６９とが干渉しているものと判断し、アラーム
を出力する。

【０００６】図７は、第２の従来技術を説明する図であ
る。ここでは、表示画面７６に図形７７と図形７８とを
色分け表示させるため、ＲＧＢの色別に設けられた表示
メモリ７１に図形７７および図形７８を記憶させてお
く。シフトレジスタ７２は、表示メモリ７１から読み出
された画像データをシリアル信号に変換し、画素データ
として表示画面７６に送る。また、シフトレジスタ７２
は、画素データを比較回路７５にも送る。

【０００７】表示色設定レジスタ７３は、図示されてい
ないプロセッサからの指令によって図形７７の表示色を
示す信号を比較回路７５に送る。同様に、表示色設定レ
ジスタ７４は、図示されていないプロセッサからの指令
によって図形７８の表示色を示す信号を比較回路７５に
送る。

【０００８】比較回路７５は、シフトレジスタ７２から
画素データを読み込み、表示色設定レジスタ７３および
表示色設定レジスタ７４からの表示色信号と比べる。す
なわち、シフトレジスタ７２からの画素データの色が表
示色設定レジスタ７３の示す表示色と同じであれば、そ
の画素データが図形７７の画像データの一部であること
を認識する。同様に、シフトレジスタ７２からの画素デ
ータの色が表示色設定レジスタ７４の示す表示色と同じ
であれば、その画素データが図形７８の画像データの一
部であることを認識する。

【０００９】こうして、比較回路７５は、異なる色の画
素データが連続して送られた場合、すなわち、隣合った
ドットに別の色の画素データが表示された場合には、図
形７７と図形７８とが表示画面７６上で干渉しているも
のと見なし、アラームを出力する。

【００１０】

【発明が解決しようとする課題】しかし、これらの従来
技術には、次のような問題点がある。まず、第１の従来
技術は、同一の表示メモリに記憶された図形同士の干渉
をチェックすることができないので、干渉チェックする
図形の数だけ表示メモリを用意する必要があった。

【００１１】一方、第２の従来技術では、比較回路７５
では色同士を比較して干渉をチェックしているので、同
色の図形同士の干渉をチェックすることができない。こ
のため、干渉チェックする図形の数だけ表示色設定レジ
スタを用意する必要があった。また、表示装置によって
は表示色数に制限があるので、使用する表示装置によっ
ては、干渉チェックできる図形の数が限定されてしまう
という問題点があった。

【００１２】また、これら２つの従来技術とは別に、ソ
フトウェアによって干渉チェックを行う方法も考えられ
るが、プログラムが複雑になり、処理速度も遅くなるこ
とが予想されるため、実用は不可能である。

【００１３】本発明はこのような点に鑑みてなされたも
のであり、表示メモリ等の回路を増大させることなく、
多数の図形の干渉チェックを高速に処理することのでき
るＣＮＣの図形干渉チェック方式を提供することを目的
とする。

【００１４】

【課題を解決するための手段】本発明では上記課題を解
決するために、シミュレーション表示によって工具やワ
ーク等の干渉をチェックするＣＮＣの図形干渉チェック
方式において、干渉チェックの対象図形を区別するため
各対象図形の画像データを論理色付けして格納する表示
メモリと、前記表示メモリの画像データをシリアル信号
に変換し、１ドット単位の画素データとして出力するシ
フトレジスタと、前記シフトレジスタから前記画素デー
タを受け取るとともに前記画素データの論理色を読み取
り、異なる論理色を持つ画素データが連続した場合には
対象図形同士が干渉したものと見なし、アラームを出力
する比較手段と、を有することを特徴とするＣＮＣの図
形干渉チェック方式が提供される。

【００１５】

【作用】表示メモリに論理色付けして格納された各対象
図形の画像データは、シフトレジスタにより１ドット単
位の画素データに変換され比較手段に送られる。比較手
段は、シフトレジスタから画素データを受け取るととも
にその論理色を読み取り、異なる論理色を持つ画素デー
タが連続した場合には対象図形同士が干渉したものと見
なし、アラームを出力する。

【００１６】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は本発明の図形干渉チェック方式を実施す
るための数値制御装置のハードウェアの概略構成図であ
る。プロセッサ１１はＲＯＭ１２に格納されたシステム
プログラムに従って数値制御装置全体を制御する。ＲＯ
Ｍ１２にはＥＰＲＯＭあるいはＥＥＰＲＯＭが使用され
る。ＲＡＭ１３はＤＲＡＭ等が使用され、各種のデータ
あるいは入出力信号が格納される。不揮発性メモリ１４
にはバッテリバックアップされたＣＭＯＳが使用され、
電源切断後も保持すべきパラメータ、ピッチ誤差補正量
及び工具補正量等が格納されている。

【００１７】グラフィック制御回路１５はディジタル信
号を表示用の信号に変換し、表示装置１６に与える。表
示装置１６はＣＲＴあるいは液晶表示装置が使用され、
各軸の位置表示、入出力信号の状態、パラメータ等が表
示される。また、表示装置１６ではワークの加工手順等
のシミュレーション表示が行われ、このとき、グラフィ
ック制御回路１５では図形干渉チェックが行われる。操
作盤１７はキーボード等から構成され、各種のデータの
入力あるいは工作機械１９の操作に使用される。

【００１８】ＰＭＣ（プログラマブル・マシン・コント
ローラ）１８はバス２０経由で出力信号を受けて、出力
信号をシーケンス・プログラムで処理して、工作機械１
９を制御する。また、機械側からの入力信号を受けて、
シーケンス・プログラムで処理を行い、バス２０を経由
して、プロセッサ１１に入力信号を転送する。

【００１９】これらの構成要素はバス２０によって互い
に結合されている。なお、図２では軸制御回路、サーボ
アンプ、サーボモータ、スピンドルアンプ及びスピンド
ルモータ等の構成要素は省略してある。また、プロセッ
サを複数個にして、マルチプロセッサシステムとするこ
ともできる。

【００２０】図１はグラフィック制御回路１５の構成を
示すブロック図である。プロセッサ（ＣＰＵ）１には、
バス９を介して表示メモリ部２、論理色設定レジスタ
６、および論理色設定レジスタ７が結合されている。ま
た、バス９には、図示されていないバッファメモリが結
合されており、描画データをプロセッサ１に送る。

【００２１】表示メモリ部２は、４個の表示メモリ２ａ
〜２ｄにより構成されている。これら表示メモリ２ａ〜
２ｄは、それぞれ後述の４桁の論理色コードの各桁と対
応しており、オペレータが設定した画像データが格納さ
れている。

【００２２】表示コントローラ３は、表示メモリ部２の
各表示メモリ２ａ〜２ｄに同時に表示指令を送り、表示
メモリ２ａ〜２ｄに格納された画像データをフレームの
先頭から順に読み出してレジスタ部４に送る。また、表
示コントローラ３は、１フレーム毎に垂直帰線信号を割
り込み信号としてプロセッサ１に送る。

【００２３】レジスタ部４は、４個のシフトレジスタ４
ａ〜４ｄから構成されている。各シフトレジスタ４ａ〜
４ｄは、それぞれ表示メモリ２ａ〜２ｄから送られる画
像データをシリアル信号に変換し、１ドット単位の画素
データとしてカラーパレット５および比較回路８に送
る。

【００２４】カラーパレット５は、レジスタ部４から出
力された各画素データを並列に受け取り、４桁の論理色
コードとして扱う。この論理色コードは、予め表示メモ
リ２ａ〜２ｄに画像データを格納するときに各画素デー
タ単位でその論理色を示すことができるように設定され
ている。カラーパレット５は、この論理色コードを読み
取って表示すべき色を判断し、対応するビデオ信号を表
示装置１６に送る。

【００２５】プロセッサ１は、表示コントローラ３から
割り込み信号を受け取る度に、干渉チェックの対象とな
る図形を切り替え、それらの図形の論理色コードを論理
色設定レジスタ６および論理色設定レジスタ７に送る。
論理色設定レジスタ６および論理色設定レジスタ７は、
新しく論理色コードが切り替えられるまでその値を保持
し、比較回路８に送り続ける。

【００２６】比較回路８は、レジスタ部４から画素デー
タを読み込み、論理色設定レジスタ６および論理色設定
レジスタ７からの論理色コードと比べる。比較回路８
は、レジスタ部４からの画素データの論理色が、論理色
設定レジスタ６および論理色設定レジスタ７の何れかと
一致した場合に、表示画面に表示する画素データがどの
図形の部分であるかを判断する。比較回路８は、こうし
て１ドット毎に論理色を判定し、異なる論理色の画素デ
ータが連続して取り込まれた場合には、図形同士が干渉
しているものと判断し、アラームをプロセッサ１に送
る。

【００２７】次に、このような構成を有するグラフィッ
ク制御回路１５の具体的な処理の例を示す。図３は、切
削シミュレーション描画の例を示す図である。表示装置
１６の表示画面上には、チャック３１、ワーク３２、工
具３３および工具３４が描画されている。これらの図形
は、異なる色で表示されている。また、これらの図形
は、干渉チェックする部分毎に論理色コードが与えら
れ、その論理色コードに応じて表示メモリ部２の各表示
メモリ２ａ〜２ｄに格納される。ここでは、干渉チェッ
クの対象となる部分としては、チャック３１、ワーク３
２、工具３３の刃先３３ａ、工具３３の刃先以外の部分
３３ｂ、工具３４の刃先３４ａ、工具３４の刃先以外の
部分３４ｂが上げられる。

【００２８】図４は、各チェック対象部分への表示色お
よび論理色コードの割り当ての一例を示す図である。図
からも分かるように、工具３３および工具３４の各部分
は、その表示色は同じ赤であるが、論理色コードは全て
異なるものが与えられている。これらチェック対象部分
は、それぞれ論理色コードに応じて、表示メモリ部２の
表示メモリ２ａ〜２ｄに画像データとして格納される。

【００２９】図５は表示メモリ部２への画像データの格
納方法の一例を示す図である。表示メモリ２ａ〜２ｄ
は、それぞれ論理色コードの上位桁から順に一対一で対
応している。例えば、工具３３の刃先以外の部分３３ｂ
は、その論理色コードが００１１であるから、その画像
データは最下位桁に対応する表示メモリ２ｄと、下位２
番目の桁に対応する表示メモリ２ｃとに格納される。同
様に、他のチェック対象部分もそれぞれ表示メモリ２ａ
〜２ｄに格納される。

【００３０】このように各図形の画像データが格納され
た表示メモリ２ａ〜２ｄは、表示コントローラ３によっ
て画面のフレームの先頭から同時に画像データが読み出
され、レジスタ部４の各シフトレジスタ４ａ〜４ｄに送
られる。各シフトレジスタ４ａ〜４ｄでは、対応する表
示メモリ２ａ〜２ｄからの画像データをシリアルな画素
データに変換し、カラーパレット５および比較回路８に
送る。

【００３１】各シフトレジスタ４ａ〜４ｄから出力され
る画素データは、シフトレジスタ４ａが最上位桁となる
ように順に並べると、図４に示した論理色コードが再生
される。カラーパレット５は、この論理色コードから表
示色を解読し、表示装置１６に表示する。

【００３２】このような方法により、表示装置１６の表
示画面上では図３に示したようなシミュレーション描画
が行われる。その一方で、プロセッサ１は、干渉チェッ
クを行う。この干渉チェックは、１フレーム毎に２個の
チェック対象部分ずつ行われる。このため、プロセッサ
１は、表示コントローラ３から帰線信号が送られる度
に、２個のチェック対象部分の論理色コードをそれぞれ
論理色設定レジスタ６および論理色設定レジスタ７に送
る。

【００３３】図３で示したシミュレーション描画の場合
には、干渉チェックする組み合わせとして以下の１０通
りがある。（１）チャック３１と工具３３の刃先３３ａ以外の部
分３３ｂ（２）チャック３１と工具３３の刃先３３ａ（３）チャック３１と工具３４の刃先３４ａ以外の部
分３４ｂ（４）チャック３１と工具３４の刃先３４ａ（５）ワーク３２と工具３３の刃先３３ａ以外の部分
３３ｂ（６）ワーク３２と工具３４の刃先３４ａ以外の部分
３４ｂ（７）工具３３の刃先３３ａ以外の部分３３ｂと工具
３４の刃先３４ａ以外の部分３４ｂ（８）工具３３の刃先３３ａ以外の部分３３ｂと工具
３４の刃先３４ａ（９）工具３３の刃先３３ａと工具３４の刃先３４ａ
以外の部分３４ｂ（１０）工具３３の刃先３３ａと工具３４の刃先３４
ａ例えば（１）を実行するタイミングでは、プロセッサ１
は、チャック３１の論理色コード（０００１）を論理色
設定レジスタ６に、工具３３の刃先３３ａ以外の部分３
３ｂの論理色コード（００１１）を論理色設定レジスタ
７に送る。これらの論理色コードは、１フレームの間比
較回路８に送られる。

【００３４】比較回路８は、レジスタ部４から送られる
論理コード化された画素データを、論理色コード（００
０１）および論理色コード（００１１）と比較する。画
素データは、１ドット単位で変化するので、比較回路８
はその都度チェックを行い、画素データが例えば論理色
コード（０００１）と一致すれば、画素データの表示色
はチャック３１の色、すなわち青であることを認識す
る。一方、画素データが例えば論理色コード（００１
１）と一致すれば、画素データの表示色は工具３３の刃
先３３ａ以外の部分３３ｂの色、すなわち赤であること
を認識する。

【００３５】こうして、比較回路８は、随時画素データ
の表示色をチェックして行く途中で表示色の異なるドッ
トが連続した場合には、２つの図形が干渉していると判
断する。（１）の例で言えば、表示色が青である画素デ
ータの次に表示色が赤の画素データが送られたとする
と、チャック３１と工具３３の刃先３３ａ以外の部分３
３ｂとが干渉していると判断する。比較回路８は、干渉
を検出すると直ちにアラームをプロセッサ１に送る。同
様に、（２）〜（１０）のチェックも繰り返し行われ
る。

【００３６】このように、本実施例では、論理色コード
を用いて図形の干渉チェックを行うようにしたので、表
示色が同一の図形であっても部分別に干渉チェックする
ことができる。

【００３７】また、画像データを表示メモリ２ａ〜２ｄ
に格納する段階で論理色コードを持たせるようにしたの
で、少ない表示メモリ数で多数の表示色を使用すること
ができる。

【００３８】さらに、本実施例では、１フレーム毎に２
個ずつの図形部分を干渉チェックするようにしたので、
論理色設定レジスタ６等を２個用意するだけでよい。さ
らに、本実施例では、カラーパレット５を用いたので、
論理色コードで表された画素データから容易に正しい表
示色に再現することができる。

【００３９】

【発明の効果】以上説明したように本発明では、画像デ
ータを論理色付けし、論理色により図形の干渉チェック
を行うようにしたので、表示色が同一の図形であっても
部分別に干渉チェックすることができる。したがって、
表示メモリ等の回路を増大させることなく、多数の図形
の干渉チェックを高速に処理することができる。

【図面の簡単な説明】

【図１】グラフィック制御回路の構成を示すブロック図
である。

【図２】本発明の図形干渉チェック方式を実施するため
の数値制御装置のハードウェアの概略構成図である。

【図３】切削シミュレーション描画の例を示す図であ
る。

【図４】各チェック対象部分への表示色および論理色コ
ードの割り当ての一例を示す図である。

【図５】表示メモリ部への画像データの格納方法の一例
を示す図である。

【図６】第１の従来技術を説明する図である。

【図７】第２の従来技術を説明する図である。

【符号の説明】

１プロセッサ（ＣＰＵ）２表示メモリ部３表示コントローラ４レジスタ部５カラーパレット６，７論理色設定レジスタ８比較回路９バス

Claims

【特許請求の範囲】

【請求項１】シミュレーション表示によって工具やワ
ーク等の干渉をチェックするＣＮＣ（数値制御装置）の
図形干渉チェック方式において、干渉チェックの対象図形を区別するため各対象図形の画
像データを論理色付けして格納する表示メモリと、前記表示メモリの画像データをシリアル信号に変換し、
１ドット単位の画素データとして出力するシフトレジス
タと、前記シフトレジスタから前記画素データを受け取るとと
もに前記画素データの論理色を読み取り、異なる論理色
を持つ画素データが連続した場合には対象図形同士が干
渉したものと見なし、アラームを出力する比較手段と、を有することを特徴とするＣＮＣの図形干渉チェック方
式。
【請求項２】前記画像データには、前記論理色を決定
する論理色コードが含まれていることを特徴とする請求
項１記載のＣＮＣの図形干渉チェック方式。
【請求項３】前記シフトレジスタと表示装置の間に
は、カラーパレットが設けられていることを特徴とする
請求項１記載のＣＮＣの図形干渉チェック方式。