JPS59352A - 高速度ペイント処理システム - Google Patents
高速度ペイント処理システムInfo
- Publication number
- JPS59352A JPS59352A JP57108780A JP10878082A JPS59352A JP S59352 A JPS59352 A JP S59352A JP 57108780 A JP57108780 A JP 57108780A JP 10878082 A JP10878082 A JP 10878082A JP S59352 A JPS59352 A JP S59352A
- Authority
- JP
- Japan
- Prior art keywords
- information
- paint
- mesh
- color
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Spray Control Apparatus (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ａ） 発明の技術分野
本発明は、高速度ペイント処理′システム、特に例えば
ディスプレイ装置などに表示される図形について当該図
形の所定の領域に対して色ぬりを行うペイント処理シス
テムにおいて、複数メッシュ分の色情報を一緒に読出し
て各メツシュ毎に並列にペイント処理を行わせ得るよう
にした高速度ペイント処理システムに関するものである
。彦お本発明は濃淡情報や輝度情報を用いてぬり分ける
ことを包含するものであるが、一般に色情報として説明
する。
ディスプレイ装置などに表示される図形について当該図
形の所定の領域に対して色ぬりを行うペイント処理シス
テムにおいて、複数メッシュ分の色情報を一緒に読出し
て各メツシュ毎に並列にペイント処理を行わせ得るよう
にした高速度ペイント処理システムに関するものである
。彦お本発明は濃淡情報や輝度情報を用いてぬり分ける
ことを包含するものであるが、一般に色情報として説明
する。
（Ｂ） 技術の背景と問題点
従来この種のペイント処理システムにおいては、一般に
ソフトウェア処理によって、境界位置を探しては１メツ
シユ分の色を決定してゆく処理を行うようにしており、
大きい面積の領域をペイント処理する場合に処理時間が
犬となるという問題があった。
ソフトウェア処理によって、境界位置を探しては１メツ
シユ分の色を決定してゆく処理を行うようにしており、
大きい面積の領域をペイント処理する場合に処理時間が
犬となるという問題があった。
このために複数メッシュ分の色情報を並列に処理しつつ
ペイント処理を行うことが望まれるが、境界位置がどこ
にあるかが予知されていない場合には、境界が見付かっ
た所からその旨を伝播せしめてゆくことが必要である０ （０） 発明の目的と構成 本発明は上記の点を解決して高速度ペイント処理を可能
にすることを目的としており、本発明の高速度ペイント
処理システムは、図形のｌメツシュに対応する色情報ま
たは濃淡情報を少ガくとも格納シてなるビット・マツプ
・ビデオ−メモリをそなえ、該メモリから複数メッシュ
分の上記色情報または濃淡情報を一斉に読出して上記各
メツシュに対してペイント処理を実行してゆくペイント
処理システムにおいて、各メツシュの色情報または濃淡
情報に対応して用意されるペイント・モジュールをそな
え、該各ペイント・モジュールは、予め指示されている
境界色情報または境界濃淡情報と当該メツシュの色情報
または濃淡情報とを照合する境界検出部をそなえると共
に、自己の境界検出部からの検出出力と他ペイント・モ
ジュールから伝播されてきた検出出力とにもとづいて、
当該メツシュの情報または予め指示されたペイント情報
を選択するよう構成されていることを特徴としている。
ペイント処理を行うことが望まれるが、境界位置がどこ
にあるかが予知されていない場合には、境界が見付かっ
た所からその旨を伝播せしめてゆくことが必要である０ （０） 発明の目的と構成 本発明は上記の点を解決して高速度ペイント処理を可能
にすることを目的としており、本発明の高速度ペイント
処理システムは、図形のｌメツシュに対応する色情報ま
たは濃淡情報を少ガくとも格納シてなるビット・マツプ
・ビデオ−メモリをそなえ、該メモリから複数メッシュ
分の上記色情報または濃淡情報を一斉に読出して上記各
メツシュに対してペイント処理を実行してゆくペイント
処理システムにおいて、各メツシュの色情報または濃淡
情報に対応して用意されるペイント・モジュールをそな
え、該各ペイント・モジュールは、予め指示されている
境界色情報または境界濃淡情報と当該メツシュの色情報
または濃淡情報とを照合する境界検出部をそなえると共
に、自己の境界検出部からの検出出力と他ペイント・モ
ジュールから伝播されてきた検出出力とにもとづいて、
当該メツシュの情報または予め指示されたペイント情報
を選択するよう構成されていることを特徴としている。
以下図面を参照しつつ説明する。
（Ｄ） 発明の実施例
第１図は本発明の一実施例全体構成、第２図は第１図図
示のペイント回路の一実施例構成、第３図は第２図図示
のペイント・硲ジュールの一実施例構成、第４図（Ａ）
（Ｂ）は境界検出（ｉｆ号の一実施例伝播処理態様を説
明する説明図を示す。
示のペイント回路の一実施例構成、第３図は第２図図示
のペイント・硲ジュールの一実施例構成、第４図（Ａ）
（Ｂ）は境界検出（ｉｆ号の一実施例伝播処理態様を説
明する説明図を示す。
第１図において、ｌはプロセッサ、２はバス、３はペイ
ント回路、４はバッファ・レジスタ、５はビット・マツ
プ表示メモリであって表示図形の色情報例えば３ビツト
などが格納されるもの、６はシフト・レジスタであって
メモリ５の内容を読出して表示せしめるためのもの、７
は表示装置を衣わしている。
ント回路、４はバッファ・レジスタ、５はビット・マツ
プ表示メモリであって表示図形の色情報例えば３ビツト
などが格納されるもの、６はシフト・レジスタであって
メモリ５の内容を読出して表示せしめるためのもの、７
は表示装置を衣わしている。
ビット・マツプ表示メモリ５に格納されている内容は、
シフト・レジスタ６に繰返し読出され、表示装置７にお
いて表示される。ペイント処理力Ｓ行われる場合、上記
表示動作の間に、プロセッサ１による制御によって、メ
モリ５の内容が複数メツシュ外を１語として）（ソファ
・レジスタ４に読出され、ペイント回路３を介してペイ
ント処理力；行われて（ａｌｌちメツシュに対する色情
報が変換されて）、メモリ５上に再び書込まれる。その
書込まれた結果は、表示装置７に表示される。
シフト・レジスタ６に繰返し読出され、表示装置７にお
いて表示される。ペイント処理力Ｓ行われる場合、上記
表示動作の間に、プロセッサ１による制御によって、メ
モリ５の内容が複数メツシュ外を１語として）（ソファ
・レジスタ４に読出され、ペイント回路３を介してペイ
ント処理力；行われて（ａｌｌちメツシュに対する色情
報が変換されて）、メモリ５上に再び書込まれる。その
書込まれた結果は、表示装置７に表示される。
第２図は、第１図図示のペイント回路３の一実施例構成
を示している。図中の符号４は第１図図示ノバツファ・
レジスタ４に対応し、’Ｏ、’Ｉ、・・・・は夫々各メ
ツシュの色情報に対応している。
を示している。図中の符号４は第１図図示ノバツファ・
レジスタ４に対応し、’Ｏ、’Ｉ、・・・・は夫々各メ
ツシュの色情報に対応している。
ｇ−０，８−１・・・ハ夫々ペイント・モジュールであ
って各メツシュの色情報に対する処理を行うもの、９は
ペイント色レジスタであってペイント処理によってぬら
れる色情報Ｃ８ないしＣＪ、（例えば３ビツト）がプリ
セットされるもの、１０は境界色レジスタであって色ぬ
りの境界メツシュに該当する境界色情報の１′）あるい
は複数個に対応して図示す。ｆｒ、いしｂルー１中の１
′）あるいは複数個に論理「０」が与えられるもの、１
１はマスク・レジスタであってビットｒｒＬｏＳ町、・
・・・によって該当するペイント・モジュール８−０．
８−１１・・・・に対して本来の処理を禁止せしめるも
の、１２はノット回路、１３はオア回路を表わしている
。
って各メツシュの色情報に対する処理を行うもの、９は
ペイント色レジスタであってペイント処理によってぬら
れる色情報Ｃ８ないしＣＪ、（例えば３ビツト）がプリ
セットされるもの、１０は境界色レジスタであって色ぬ
りの境界メツシュに該当する境界色情報の１′）あるい
は複数個に対応して図示す。ｆｒ、いしｂルー１中の１
′）あるいは複数個に論理「０」が与えられるもの、１
１はマスク・レジスタであってビットｒｒＬｏＳ町、・
・・・によって該当するペイント・モジュール８−０．
８−１１・・・・に対して本来の処理を禁止せしめるも
の、１２はノット回路、１３はオア回路を表わしている
。
各ペイントモモジュール８−０．８−１・・・・ニハ、
バッファ・レジスタ４の内容ｄＬ と、境界色レジスタ
１０の内容ｂ０ないしｂｒｎ−１と、ペイント色レジス
タ９の内容Ｃ８ないしＣＪとが与えられると共に、右側
のメツシュから左側のメツシュに向って順次ペイント処
理を行うかその逆かに対応して境界検出信号を伝播する
方向を指示するＬ ／ ｌ（、信号、マスク・レジスタ
１１からのマスク・ビットｒｎＱが供給される０ 所定の境界色情報が境界色レジスタ１０にセットされて
いる状態で、）（ソファ・レジスタ４の内容が夫々ペイ
ント・モジュール８に供給される０このとき仮に右メツ
シュ側から左メツシュ側に向ってペイント処理が行わ４
れるものとすると、いずれかのモジュール例えば８−１
において色情報ｄ。
バッファ・レジスタ４の内容ｄＬ と、境界色レジスタ
１０の内容ｂ０ないしｂｒｎ−１と、ペイント色レジス
タ９の内容Ｃ８ないしＣＪとが与えられると共に、右側
のメツシュから左側のメツシュに向って順次ペイント処
理を行うかその逆かに対応して境界検出信号を伝播する
方向を指示するＬ ／ ｌ（、信号、マスク・レジスタ
１１からのマスク・ビットｒｎＱが供給される０ 所定の境界色情報が境界色レジスタ１０にセットされて
いる状態で、）（ソファ・レジスタ４の内容が夫々ペイ
ント・モジュール８に供給される０このとき仮に右メツ
シュ側から左メツシュ側に向ってペイント処理が行わ４
れるものとすると、いずれかのモジュール例えば８−１
において色情報ｄ。
が境界色情報と一致したとすると、モジュール８−１か
ら境界検出信号が図示左側のモジュール８−２．８−３
、・・・・に伝播されてゆく。そしてモジュール８−１
，８−２．８−３、・・・・においテハ、夫々、バッフ
ァ・レジスタ４からの色情報に代わってペイント色レジ
スタ９の内容が出力される。なおマスク・レジスタ１１
の内容によってマスクが行われているモジュール８−Ｌ
においては、バッファ・レジスタ４の内容ｄＬが出力さ
れると考えてよい。
ら境界検出信号が図示左側のモジュール８−２．８−３
、・・・・に伝播されてゆく。そしてモジュール８−１
，８−２．８−３、・・・・においテハ、夫々、バッフ
ァ・レジスタ４からの色情報に代わってペイント色レジ
スタ９の内容が出力される。なおマスク・レジスタ１１
の内容によってマスクが行われているモジュール８−Ｌ
においては、バッファ・レジスタ４の内容ｄＬが出力さ
れると考えてよい。
第３図は、第２図図示のペイント・モジュール８の一実
施例構成を示している。図中の符号１４は８−１セレク
タであってバッファ・レジスタからの色情報ｄＬにもと
づいて境界色レジスタ１０中のビットｂ。、ｂｌ、・・
・・ のいずれか１つの内容が選択される。１５−０．
１５−ｉ １５−２は夫々セレクタ、１６はノット回
路、１７．１８は夫々オア回路、１９．２０．２１は夫
々アンド回路を表わしている。
施例構成を示している。図中の符号１４は８−１セレク
タであってバッファ・レジスタからの色情報ｄＬにもと
づいて境界色レジスタ１０中のビットｂ。、ｂｌ、・・
・・ のいずれか１つの内容が選択される。１５−０．
１５−ｉ １５−２は夫々セレクタ、１６はノット回
路、１７．１８は夫々オア回路、１９．２０．２１は夫
々アンド回路を表わしている。
境界となっているメツシュに対応するモジュールのセレ
クタ１４の出力は論理「Ｏ」となり、それ以外は論理［
ｌ」となる。またマスク・ビットｎＨ，は当該メツシュ
をペイントの対象とする場合に論理「１」とされ、対象
としない場合に論理「０」とされる。
クタ１４の出力は論理「Ｏ」となり、それ以外は論理［
ｌ」となる。またマスク・ビットｎＨ，は当該メツシュ
をペイントの対象とする場合に論理「１」とされ、対象
としない場合に論理「０」とされる。
したがって、例えば左メツシュ側から右メツシュ側への
ペイント処理が行われる場合、境界が検出されたメツシ
ュから右側の各メツシュに対応するモジュールにおいて
は、セレクタ１５−０ないし１５−２はペイント色レジ
スタ９の内容を選択する。但しマスク−ビットが立てら
れているメツシュに対応するモジュールにおいてはバッ
ファ・レジスタ４の内容を選択する。
ペイント処理が行われる場合、境界が検出されたメツシ
ュから右側の各メツシュに対応するモジュールにおいて
は、セレクタ１５−０ないし１５−２はペイント色レジ
スタ９の内容を選択する。但しマスク−ビットが立てら
れているメツシュに対応するモジュールにおいてはバッ
ファ・レジスタ４の内容を選択する。
右メツシュ側から左メツシュ側へのペイント処理が行わ
れる場合には、境界が検出されたメツシュから左側の各
メツシュに対応するモジュールにおいてペイント色レジ
スタ９の内容が選択される形となり、マスク・ビットが
立てられていれば言うまでもなくバッファ・レジスタ４
の内容が選択される。
れる場合には、境界が検出されたメツシュから左側の各
メツシュに対応するモジュールにおいてペイント色レジ
スタ９の内容が選択される形となり、マスク・ビットが
立てられていれば言うまでもなくバッファ・レジスタ４
の内容が選択される。
第３図図示実施例の場合、境界検出信号は、各モジュー
ル８内を１段のアンド回路２０または２１を介して伝播
されてゆくこととなり、伝播時間が十分小さくて済み、
高速度ペイント処理が可能となる。しかし、上記境界検
出信号が最大の場合全モジュールを直列に伝播する形と
なっており、更に短縮せしめ得る可能性がある。
ル８内を１段のアンド回路２０または２１を介して伝播
されてゆくこととなり、伝播時間が十分小さくて済み、
高速度ペイント処理が可能となる。しかし、上記境界検
出信号が最大の場合全モジュールを直列に伝播する形と
なっており、更に短縮せしめ得る可能性がある。
第４図（Ａ） （Ｂ）はこのための一実施例を示してい
る。
る。
第４図（Ａ）は例えば４＠のモジュールを１つの群とし
、第４図（Ｂ）は第４図（Ａ）図示の如き群を４個並べ
た場合を示している。
、第４図（Ｂ）は第４図（Ａ）図示の如き群を４個並べ
た場合を示している。
より高速化された第４図図示実施例の場合、加算処理に
おけるいわゆるグループ・キャリの伝播に対応している
と考えてよい。即ち、第４図（蜀図示の如く例えば４つ
のモジュール内で境界が検出されるとアンド回路２３を
介して「群ボーダー」出力を発生し、かつ当該群内では
境界検出信号が第３図を参照して説明した如く伝播され
る。
おけるいわゆるグループ・キャリの伝播に対応している
と考えてよい。即ち、第４図（蜀図示の如く例えば４つ
のモジュール内で境界が検出されるとアンド回路２３を
介して「群ボーダー」出力を発生し、かつ当該群内では
境界検出信号が第３図を参照して説明した如く伝播され
る。
いずれか１つの群内で上述の「群ボーダー」（論理「０
」）出力が発生すると、それよりも右側に位置するモジ
ュールに対してＬ入力として通知され、またそれよりも
左側に位置するモジュールに対してＲ入力として通知さ
れる。
」）出力が発生すると、それよりも右側に位置するモジ
ュールに対してＬ入力として通知され、またそれよりも
左側に位置するモジュールに対してＲ入力として通知さ
れる。
（Ｋ） 発明の詳細
な説明した如く、本発明によれば、境界を探知しかつ見
出された境界を高速度で通知しあって、ペイント処理の
並列処理化を可能としている０
出された境界を高速度で通知しあって、ペイント処理の
並列処理化を可能としている０
第１図は本発明の一実施例全体構成、第２図は第１図図
示のペイント回路の一実施例構成、第３図は第２図図示
のペイント・モジュールの一実施例構成、第４図（Ａ）
（Ｂ）は境界検出信号の一実施例伝播処理態様を説明
する説明図を示す。 図中、１はプロセッサ、３はペイント回路、４はバッフ
ァ・レジスタ、５はピラトーマラフ光示メモリ、８はペ
イント・モジュール、９はベイント色レジスタ、１０は
境界色レジスタ、Ｊｌはマスク・レジスタを表わす。 特許出願人 富士通株式会社
示のペイント回路の一実施例構成、第３図は第２図図示
のペイント・モジュールの一実施例構成、第４図（Ａ）
（Ｂ）は境界検出信号の一実施例伝播処理態様を説明
する説明図を示す。 図中、１はプロセッサ、３はペイント回路、４はバッフ
ァ・レジスタ、５はピラトーマラフ光示メモリ、８はペ
イント・モジュール、９はベイント色レジスタ、１０は
境界色レジスタ、Ｊｌはマスク・レジスタを表わす。 特許出願人 富士通株式会社
Claims (1)
- 図形の１メツシユに対応する色情報または濃淡情報を少
なくとも格納してなるビット・マツプ・ビデオ・メモリ
をそなえ、該メモリから複数メッシュ分の上記色情報ま
たは濃淡情報を一斉に読出して上記各メツシュに対して
ペイント処理を実行してゆくペイント処理システムにお
いて、各メツシュの色情報または濃淡情報に対応して用
意されるペイント・モジュールをそなえ、該各ペイント
・モジュールは、予め指示されている境界色情報または
境界濃淡情報と当該メツシュの色情報または濃淡情報と
を照合する境界検出部をそなえると共に、自己の境界検
出部からの検出出力と他ペイント・モジュールから伝播
されてきた検出出力とにもとづいて、当該メツシュの情
報または予め指示されたペイント情報を選択す石よう構
成されていることを特徴とする高速度ペイント処理シス
゛テム０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108780A JPS59352A (ja) | 1982-06-24 | 1982-06-24 | 高速度ペイント処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108780A JPS59352A (ja) | 1982-06-24 | 1982-06-24 | 高速度ペイント処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59352A true JPS59352A (ja) | 1984-01-05 |
Family
ID=14493285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57108780A Pending JPS59352A (ja) | 1982-06-24 | 1982-06-24 | 高速度ペイント処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481007A (en) * | 1987-09-22 | 1989-03-27 | Fanuc Ltd | Processing method for work of optional form |
-
1982
- 1982-06-24 JP JP57108780A patent/JPS59352A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481007A (en) * | 1987-09-22 | 1989-03-27 | Fanuc Ltd | Processing method for work of optional form |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3650532T2 (de) | Speicher mit programmierbarem Zugang | |
| US4545068A (en) | Image processing system | |
| US5949423A (en) | Z buffer with degree of visibility test | |
| US4823281A (en) | Color graphic processor for performing logical operations | |
| EP0280320B1 (en) | Graphics display controller equipped with boundary searching circuit | |
| US4120049A (en) | Line memory | |
| US4748442A (en) | Visual displaying | |
| JPS59352A (ja) | 高速度ペイント処理システム | |
| JPH05173985A (ja) | プログラマブルコントローラ | |
| US5872961A (en) | Microcomputer allowing external monitoring of internal resources | |
| US20060164419A1 (en) | Image drawing device and image drawing method | |
| JPH028314B2 (ja) | ||
| JPH0364891B2 (ja) | ||
| JPH01288974A (ja) | 画像処理方法 | |
| KR100225726B1 (ko) | 기억 제어 시스템 및 그 제어 방법(Storage control system) | |
| SU1661805A2 (ru) | Устройство дл выделени контура бинарного изображени | |
| JPS60211554A (ja) | デ−タ処理装置 | |
| EP0201261A2 (en) | Processor for performing logical operations on picture element data bytes | |
| JPS6340971A (ja) | マルチプロセツサ画像処理装置 | |
| US5887137A (en) | Data processing apparatus having a sorting unit to provide sorted data to a processor | |
| JPH05341832A (ja) | Ｃｎｃの図形干渉チェック方式 | |
| JPS58166387A (ja) | 画像メモリ読出し方式 | |
| JPH04282778A (ja) | 画像処理装置 | |
| JP3057641B2 (ja) | ウィンドクリッピング方法および装置 | |
| JPS63228383A (ja) | 画像処理装置 |