JPH05327370A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPH05327370A JPH05327370A JP12445292A JP12445292A JPH05327370A JP H05327370 A JPH05327370 A JP H05327370A JP 12445292 A JP12445292 A JP 12445292A JP 12445292 A JP12445292 A JP 12445292A JP H05327370 A JPH05327370 A JP H05327370A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- circuit
- positive feedback
- input circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】本発明は、バイポーラ型等の半導体集積回路に
おいて使用される入力回路に関し、扱える入力電圧範囲
が接地電位より電源電位までの全範囲が可能で、且つ入
力インピーダンスを高く設定できる入力回路を提供する
ことを目的とする。 【構成】入力電圧Ｖinを減衰させる減衰手段１と、減衰
手段１からの減衰した電圧を増幅する電圧増幅手段３
と、電圧増幅手段３の出力電圧Ｖout に比例した信号を
一定比率で前記入力電圧Ｖinに正帰還する並列正帰還手
段５とを有して構成し、前記正帰還量は、入力側から見
た入力インピーダンスがほぼ無限大となるよう設定され
る。
おいて使用される入力回路に関し、扱える入力電圧範囲
が接地電位より電源電位までの全範囲が可能で、且つ入
力インピーダンスを高く設定できる入力回路を提供する
ことを目的とする。 【構成】入力電圧Ｖinを減衰させる減衰手段１と、減衰
手段１からの減衰した電圧を増幅する電圧増幅手段３
と、電圧増幅手段３の出力電圧Ｖout に比例した信号を
一定比率で前記入力電圧Ｖinに正帰還する並列正帰還手
段５とを有して構成し、前記正帰還量は、入力側から見
た入力インピーダンスがほぼ無限大となるよう設定され
る。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラ型等の半導
体集積回路において使用される入力回路に関し、特に、
扱える入力電圧範囲が接地電位より電源電位までの全範
囲が可能で、且つ高い入力インピーダンスを備える入力
回路に関する。
体集積回路において使用される入力回路に関し、特に、
扱える入力電圧範囲が接地電位より電源電位までの全範
囲が可能で、且つ高い入力インピーダンスを備える入力
回路に関する。
【０００２】
【従来の技術】図３（１）に、第１の従来例として一般
的な差動アンプ構成の入力回路の回路図を示す。また、
この差動アンプをオペアンプのシンボルで表現すると同
図（２）に示す如くなる。
的な差動アンプ構成の入力回路の回路図を示す。また、
この差動アンプをオペアンプのシンボルで表現すると同
図（２）に示す如くなる。
【０００３】本従来例の差動アンプ（オペアンプ）１１
はボルテージホロワと呼ばれるもので、このボルテージ
ホロワは出力電圧Ｖout が入力電圧Ｖinにほぼ一致して
追従する特性を持ち、入力インピーダンスＺi が非常に
高いという特徴を持つ。
はボルテージホロワと呼ばれるもので、このボルテージ
ホロワは出力電圧Ｖout が入力電圧Ｖinにほぼ一致して
追従する特性を持ち、入力インピーダンスＺi が非常に
高いという特徴を持つ。
【０００４】しかしながら、差動アンプ１１は同相入力
電圧範囲の制限から、扱える入力電圧Ｖinが接地電位
（０[V] ）から電源電位（Ｖcc）までの全範囲には及ば
ない。つまり、図３（３）の入出力特性に示すように、
直線性には限界がある。下限は、入力電圧ＶinがＶL ＝
ＶBE(Q11) ＋ＶCEsat(Q16)、即ち約１［Ｖ］以下では直
線性が損なわれる。また、出力側では出力電圧Ｖout
は、Ｖcc−ＶH までの範囲でしか直線性を有しない（こ
こで、ＶH ＝ＶBE(Q15) ＋ＶCEsat(Q14)）。尚、ＶBEは
ベース−エミッタ間電圧、ＶCEsat はコレクタ−エミッ
タ間飽和電圧である。
電圧範囲の制限から、扱える入力電圧Ｖinが接地電位
（０[V] ）から電源電位（Ｖcc）までの全範囲には及ば
ない。つまり、図３（３）の入出力特性に示すように、
直線性には限界がある。下限は、入力電圧ＶinがＶL ＝
ＶBE(Q11) ＋ＶCEsat(Q16)、即ち約１［Ｖ］以下では直
線性が損なわれる。また、出力側では出力電圧Ｖout
は、Ｖcc−ＶH までの範囲でしか直線性を有しない（こ
こで、ＶH ＝ＶBE(Q15) ＋ＶCEsat(Q14)）。尚、ＶBEは
ベース−エミッタ間電圧、ＶCEsat はコレクタ−エミッ
タ間飽和電圧である。
【０００５】図４は、エミッタホロワ構成の入力回路
（第２の従来例）の回路図であるが、第１の従来例同
様、トランジスタＱ18のベース−エミッタ間電圧ＶBEが
障害になり、ＶBE(Q18) 以下の入力電圧Ｖinでは直線性
が無くなる。
（第２の従来例）の回路図であるが、第１の従来例同
様、トランジスタＱ18のベース−エミッタ間電圧ＶBEが
障害になり、ＶBE(Q18) 以下の入力電圧Ｖinでは直線性
が無くなる。
【０００６】更に図５は、オペアンプ１２を使用した反
転アンプ（第３の従来例）の回路図である。この反転ア
ンプでは、抵抗Ｒ13及びＲ14をＲ13＜Ｒ14となるように
選び、リファレンス電圧Ｖref を適当に設定すれば、入
力電圧Ｖinの扱える範囲を接地電位より電源電位までカ
バーできる。しかし、入力インピーダンスＺi は原理的
にＲ13で決まるため、高入力インピーダンスとすること
は望み難いものとなる。
転アンプ（第３の従来例）の回路図である。この反転ア
ンプでは、抵抗Ｒ13及びＲ14をＲ13＜Ｒ14となるように
選び、リファレンス電圧Ｖref を適当に設定すれば、入
力電圧Ｖinの扱える範囲を接地電位より電源電位までカ
バーできる。しかし、入力インピーダンスＺi は原理的
にＲ13で決まるため、高入力インピーダンスとすること
は望み難いものとなる。
【０００７】
【発明が解決しようとする課題】以上のように、従来の
入力回路では、アナログ入力回路として、扱える入力電
圧範囲に制限があり、またこの問題を解消した入力回路
では、高い入力インピーダンスとすることに限界がある
という問題があった。
入力回路では、アナログ入力回路として、扱える入力電
圧範囲に制限があり、またこの問題を解消した入力回路
では、高い入力インピーダンスとすることに限界がある
という問題があった。
【０００８】本発明は、上記問題点を解決するもので、
その目的は、扱える入力電圧範囲が接地電位より電源電
位までの全範囲が可能で、且つ入力インピーダンスを高
く設定できる入力回路を提供することである。
その目的は、扱える入力電圧範囲が接地電位より電源電
位までの全範囲が可能で、且つ入力インピーダンスを高
く設定できる入力回路を提供することである。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に、本発明の第１の特徴は、図１に示す如く、入力電圧
Ｖinを減衰させる減衰手段１と、前記減衰手段１からの
減衰した電圧を増幅する電圧増幅手段３と、前記電圧増
幅手段３の出力電圧Ｖout に比例した信号を一定比率で
前記入力電圧Ｖinに正帰還する並列正帰還手段５とを具
備することである。
に、本発明の第１の特徴は、図１に示す如く、入力電圧
Ｖinを減衰させる減衰手段１と、前記減衰手段１からの
減衰した電圧を増幅する電圧増幅手段３と、前記電圧増
幅手段３の出力電圧Ｖout に比例した信号を一定比率で
前記入力電圧Ｖinに正帰還する並列正帰還手段５とを具
備することである。
【００１０】また本発明の第２の特徴は、請求項１に記
載の入力回路において、前記並列正帰還手段５は、前記
正帰還量が入力側から見た入力インピーダンスがほぼ無
限大となるよう設定されることである。
載の入力回路において、前記並列正帰還手段５は、前記
正帰還量が入力側から見た入力インピーダンスがほぼ無
限大となるよう設定されることである。
【００１１】
【作用】本発明の第１及び第２の特徴の入力回路では、
入力電圧Ｖinを、例えば抵抗Ｒ1 及びＲ2 からなる減衰
手段（アッテネータ）１により減衰させ、電圧増幅手段
３は、この減衰した電圧を電圧増幅して出力電圧Ｖout
とする。また並列正帰還手段（トランスコンダクタ）５
は、電圧増幅手段３の出力電圧Ｖout に比例した信号を
一定比率で前記入力電圧Ｖinに正帰還する。
入力電圧Ｖinを、例えば抵抗Ｒ1 及びＲ2 からなる減衰
手段（アッテネータ）１により減衰させ、電圧増幅手段
３は、この減衰した電圧を電圧増幅して出力電圧Ｖout
とする。また並列正帰還手段（トランスコンダクタ）５
は、電圧増幅手段３の出力電圧Ｖout に比例した信号を
一定比率で前記入力電圧Ｖinに正帰還する。
【００１２】従って、減衰手段１によりベース−エミッ
タ間電圧ＶBEの障害を避けることができ、扱える入力電
圧は接地電位より電源電位までの範囲が可能となり、ま
た、出力電圧Ｖout に比例した信号を一定比率で入力電
圧Ｖinに正帰還するので、入力インピーダンスを高く設
定することが可能となる。
タ間電圧ＶBEの障害を避けることができ、扱える入力電
圧は接地電位より電源電位までの範囲が可能となり、ま
た、出力電圧Ｖout に比例した信号を一定比率で入力電
圧Ｖinに正帰還するので、入力インピーダンスを高く設
定することが可能となる。
【００１３】
【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。
説明する。
【００１４】図２に本発明の一実施例に係る入力回路の
回路図を示す。同図において、本実施例の入力回路は、
抵抗Ｒ1 及びＲ2 からなるアッテネータ１と、トランジ
スタＱ1 及びＱ2 、並びに抵抗Ｒ3 及びＲ4 からなる電
圧増幅手段３と、トランジスタＱ3 及びＱ4 からなるカ
レントミラーのトランスコンダクタ５から構成されてい
る。
回路図を示す。同図において、本実施例の入力回路は、
抵抗Ｒ1 及びＲ2 からなるアッテネータ１と、トランジ
スタＱ1 及びＱ2 、並びに抵抗Ｒ3 及びＲ4 からなる電
圧増幅手段３と、トランジスタＱ3 及びＱ4 からなるカ
レントミラーのトランスコンダクタ５から構成されてい
る。
【００１５】アッテネータ１は入力電圧Ｖinを減衰さ
せ、電圧増幅手段３はアッテネータ１からの減衰した電
圧を増幅し、トランスコンダクタ５は電圧増幅手段３の
出力電圧Ｖout に比例した信号を一定比率で入力電圧Ｖ
inに正帰還する。
せ、電圧増幅手段３はアッテネータ１からの減衰した電
圧を増幅し、トランスコンダクタ５は電圧増幅手段３の
出力電圧Ｖout に比例した信号を一定比率で入力電圧Ｖ
inに正帰還する。
【００１６】入力電圧Ｖinを抵抗Ｒ1 及びＲ2 で抵抗分
割し、トランジスタＱ1 のベースに入力する。ここで、
トランジスタＱ1 は第１の従来例と反対極性のＰＮＰト
ランジスタであるが、事情は変わらない。トランジスタ
Ｑ1 のベース−エミッタ電圧ＶBEのため、トランジスタ
Ｑ1 のベースで直線的に扱える入力電圧は、接地電位
（０[V] ）から約Ｖcc−ＶBE(Q1)である。抵抗分割入力
により、トランジスタＱ1 でのベース−エミッタ電圧Ｖ
BEの障害はこれで避けられている。
割し、トランジスタＱ1 のベースに入力する。ここで、
トランジスタＱ1 は第１の従来例と反対極性のＰＮＰト
ランジスタであるが、事情は変わらない。トランジスタ
Ｑ1 のベース−エミッタ電圧ＶBEのため、トランジスタ
Ｑ1 のベースで直線的に扱える入力電圧は、接地電位
（０[V] ）から約Ｖcc−ＶBE(Q1)である。抵抗分割入力
により、トランジスタＱ1 でのベース−エミッタ電圧Ｖ
BEの障害はこれで避けられている。
【００１７】また、出力電圧Ｖout は、トランジスタＱ
2 のエミッタから取り出されるが、トランジスタＱ2 の
電流は、出力電圧Ｖout で抵抗Ｒ3 を流れる電流となっ
ており、これをトランジスタＱ3 及びＱ4 のカレントミ
ラーを通して、入力端子、即ちアッテネータ１の入力側
に並列正帰還させる。
2 のエミッタから取り出されるが、トランジスタＱ2 の
電流は、出力電圧Ｖout で抵抗Ｒ3 を流れる電流となっ
ており、これをトランジスタＱ3 及びＱ4 のカレントミ
ラーを通して、入力端子、即ちアッテネータ１の入力側
に並列正帰還させる。
【００１８】この結果、入力インピーダンスＺi は、 Ｚi ≒（Ｒ1 ＋Ｒ2 ）／［１−Ａ・（Ｒ1 ＋Ｒ2 ）／Ｒ
３］ 但し、Ａ＝Ｖout ／Ｖin≒Ｒ2 ／（Ｒ1 ＋Ｒ2 ） となる。例えば、Ｒ1 ＝Ｒ2 ＝Ｒ3 ＝１０[kΩ] とする
と、Ａ＝０．５で、Ｒ1＋Ｒ2 ＝２０[kΩ] となるが、
式上、入力インピーダンスＺi は無限大となり、高入力
インピーダンスを実現できる。
３］ 但し、Ａ＝Ｖout ／Ｖin≒Ｒ2 ／（Ｒ1 ＋Ｒ2 ） となる。例えば、Ｒ1 ＝Ｒ2 ＝Ｒ3 ＝１０[kΩ] とする
と、Ａ＝０．５で、Ｒ1＋Ｒ2 ＝２０[kΩ] となるが、
式上、入力インピーダンスＺi は無限大となり、高入力
インピーダンスを実現できる。
【００１９】
【発明の効果】以上のように本発明によれば、入力電圧
Ｖinを減衰手段（アッテネータ）で減衰させることによ
り、ベース−エミッタ間電圧ＶBE等の障害を避けること
ができ、また、並列正帰還手段（トランスコンダクタ）
により出力電圧Ｖout に比例した信号を一定比率で入力
電圧Ｖinに正帰還することとしたので、入力インピーダ
ンスを高く設定することが可能となり、結果として、扱
える入力電圧範囲が接地電位より電源電位までの全範囲
が可能で、且つ入力インピーダンスを高く設定可能な入
力回路を提供することができる。
Ｖinを減衰手段（アッテネータ）で減衰させることによ
り、ベース−エミッタ間電圧ＶBE等の障害を避けること
ができ、また、並列正帰還手段（トランスコンダクタ）
により出力電圧Ｖout に比例した信号を一定比率で入力
電圧Ｖinに正帰還することとしたので、入力インピーダ
ンスを高く設定することが可能となり、結果として、扱
える入力電圧範囲が接地電位より電源電位までの全範囲
が可能で、且つ入力インピーダンスを高く設定可能な入
力回路を提供することができる。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例に係る入力回路の構成図であ
る。
る。
【図３】一般的な差動アンプ構成の入力回路（第１の従
来例）であり、図３（１）は回路図、図３（２）はシン
ボルで表現した図、図３（３）は入出力特性である。
来例）であり、図３（１）は回路図、図３（２）はシン
ボルで表現した図、図３（３）は入出力特性である。
【図４】エミッタホロワ構成の入力回路（第２の従来
例）の回路図である。
例）の回路図である。
【図５】オペアンプを使用した反転アンプ（第３の従来
例）の回路図である。
例）の回路図である。
１ アッテネータ（減衰手段） ３ 電圧増幅手段 ５ トランスコンダクタ（並列正帰還手段） Ｖin 入力電圧 Ｖout 出力電圧 Ｖcc 電源（電位） Ｒ1 〜Ｒ4 ，Ｒ11〜Ｒ14 抵抗 Ｑ1 〜Ｑ4 ，Ｑ11〜Ｑ18 トランジスタ １１，１２ 差動アンプ（オペアンプ） ＶBE ベース−エミッタ間電圧 ＶCEsat コレクタ−エミッタ間飽和電圧 Ｚ 入力インピーダンス Ｖref リファレンス電圧
Claims (2)
- 【請求項１】 入力電圧を減衰させる減衰手段と、前記
減衰手段からの減衰した電圧を増幅する電圧増幅手段
と、前記電圧増幅手段の出力電圧に比例した信号を一定
比率で前記入力電圧に正帰還する並列正帰還手段とを有
することを特徴とする入力回路。 - 【請求項２】 前記並列正帰還手段は、前記正帰還量が
入力側から見た入力インピーダンスがほぼ無限大となる
よう設定されることを特徴とする請求項１に記載の入力
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12445292A JPH05327370A (ja) | 1992-05-18 | 1992-05-18 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12445292A JPH05327370A (ja) | 1992-05-18 | 1992-05-18 | 入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327370A true JPH05327370A (ja) | 1993-12-10 |
Family
ID=14885873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12445292A Pending JPH05327370A (ja) | 1992-05-18 | 1992-05-18 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327370A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8497739B2 (en) | 2010-09-10 | 2013-07-30 | Asahi Kasei Microdevices Corporation | Single-differential converting circuit |
| US10171051B2 (en) | 2015-12-25 | 2019-01-01 | Fujitsu Limited | Amplification circuit, optical module, and amplification method |
-
1992
- 1992-05-18 JP JP12445292A patent/JPH05327370A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8497739B2 (en) | 2010-09-10 | 2013-07-30 | Asahi Kasei Microdevices Corporation | Single-differential converting circuit |
| US10171051B2 (en) | 2015-12-25 | 2019-01-01 | Fujitsu Limited | Amplification circuit, optical module, and amplification method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| US4701719A (en) | Differential amplification circuit | |
| JPH04273610A (ja) | 集積回路用フィルタ回路 | |
| JP3340250B2 (ja) | バッファ回路 | |
| JPH04369107A (ja) | 差動増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH05327370A (ja) | 入力回路 | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| US4123723A (en) | Transistor amplifier circuit | |
| JPH04189007A (ja) | 差動アンプ回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US20060028260A1 (en) | Logarithmic amplifier with base and emitter in feedback path | |
| JP3237793B2 (ja) | 電流源回路 | |
| JPS6325768Y2 (ja) | ||
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| KR930008345Y1 (ko) | 전류제어 증폭기 | |
| JPH057766Y2 (ja) | ||
| JP3294355B2 (ja) | 電流源回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH0451787B2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JPH0786847A (ja) | オペアンプ及びアクティブフィルタ | |
| JPH10173450A (ja) | 信号処理回路 | |
| JPS6222485B2 (ja) |