JPH0786847A - オペアンプ及びアクティブフィルタ - Google Patents

Abstract

(57)【要約】 【目的】 オペアンプ及びアクティブフィルタの改善に
関し、エミッタホロア回路のベース電流により生ずる差
動増幅回路のコレクタ電流のずれを極力抑制し、オフセ
ット電圧を極力低減すること、及び、その信頼性の向上
を図る。 【構成】 オペアンプは、入力ＩＮと当該エミッタホロ
ア回路１２の出力ＯUTとの差信号を増幅する差動増幅回
路１１と、差動増幅回路１１の非反転出力ｏutを出力す
るエミッタホロア回路１２と、差動増幅回路１１の反転
出力側に接続されたベース電流補償回路１３とを具備
し、ベース電流補償回路１３に対してエミッタホロア回
路１２の出力トランジスタＱ０のベースに流入する電流
ｉｂと概略等しい量の電流ｉｘを差動増幅回路１１の反
転出力側から供給する。アクティブフィルタは入力ＩＮ
の所望の周波数信号成分を通過させるフィルタ素子１４
と、フィルタ素子１４を通過した入力ＩＮと当該能動素
子１５の出力ＯUTの差信号を増幅する能動素子１５とを
具備し、能動素子１５が本発明のオペアンプを有する。

Description

【発明の詳細な説明】

【０００１】 〔目次〕 産業上の利用分野 従来の技術（図10） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 （１）第１の実施例の説明（図２，３） （２）第２の実施例の説明（図４） （３）第３の実施例の説明（図５） （４）第１の実施例に係る応用例の説明（図６，７） （５）第２の実施例に係る応用例の説明（図８） （６）第３の実施例に係る応用例の説明（図９） 発明の効果

【０００２】

【産業上の利用分野】本発明は、オペアンプ及びアクテ
ィブフィルタに関するものであり、更に詳しく言えば、
バイポーラトランジスタにより構成された演算増幅器の
オフセット電圧を補償する回路とその応用回路の改善に
関するものである。近年，各種電子回路の高集積化はデ
ジタル回路にとどまらず、アナログ回路にも実に様々に
及んでいる。高精度のアナログ回路を実現する手段とし
ては、一般的に高利得のオペアンプ（演算増幅器）によ
り構成する方法が採られる。

【０００３】例えば、低周波数信号成分（以下単に低域
信号分ともいう）を通過させるアクティブフィルタに
は、オペアンプが用いられ、そのエミッタホロア回路の
出力トランジスタにベース電流が流入する。これによ
り、差動増幅回路のコレクタ電流のバランスが崩れる。
このため、オフセット電圧が発生するが、オペアンプを
使用する上で、常に、このオフセット電圧の問題を解決
しなくてはならない。

【０００４】そこで、エミッタホロア回路のベース電流
により生ずる差動増幅回路のコレクタ電流のずれを無く
し、オフセット電圧を極力低減すること、及び、その信
頼性の向上を図ることができるアンプ及び応用回路が望
まれている。

【０００５】

【従来の技術】図10は、従来例に係るオペアンプの構成
図である。例えば、アクティブフィルタ等に用いられる
電圧増幅度Ａｖ＝１のオペアンプは図10において、差動
増幅回路１及びエミッタホロア回路２を具備する。差動
増幅回路１は６個のバイポーラトランジスタＱ１〜Ｑ６
と２個のエミッタ抵抗ＲE1，ＲE2とバイアス抵抗Ｒ１を
有する。エミッタホロア回路２は２個のバイポーラトラ
ンジスタＱ０，Ｑ７と１個のバイアス抵抗Ｒ２とを有す
る。

【０００６】当該アンプの機能は、入力ＩＮと出力ＯUT
との差信号が差動増幅回路１により差動増幅されると、
その非反転出力ｏutがエミッタホロア回路２のトランジ
スタＱ０により出力される。図10に示すような回路にお
いては、出力ＯUTが反転入力に接続されるため、結果と
して電圧利得＝１のアンプとして動作する。一般にこの
回路構成をボルテージホロアと呼ばれる。

【０００７】また、当該アンプ上で発生するオフセット
電圧Ｖoff は、差動増幅回路１のコレクタ電流ＩC1，Ｉ
C2の差で生じる。例えば、エミッタホロア回路２のトラ
ンジスタＱ０の電流増幅率をｈfe〔NPN 〕，差動増幅回
路１のトランジスタＱ３，Ｑ４の電流増幅率をｈfe〔PN
P 〕，差動増幅回路１のカレントミラー回路のエミッタ
電流をＩE1，エミッタホロア回路２のトランジスタＱ０
のエミッタ電流をＩE2とすると、差動増幅回路１のトラ
ンジスタＱ１，Ｑ２のコレクタ電流ＩC1，ＩC2は、
（１）式，（２）式，すなわち、

【０００８】

【数１】

【０００９】

【数２】

【００１０】により与えられる。なお、（２）式の第２
項目はトランジスタＱ０のベース電流ｉｂである。ま
た、差動増幅回路１のエミッタ抵抗ＲE1＝ＲE2＝ＲＥと
すると、オフセット電圧Ｖoff は（３）式，すなわち、

【００１１】

【数３】

【００１２】により与えられる。

【００１３】

【発明が解決しようとする課題】従って、エミッタホロ
ア回路２の出力トランジスタＱ０に、例えば、ベース電
流ｉｂ＝1.96〔μＡ〕程度が流入すると、当該ベース電
流ｉｂにより差動増幅回路１のコレクタ電流ＩC1，ＩC2
のバランスが崩れる。このため、オフセット電圧Ｖoff
＝2.41〔ｍＶ〕が発生する。これは、例えば、エミッタ
ホロア回路２のトランジスタＱ０の電流増幅率ｈfe〔NP
N 〕を５０，差動増幅回路１のトランジスタＱ３，Ｑ４
の電流増幅率ｈfe〔PNP 〕を２０，差動増幅回路１のカ
レントミラー回路のエミッタ電流ＩE1を 100〔μＡ〕，
エミッタホロア回路２のトランジスタＱ０のエミッタ電
流ＩE2を 100〔μＡ〕すると、エミッタホロア回路２の
出力トランジスタＱ０のベース電流ｉｂは1.96〔μＡ〕
となり、トランジスタＱ１，Ｑ２のコレクタ電流ＩC1，
ＩC2は、（１）式，（２）式により、それぞれＩC1＝ 9
5.69〔μＡ〕，ＩC2＝ 93.28〔μＡ〕となる。

【００１４】また、エミッタ抵抗ＲE1＝ＲE2＝ＲＥ＝１
〔ｋΩ〕とすると、オフセット電圧Ｖoff は2.41〔ｍ
Ｖ〕となる。このことで、入力ＩＮの電圧レベルに対し
て出力ＯUTの電圧レベルがオフセット電圧Ｖoff ＝ 2.4
1 〔ｍＶ〕だけ低く見える。なお、このオフセット電圧
Ｖoff は構成トランジスタの電流増幅率ｈfeや使用温度
に依存する。

【００１５】これにより、入力ＩＮの低域信号分を通過
させるアクテイブフィルタ等の設計において、当該オペ
アンプを利用する場合、常に、オフセット電圧Ｖoff を
限りなく「ゼロ」に近づけるための外部調整をしなくて
はならい。これにより、当該アンプの取り扱いが複雑に
なり、また、高精度なアナログ回路の構成の妨げとなる
という問題がある。

【００１６】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、エミッタホロア回路のベースに流
れ込む電流により生ずる差動増幅回路のコレクタ電流の
ずれを極力抑制し、オフセット電圧を極力低減するこ
と、及び、その応用回路の信頼性の向上を図ることが可
能となるオペアンプ及びアクティブフィルタの提供を目
的とする。

【００１７】

【課題を解決するための手段】図１（Ａ）は本発明に係
るオペアンプの原理図であり、図１（Ｂ）は本発明に係
るアクティブフィルタの原理図をそれぞれ示している。
本発明の第１のオペアンプは図１（Ａ）に示すように、
入力ＩＮと当該エミッタホロア回路１２の出力ＯUTとの
差信号を増幅する差動増幅回路１１と、前記差動増幅回
路１１の非反転出力ｏutを出力するエミッタホロア回路
１２と、前記差動増幅回路１１の反転出力側に接続され
たベース電流補償回路１３とを具備し、前記ベース電流
補償回路１３に対してエミッタホロア回路１２の出力ト
ランジスタＱ０のベースに流入する電流ｉｂと概略等し
い量の電流ｉｘを差動増幅回路１１の反転出力側から供
給することを特徴とする。

【００１８】なお、本発明の第１のオペアンプにおい
て、前記ベース電流補償回路１３が補償用トランジスタ
ＱＢと抵抗素子Ｒを含むエミッタホロア回路を有し、前
記補償用トランジスタＱＢのベースが、前記差動増幅回
路１１の入力ＩＮを増幅するトランジスタＱ１のコレク
タに接続され、前記補償用トランジスタＱＢのエミッタ
が抵抗素子Ｒに接続されることを特徴とする。

【００１９】また、本発明の第２のオペアンプは、前記
ベース電流補償回路１３が補償用トランジスタＱＢと定
電流源ＩＯを含むエミッタホロア回路を有し、前記補償
用トランジスタＱＢのベースが、前記差動増幅回路１１
の入力ＩＮを増幅するトランジスタＱ１のコレクタに接
続され、前記補償用トランジスタＱＢのエミッタが定電
流源ＩＯに接続されることを特徴とする。

【００２０】なお、本発明の第２のオペアンプにおい
て、前記ベース電流補償回路１３の定電流源ＩＯが、前
記差動増幅回路１１の駆動電流を決定する定電流源Ｉ01
及び前記エミッタホロア回路１２の駆動電流を決定する
定電流源Ｉ02と同じバイアス制御系により駆動制御され
ることを特徴とする。本発明に係るアクティブフィルタ
は図１（Ｂ）に示すように、入力ＩＮの所望の周波数信
号成分を通過させるフィルタ素子１４と、前記フィルタ
素子１４を通過した入力ＩＮと当該能動素子１５の出力
ＯUTとの差信号を増幅する能動素子１５とを具備し、前
記能動素子１５が本発明の第１，第２のオペアンプを含
むことを特徴とし、上記目的を達成する。

【００２１】

【作用】本発明の第１のオペアンプによれば、ベース電
流補償回路１３の補償用トランジスタＱＢの電流増幅率
をｈfe〔NPN 〕，そのエミッタ電流をＩE3とすると、差
動増幅回路１１の反転出力側から当該トランジスタＱＢ
により引くベース電流ｉｘは（４）式、すなわち、

【００２２】

【数４】

【００２３】となり、ベース電流補償回路１３の抵抗素
子Ｒを最適値に設計すると、（４）式と先に説明した
（２）式と等しくなる。これにより、差動増幅回路１１
のトランジスタＱ１，Ｑ２のコレクタ電流ＩC1，ＩC2の
バランスのずれを極力抑制することができ、当該オペア
ンプのオフセット電圧を極力低減することが可能とな
る。

【００２４】また、本発明の第２のオペアンプによれ
ば、定電流源Ｉ01及び定電流源Ｉ02と同じバイアス制御
系により定電流源ＩＯが駆動制御されるため、ベース電
流補償回路１３の補償用トランジスタＱＢの電流増幅率
ｈfe，温度依存性及びプロセス変動に対して差動増幅回
路１１やエミッタホロア回路１２のトランジスタ動作と
均衡を図ることが可能となる。

【００２５】これにより、第１のオペアンプに比べて第
２のオペアンプのオフセット電圧をより高精度に補償す
ることが可能となる。本発明のアクティブフィルタによ
れば、入力ＩＮの所望の周波数信号成分がフィルタ素子
１４を通過すると、フィルタ素子１４を通過した入力Ｉ
Ｎと、該能動素子１５の出力ＯUTとの差信号が本発明の
第１，第２のオペアンプを含む能動素子１５により増幅
される。

【００２６】このため、所望の周波通過特性を損なうこ
となく非常に簡単な方法で、当該フィルタのオフセット
電圧を縮小することが可能となる。このことで、入力Ｉ
Ｎの低域信号分を通過させるアクテイブフィルタ等の設
計において、当該オペアンプを利用する場合、従来例の
ような、オフセット電圧Ｖoff を「ゼロ」に近づけるた
めの外部調整が不要となる。

【００２７】これにより、当該アンプの取り扱いが容易
になり、また、高精度なアナログ回路の構成することが
可能となる。

【００２８】

【実施例】次に、図を参照しながら本発明の実施例につ
いて説明をする。図２〜５は、本発明の各実施例に係る
オペアンプを説明する図であり、図６〜９は、本発明の
各実施例に係るオペアンプを応用したアクティブフィル
タを説明する図をそれぞれ示している。

【００２９】（１）第１の実施例の説明 図２は、本発明の第１の実施例に係るオペアンプの構成
図であり、図３は、その動作説明図である。図２（Ａ）
は、そのベース電流の設定を説明する回路図であり、図
２（Ｂ）は、その動作説明図をそれぞれ示している。例
えば、アクティブフィルタ等の構成に適用可能な電圧増
幅度Ａｖ＝１のオペアンプは図２において、差動増幅回
路11Ａ，エミッタホロア回路１２及び抵抗プルダウン型
のエミッタホロア回路13Ａを具備する。

【００３０】すなわち、差動増幅回路11Ａは原理図１の
差動増幅回路１１の一例であり、入力ＩＮと出力ＯUTと
の差分（正相信号分同士）を増幅する回路である。差動
増幅回路11Ａは３個のｎｐｎ型のバイポーラトランジス
タＱ１，Ｑ２，Ｑ６と、３個のｐｎｐ型のバイポーラト
ランジスタＱ３〜Ｑ５と、２個のエミッタ抵抗ＲE1，Ｒ
E2と、１個のバイアス抵抗Ｒ１とを有する。

【００３１】トランジスタＱ１のコレクタはエミッタホ
ロア回路13ＡのトランジスタＱＢのベースとトランジス
タＱ５のベースとトランジスタＱ３のコレクタ〔反転出
力ｏut（反転記号の上線を省略する）〕とに接続され、
そのベースが入力ＩＮに接続され、そのエミッタが抵抗
ＲE1の一方に接続される。トランジスタＱ２のコレクタ
はエミッタホロア回路１２のトランジスタＱ０のベース
（非反転出力ｏut）とトランジスタＱ４のコレクタとに
接続され、そのベースが出力ＯUTに接続され、そのエミ
ッタが抵抗ＲE2の一方に接続される。

【００３２】トランジスタＱ３，Ｑ４のエミッタは電源
線ＶCCにそれぞれ接続され、そのベース同士が接続され
てトランジスタＱ５のエミッタに接続される。なお、ト
ランジスタＱ３〜Ｑ５はカレントミラー回路を構成す
る。また、抵抗ＲE1の他方と抵抗ＲE2との他方とが接続
され、トランジスタＱ６のコレクタに接続される。トラ
ンジスタＱ６のエミッタは抵抗Ｒ１を介在して電源線Ｖ
EEに接続され、そのベースがバイアス制御信号ＶCSに接
続される。なお、トランジスタＱ６，抵抗Ｒ１は定電流
源（ＩO1）を構成する。

【００３３】エミッタホロア回路１２は非反転出力ｏut
を出力する回路である。当該回路１２は２個のｎｐｎ型
のバイポーラトランジスタＱ０，Ｑ７と１個のバイアス
抵抗Ｒ２を有する。トランジスタＱ０のコレクタは電源
線ＶCCに接続され、そのエミッタはトランジスタＱ７の
コレクタと出力ＯUTに接続される。トランジスタＱ７の
エミッタは抵抗Ｒ２を介在して電源線ＶEEに接続され、
そのベースがバイアス制御信号ＶCSに接続される。な
お、トランジスタＱ７，抵抗Ｒ２は定電流源（ＩO2）を
構成する。

【００３４】抵抗プルダウン型のエミッタホロア回路13
Ａは原理図１のベース電流補償回路１３の一例であり、
補償用トランジスタＱＢと抵抗素子Ｒを有する。トラン
ジスタＱＢはｎｐｎ型のバイポーラトランジスタから成
り、そのコレクタが電源線ＶCCに接続され、そのエミッ
タが抵抗素子Ｒを介在して電源線ＶEEに接続される。次
に、当該オペアンプの動作を説明する。例えば、図３
（Ａ）に示すように、高出力インピーダンス回路101 に
接続されたオペアンプ100 において、当該回路101 から
供給される入力ＩＮが当該オペアンプ100 により低出力
インピーダンスに変換される。この際に、図３（Ｂ）に
示すように、入力ＩＮの電圧ｖｉと出力ＯUTの電圧ｖｏ
との差が差動増幅回路11Ａにより増幅されると、その非
反転出力ｏutがエミッタホロア回路１２により出力され
る。図３（Ａ）に示すような回路においては、出力ＯUT
が直接反転入力に接続されるため、結果として電圧利得
＝１のアンプとして動作する。

【００３５】ここで、差動増幅回路11Ａの反転出力側に
接続されたエミッタホロア回路13Ａがエミッタホロア回
路１２の出力トランジスタＱ０のベースに流入する電流
ｉ２と概略等しい量の電流ｉ１を差動増幅回路11Ａの反
転出力側から供給する。これにより、差動増幅回路11Ａ
のトランジスタＱ１，Ｑ２のコレクタ電流ＩC1，ＩC2の
バランスのずれが無くなる。

【００３６】このようにして、本発明の第１の実施例に
係るオペアンプによれば、図２に示すように、差動増幅
回路11Ａの反転出力側に抵抗プルダウン型のエミッタホ
ロア回路13Ａが接続される。このため、従来例のオペア
ンプに比べてオフセット電圧を小さくすることが可能と
なる。例えば、エミッタホロア回路13Ａの補償用トラン
ジスタＱＢの電流増幅率ｈfe〔NPN 〕を５０，そのエミ
ッタ電流ＩE3＝100 〔μＡ〕とすると、差動増幅回路11
Ａの反転出力側から当該トランジスタＱＢにより引くベ
ース電流ｉｘは（４）式によりｉｘ＝ｉ１＝1.96〔μ
Ａ〕となり、エミッタホロア回路13Ａの抵抗素子Ｒを最
適値に設計すると、先に説明した（２）式，すなわち、
ｉｂ＝ｉ２＝1.96〔μＡ〕と等しくなる。

【００３７】これにより、差動増幅回路11Ａのトランジ
スタＱ１，Ｑ２のコレクタ電流ＩC1，ＩC2のバランスの
ずれを極力抑制することができ、当該オペアンプのオフ
セット電圧Ｖoff を極力低減することが可能となる。こ
のことで、当該オペアンプの電圧増幅度Ａｖ＝１，すな
わち、入力ＩＮの電圧レベルｖｉと出力ＯUTの電圧レベ
ルｖｏとを概ねｖｉ＝ｖｏとすることができ、当該アン
プを応用した回路の信頼性の向上を図ることが可能とな
る。

【００３８】（２）第２の実施例の説明 図４は、本発明の第２の実施例に係るオペアンプの構成
図である。第２の実施例では第１の実施例と異なり定電
流源型のエミッタホロア回路13ＢがトランジスタＱ１の
コレクタに接続される。すなわち、定電流源型のエミッ
タホロア回路13Ｂはベース電流補償回路１３の他の一例
である。当該回路13Ｂは補償用トランジスタＱＢ，定電
流源用トランジスタＱ８及び抵抗Ｒ３を有する。

【００３９】トランジスタＱ８はｎｐｎ型のバイポーラ
トランジスタから成り、そのコレクタがトランジスタＱ
Ｂのエミッタに接続され、そのエミッタが抵抗Ｒ３を介
在して電源線ＶEEに接続される。なお、トランジスタＱ
８のベースは差動増幅回路11ＡのトランジスタＱ６のベ
ースとエミッタホロア回路１２のトランジスタＱ７のベ
ースに接続される。トランジスタＱ８，抵抗Ｒ３は原理
図１の定電流源ＩＯを構成する。また、定電流源ＩＯは
差動増幅回路11Ａの駆動電流を決定する定電流源Ｉ01及
びエミッタホロア回路１２の駆動電流を決定する定電流
源Ｉ02と同じバイアス制御系により駆動制御される。例
えば、トランジスタＱ６〜Ｑ８のベースにバイアス制御
信号ＶCSを供給する。その他の構成及び動作は第１の実
施例と同様であるため、その説明を省略する。

【００４０】このようにして、本発明の第２の実施例に
係るオペアンプによれば、図４に示すように、定電流源
型のエミッタホロア回路13Ｂが補償用トランジスタＱＢ
と定電流源ＩＯを含むエミッタホロア回路を有する。こ
のため、定電流源Ｉ01及び定電流源Ｉ02と同じバイアス
制御信号ＶCSにより共通して定電流源ＩＯを駆動制御す
ることにより、当該回路13Ｂの補償用トランジスタＱＢ
の電流増幅率ｈfe，温度依存性及びプロセス変動に対し
て差動増幅回路11Ａやエミッタホロア回路１２のトラン
ジスタ動作と均衡を図ることが可能となる。

【００４１】これにより、第１の実施例に比べて第２の
実施例のオペアンプのオフセット電圧をより高精度に補
償することが可能となる。 （３）第３の実施例の説明 図５は、本発明の第３の実施例に係るオペアンプの構成
図である。第３の実施例では第１，第２の実施例と異な
り差動増幅回路11Ｂの出力に定電流源負荷が接続され、
ベース電流補償回路１３には第２の実施例に係る定電流
源型のエミッタホロア回路13Ｂを採用する。

【００４２】すなわち、差動増幅回路11Ｂは原理図１の
差動増幅回路１１の他一例であり、入力ＩＮと出力ＯUT
との差分を増幅する回路である。差動増幅回路11Ｂは３
個のｎｐｎ型のバイポーラトランジスタＱ１，Ｑ２，Ｑ
６と、１個のｐｎｐ型のバイポーラトランジスタＱ４
と、２個のエミッタ抵抗ＲE1，ＲE2と、１個のバイアス
抵抗Ｒ１と、負荷素子ＲＬとを有する。

【００４３】トランジスタＱ４は定電流源型負荷であ
り、そのエミッタが電源線ＶEEに接続され、そのコレク
タがトランジスタQ2のコレクタに接続される。トランジ
スタＱ４のベースにはバイアス制御電圧ＶＢを供給し、
トランジスタＱ２の負荷を調整する。負荷素子ＲＬはダ
イオード，抵抗又は定電流源等であり、トランジスタＱ
１の負荷を調整する。その他の構成及び動作は第１，第
２のの実施例と同様であるため、その説明を省略する。

【００４４】このようにして、本発明の第３の実施例に
係るオペアンプによれば、図５に示すように、差動増幅
回路11Ｂの出力に定電流源負荷が接続され、ベース電流
補償回路１３には、第２の実施例に係る定電流源型のエ
ミッタホロア回路13Ｂが採用される。このため、差動増
幅回路11Ｂの負荷が第１の実施例のようなカレントミラ
ー回路であっても、本実施例のような定電流源負荷であ
っても、当該負荷状態にかかわり無く、ベース電流補償
回路１３を使用することが可能となる。すなわち、差動
増幅回路11Ｂの反転出力側に接続されたエミッタホロア
回路13Ｂがエミッタホロア回路１２の出力トランジスタ
Ｑ０のベースに流入する電流ｉ２と概略等しい量の電流
ｉ１を差動増幅回路11Ｂの反転出力側から供給すること
ができる。

【００４５】これにより、第１，第２の実施例と同様
に、差動増幅回路11ＢのトランジスタＱ１，Ｑ２のコレ
クタ電流ＩC1，ＩC2のバランスのずれを無くすことがで
き、オフセット電圧を小さくすることが可能となる。な
お、本発明の第１〜第３の実施例ではベース電流補償回
路１３としてエミッタホロア回路を採用するが、これに
限ったものではない。例えば、高抵抗により電流ｉ１を
引いても良い。

【００４６】（４）第１の応用例の説明 図６は、本発明の第１の実施例に係るオペアンプを応用
したアクティブフィルタの構成図を示している。例え
ば、信号検出をするイーサーネットに適用可能なアクテ
ィブフィルタは図６に示すように、フィルタ回路２４及
びオペアンプ２５を具備する。

【００４７】フィルタ回路２４は原理図１のフィルタ素
子１４の一例を構成する回路であり、抵抗Ｒ４〜Ｒ６及
び静電容量Ｃ１，Ｃ２から成る。抵抗Ｒ４，Ｒ５は直列
に接続され、その一端は入力ＩＮに接続され、その他端
が差動増幅回路11ＡのトランジスタＱ１のベースに接続
される。また、静電容量Ｃ１はトランジスタＱ１のベー
スと電源線ＶCCとの間に接続される。静電容量Ｃ２は抵
抗Ｒ４，Ｒ５の直列接続点と出力ＯUTとの間に接続され
る。抵抗Ｒ６は出力ＯUTと差動増幅回路11Ａのトランジ
スタＱ２のベースとの間に接続される。これにより、フ
ィルタ素子１４は４次の低域通過関数を構成し、入力Ｉ
Ｎの低周波数信号成分（例えば、５０〔ｋHz〕以下）を
通過させることができる。

【００４８】なお、オペアンプ２５は原理図１の能動素
子１５を構成するものであり、第１の実施例に係るオペ
アンプを適用する。当該オペアンプはフィルタ素子１４
を通過した入力ＩＮと出力ＯUTとの差分を増幅する。次
に、本実施例のアクティブフィルタの動作を説明する。
例えば、情報送受信システムにおいて、当該アクティブ
フィルタを受信システムに適用した場合であって、それ
に接続された同軸ケーブルに伝送されてくる信号を認識
する場合、図７（Ａ）に示すようなクロック信号に重畳
されたＤＣ成分（入力電圧ｖｉ）の有無を検出する。こ
こで、当該アクティブＲＣフィルタの入力ＩＮにクロッ
ク信号が入力されると、その中間電位としてエミッタホ
ロア回路１２から出力電圧ｖｏが得られる。

【００４９】この際に、差動増幅回路11Ａの反転出力側
に接続されたエミッタホロア回路13Ａがエミッタホロア
回路１２の出力トランジスタＱ０のベースに流入する電
流ｉ２と概略等しい量の電流ｉ１を差動増幅回路11Ａの
反転出力側から取り出す。これにより、差動増幅回路11
ＡのトランジスタＱ１，Ｑ２のコレクタ電流ＩC1，ＩC2
のバランスのずれが無くなり、オフセット電圧が小さく
抑えられる。

【００５０】また、この出力電圧ｖｏは他の基準電圧と
比較され、一定基準に達していれば、当該受信システム
に対しアクセスが有ったことが識別される。なお、本実
施例のアクティブフィルタの入力ＩＮに図７（Ｂ）に示
すような高調波を含む信号を供給すると、エミッタホロ
ア回路１２から正弦波に近い出力信号を得ることもでき
る。

【００５１】このようにして、本発明の第１の実施例に
係るオペアンプを応用したアクティブフィルタによれ
ば、図６に示すように、フィルタ回路２４及びオペアン
プ２５を具備し、当該オペアンプ２５が本発明の第１の
実施例に係るオペアンプから成る。このため、低周波通
過特性を損なうことなく非常に簡単な方法で、当該フィ
ルタのオフセット電圧を縮小することが可能となる。こ
のことで、入力ＩＮの低域信号分を通過させるアクテイ
ブフィルタ等の設計において、当該オペアンプを利用す
る場合、従来例のような、オフセット電圧Ｖoff を「ゼ
ロ」に近づけるための外部調整が不要となる。

【００５２】これにより、当該アンプの取り扱いが容易
になり、また、高精度なアナログ回路を構成すること、
及び、その特性向上に寄与するところが大きい。 （５）第２の応用例の説明 図８は、本発明の第２の実施例に係るオペアンプを応用
したアクティブフィルタの構成図を示している。すなわ
ち、第２の応用例に係るアクティブフィルタは図８に示
すように、フィルタ回路２４及びオペアンプ３５から成
る。

【００５３】オペアンプ３５は能動素子１５の他の一例
であり、本発明の第２の実施例に係るオペアンプから成
る。当該オペアンプ３５はフィルタ回路２４を通過した
入力ＩＮと出力ＯUTとの差分を増幅する。その他の機
能，動作は第１の応用例と同じであるため、その説明を
省略する。このようにして、本発明の第２の実施例に係
るオペアンプを応用したアクティブフィルタによれば、
図８に示すように、フィルタ回路２４と、第２の実施例
に係るオペアンプ３５から成る。

【００５４】このため、定電流源Ｉ01及び定電流源Ｉ02
と同じバイアス制御信号ＶCSにより共通して定電流源Ｉ
Ｏを駆動制御することにより、エミッタホロア回路13Ｂ
の補償用トランジスタＱＢの電流増幅率ｈfe，温度依存
性及びプロセス変動に対して差動増幅回路11Ａやエミッ
タホロア回路１２のトランジスタ動作と均衡を図ること
が可能となる。このことで、第２の応用例と同様に低周
波通過特性を損なうことなく非常に簡単な方法で、当該
フィルタのオフセット電圧を縮小することが可能とな
る。

【００５５】これにより、第１の応用例に比べて第２の
応用例のアクティブフィルタのオフセット電圧をより高
精度に補償することが可能となる。また、第１の応用例
と同様に高精度なアナログ回路を構成することができ
る。 （６）第３の応用例の説明 図９は、本発明の第３の実施例に係るオペアンプを応用
したアクティブフィルタの構成図を示している。すなわ
ち、第３の応用例に係るアクティブフィルタはフィルタ
回路２４及びオペアンプ４５から成る。

【００５６】オペアンプ４５は能動素子１５の他の一例
であり、本発明の第３の実施例に係るオペアンプから成
る。当該オペアンプ４５はフィルタ回路２４を通過した
入力ＩＮと出力ＯUTとの差分を増幅する。その他の機
能，動作は第１，第２の応用例と同じであるため、その
説明を省略する。このようにして、本発明の第３の実施
例に係るオペアンプを応用したアクティブフィルタによ
れば、図９に示すように、フィルタ回路２４と、本発明
の第３の実施例に係るオペアンプ４５から成る。

【００５７】このため、差動増幅回路11Ｂの負荷状態に
かかわり無く、ベース電流補償回路13Ｂを使用すること
が可能となり、エミッタホロア回路１２の出力トランジ
スタＱ０のベースに流入する電流ｉ２と概略等しい量の
電流ｉ１を差動増幅回路11Ｂの反転出力側から供給する
ことができる。このことで、第１，第２の応用例と同様
に、差動増幅回路11ＢのトランジスタＱ１，Ｑ２のコレ
クタ電流ＩC1，ＩC2のバランスのずれを無くすことがで
きる。

【００５８】これにより、第１，第２の応用例と同様に
低周波通過特性を損なうことなく非常に簡単な方法で、
当該フィルタのオフセット電圧を縮小することが可能と
なる。また、第１，第２の応用例と同様に高精度なアナ
ログ回路を構成することができる。

【００５９】

【発明の効果】以上説明したように、本発明のオペアン
プによれば、差動増幅回路の反転出力側にベース電流補
償回路が設けられ、エミッタホロア回路の出力トランジ
スタのベースに流入する電流と概略等しい量の電流が差
動増幅回路の反転出力側から供給される。

【００６０】このため、差動増幅回路のトランジスタの
コレクタ電流のバランスのずれを極力抑制することがで
き、従来例のオペアンプに比べてオフセット電圧を極力
低減することが可能となる。また、本発明の他のオペア
ンプによれば、ベース電流補償回路が補償用トランジス
タと定電流源を含むエミッタホロア回路を有し、また、
当該定電流源が、他の定電流源と同じバイアス制御系に
より駆動制御される。

【００６１】このため、補償用トランジスタの電流増幅
率，温度依存性及びプロセス変動に対して差動増幅回路
やエミッタホロア回路のトランジスタ動作と均衡を図る
ことが可能となる。また、より高精度にオフセット電圧
を補償することが可能となる。本発明のアクティブフィ
ルタによれば、フィルタ素子及び本発明のオペアンプを
含む能動素子を具備する。

【００６２】このため、フィルタ設計において、従来例
のようなオフセット電圧を「ゼロ」に近づけるための外
部調整が不要となる。また、低周波通過特性を損なうこ
となく非常に簡単な方法で、当該フィルタのオフセット
電圧を縮小することが可能となる。これにより、取り扱
いが容易で、高精度なアナログ回路の構成すること、及
び、イーサーネット等のアナログ回路の特性向上に寄与
するところが大きい。

【図面の簡単な説明】

【図１】本発明に係るオペアンプ及びアクティブフィル
タの原理図である。

【図２】本発明の第１の実施例に係るオペアンプの構成
図である。

【図３】本発明の第１の実施例に係るオペアンプの動作
説明図である。

【図４】本発明の第２の実施例に係るオペアンプの構成
図である。

【図５】本発明の第３の実施例に係るオペアンプの構成
図である。

【図６】本発明の第１の実施例に係るオペアンプを応用
したアクティブフィルタの構成図である。

【図７】本発明の第１の実施例に係るアクティブフィル
タの動作説明図である。

【図８】本発明の第２の実施例に係るオペアンプを応用
したアクティブフィルタの構成図である。

【図９】本発明の第３の実施例に係るオペアンプを応用
したアクティブフィルタの構成図である。

【図10】従来例に係るオペアンプの構成図である。

【符号の説明】

１１…差動増幅回路、 １２…エミッタホロア回路、 １３…ベース電流補償回路、 １４…フィルタ素子、 １５…能動素子、 Ｑ０…出力トランジスタ、 Ｑ１…トランジスタ、 ＱＢ…補償用トランジスタ、 ＩＯ，Ｉ01，Ｉ02…定電流源、 Ｒ…抵抗素子、 ｉｂ，ｉｘ…電流、 ＩＮ…入力、 ｏut…非反転出力、 ＯUT…出力。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力（ＩＮ）と当該エミッタホロア回路
   （１２）の出力（ＯUT）との差信号を増幅する差動増幅
   回路（１１）と、前記差動増幅回路（１１）の非反転出
   力（ｏut）を出力するエミッタホロア回路（１２）と、
   前記差動増幅回路（１１）の反転出力側に接続されたベ
   ース電流補償回路（１３）とを具備し、 前記ベース電流補償回路（１３）に対してエミッタホロ
   ア回路（１２）の出力トランジスタ（Ｑ０）のベースに
   流入する電流（ｉｂ）と概略等しい量の電流（ｉｘ）を
   差動増幅回路（１１）の反転出力側から供給することを
   特徴とするオペアンプ。
2. 【請求項２】 請求項１記載のオペアンプにおいて、前
   記ベース電流補償回路（１３）が補償用トランジスタ
   （ＱＢ）と抵抗素子（Ｒ）を含むエミッタホロア回路を
   有し、 前記補償用トランジスタ（ＱＢ）のベースが、前記差動
   増幅回路（１１）の入力（ＩＮ）を増幅するトランジス
   タ（Ｑ１）のコレクタに接続され、 前記補償用トランジスタ（ＱＢ）のエミッタが抵抗素子
   （Ｒ）に接続されることを特徴とするオペアンプ。
3. 【請求項３】 請求項１記載のオペアンプにおいて、前
   記ベース電流補償回路（１３）が補償用トランジスタ
   （ＱＢ）と定電流源（ＩＯ）とを含むエミッタホロア回
   路を有し、 前記補償用トランジスタ（ＱＢ）のベースが、前記差動
   増幅回路（１１）の入力（ＩＮ）を増幅するトランジス
   タ（Ｑ１）のコレクタに接続され、 前記補償用トランジスタ（ＱＢ）のエミッタが定電流源
   （ＩＯ）に接続されることを特徴とするオペアンプ。
4. 【請求項４】 請求項３記載のオペアンプにおいて、前
   記ベース電流補償回路（１３）の定電流源（ＩＯ）が、
   前記差動増幅回路（１１）の駆動電流を決定する定電流
   源（Ｉ01）及び前記エミッタホロア回路（１２）の駆動
   電流を決定する定電流源（Ｉ02）と同じバイアス制御系
   により駆動制御されることを特徴とするオペアンプ。
5. 【請求項５】 入力（ＩＮ）の所望の周波数信号成分を
   通過させるフィルタ素子（１４）と、前記フィルタ素子
   （１４）を通過した入力（ＩＮ）と当該能動素子（１
   ５）の出力（ＯUT）との差信号を増幅する能動素子（１
   ５）とを具備し、前記能動素子（１５）が請求項１，
   ２，３及び４記載のオペアンプを有することを特徴とす
   るアクティブフィルタ。