JPH053194A - パターンの作製方法 - Google Patents

パターンの作製方法

Info

Publication number
JPH053194A
JPH053194A JP15434991A JP15434991A JPH053194A JP H053194 A JPH053194 A JP H053194A JP 15434991 A JP15434991 A JP 15434991A JP 15434991 A JP15434991 A JP 15434991A JP H053194 A JPH053194 A JP H053194A
Authority
JP
Japan
Prior art keywords
wiring
layer
layers
insulating film
nth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15434991A
Other languages
English (en)
Inventor
Shigeki Ono
茂樹 大野
Motomasa Fuse
元正 布施
Naoto Shigenaka
尚登 茂中
Yusuke Isobe
裕介 磯辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15434991A priority Critical patent/JPH053194A/ja
Publication of JPH053194A publication Critical patent/JPH053194A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【構成】イオン照射で絶縁膜層2,7,10と配線層
2,8のミキシング領域11を作製する。ミキシング領
域1は絶縁体となる。局所的にミキシング領域11を作
製することにより、配線パターンが作成できる。ミキシ
ングによる膜厚の変化がないので、断差構造を持たない
平坦な配線層2,8になる。上下の配線層を接続する場
合、絶縁体層2,7,10にあけた孔に、孔をあけたと
きに用いたフォトレジストを用いて配線用金属5,9を
挿入し、孔による断差を小さくなる。 【効果】配線各層の下地を平坦化できるので、断差によ
る配線の切断が無くなり良被覆性配線をすることができ
る。よって、配線の信頼性向上及び配線の多層化を促進
することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSI,ICにおける
より一層の高集積化を進めるうえで配線の多層化及び微
細化に伴う急峻な断差を無くすための製造方法に関す
る。
【0002】
【従来の技術】従来技術は、第N層配線を形成後、その
上に絶縁膜(SiO2 )を設け、さらにその上に配線用
金属を蒸着し第N+1配線層を設置していた。第N配線
層配線と第N+1配線層配線を接続する場合は、第N配
線層上の絶縁膜に局所的エッチングで孔を空け、電極用
金属を蒸着し、第N+1配線層を設置している。
【0003】(集積回路工学(I)プロセス・デバイス
技術編,柳井久義,永田穣共著,半導体技術下,庄野克
房著)
【0004】
【発明が解決しようとする課題】上記従来技術では、図
2に示すように配線下地5の平坦化について考慮がされ
ておらず、配線8を多層化をする場合、断差が生じ、配
線の被覆性が悪くなるという問題があった。
【0005】本発明の目的は、配線の断差被覆性のレベ
ルは下地の平坦化度合いによって決まるものであるか
ら、下地の平坦化を図り、また、必然的に断差が生じる
場合は断差を小さくするように図り配線の信頼性向上及
び、多層化を促進させることにある。
【0006】
【課題を解決するための手段】上記課題を解決するため
に(1)第N層配線上に絶縁膜を全面蒸着する。(2)フ
ォトレジスト等を用いて、局所エッチングし電極位置に
孔を空ける。(3)孔の部分に孔を埋めるように配線用
金属を蒸着する。(4)第N+1層配線用金属を全面蒸
着する。(5)第N+1層配線用金属の上に絶縁膜を全
面蒸着する。(6)蒸着面上から局所的にイオン照射
し、照射領域(第N+1層配線用金属)を絶縁体領域に
変え、配線パターンを作成する手法で、第N層配線上の
第N+1層配線の平坦化を図り、また、孔を空けた部分
の断差を小さくしたものである(N:自然数)。
【0007】
【作用】第N配線層の配線用金属は全面均一蒸着され、
第N配線層は平坦になる。第N配線層上の第N絶縁膜層
も全面均一蒸着され平坦となる。同様に第N+1配線
層、及び第N+1絶縁層も平坦となる。第N配線層の配
線パターンを作成する場合、第N+1絶縁層を設置後、
局所的イオン照射により第N配線層の配線用金属と第N
−1,N絶縁層がミキシングされ、照射領域の配線用金
属が局所的に絶縁体になり、配線パターンが作成でき
る。第N+1配線層の配線パターンを作成する場合も第
N配線層の場合と同様に、第N+1層の配線用金属と第
N,N+1絶縁層をミキシングする。照射によるスパッ
タリングの効果は無視できる程小さいため、配線パター
ン作成による断差は生じない。
【0008】第N配線層の配線と第N+1配線層の配線
を接続する場合、第N絶縁層に孔をあけ、その部分に配
線用金属を蒸着する。その上に配線用金属層(第N+1
配線層)蒸着により設置する。孔をあけた直上の第N+
1配線層及び第N+1絶縁層の微小の断差を生じる。こ
の断差を取り除くことはできないが、その断差の直上
に、再び、孔をあけなければ、多層膜を生成することに
より断差が小さくなる。再び、孔上に孔をあける必要が
ある場合は、何層か蒸着を繰り返した後に孔をあける。
上記手法は、配線層の断差が無くなるように作用する。
【0009】
【実施例】以下、本発明の一実施例を図1により説明す
る。まず、基板Si1全面に第一絶縁体膜層(SiO2)
2を膜厚1μmで蒸着する。蒸着はスパッタリング法を
用いる。フォトレジストを用いて局所的エッチングを行
ないN型Si3及びP型Si4上の第一絶縁層膜(Si
2)2の部分に孔をあける。フォトレジストは取り付け
たまま、孔の部分を埋めるように配線用金属(Al)5
を約1μm蒸着する。Al5とSi3,4のオーム接触
を得る球めに熱処理を行なう。熱処理後、第一配線層
(Al)6を膜厚0.5μm で全面蒸着する。蒸着はス
パッタリング法を用いる。更に、その上より第二絶縁膜
層(SiO2)7を0.2μm 全面蒸着する。この場合も
蒸着はスパッタリング法を用いる。N型Si3とP型S
i4からの配線が絶縁されるように、局所的にイオン照
射しミキシング領域11を作製する。イオン種は絶縁膜
の自己イオンSiを用いる。イオンを局所的に照射をす
る手段として、収束イオンビーム及び、フォトレジスト
等のイオンビーム遮蔽治具を用いる。
【0010】配線パターン作成後、更に、絶縁膜(Si
2)を0.8μm 全面蒸着する。この蒸着により第二絶
縁膜層7の膜厚は1μmとなる。フォトレジストを用い
て第二配線層8と第一配線層6を接続させる部分に、局
所的エッチングを行ない第二絶縁膜層(SiO2)7部分
に孔をあける。フォトレジストは取り付けたまま、孔の
部分を埋めるように配線用金属(Al)9を約1μm蒸
着する。孔をあける場所は、第一絶縁膜2に孔をあけた
部分の直上をさける。その上に、第二配線層8を設置す
る。更に、第三絶縁膜層(SiO2)10を0.2μm 全
面蒸着する。配線パターンを作成するために局所的にイ
オン照射しミキシング領域11を作製する。配線パター
ン作成後、更に、絶縁膜(SiO2)を0.8μm 全面蒸
着する。この蒸着により第三絶縁膜層10の膜厚は1μ
mとなる。以後、多層化の必要がある限り、上記手法を
繰り返す。最終的には第N配線層12の上に第N+1絶
縁膜層13を蒸着し、第N配線層12が酸化されないよ
うにする。
【0011】
【発明の効果】本発明は、配線下地の平坦が図れ、ま
た、必然的に断差が生じる場合は、断差を小さくするよ
うにする効果がある。
【図面の簡単な説明】
【図1】配線下地の平坦化、及び断差を小さくするため
に用いた手法の一実施例の断面図。
【図2】従来技術で多層膜配線を行なった場合生じる断
差の説明図。
【符号の説明】
1…Si基板、2…第一絶縁体膜層(SiO2)、3…N
型Si、4…P型Si、5…配線用金属(Al)、6…第
一配線層(Al)、7…第二絶縁膜層(SiO2)、8…第
二配線層、9…配線用金属(Al)、10…第三絶縁膜
層(SiO2)、11…ミキシング領域、12…第N配線
層、13…第N+1絶縁膜層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 磯辺 裕介 茨城県日立市森山町1168番地 株式会社日 立製作所エネルギー研究所内

Claims (1)

  1. 【特許請求の範囲】 【請求項1】イオンビームミキシング法を用いて絶縁体
    と金属をミキシングし絶縁体を作製することを特徴とす
    る配線パターンの作製方法。
JP15434991A 1991-06-26 1991-06-26 パターンの作製方法 Pending JPH053194A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15434991A JPH053194A (ja) 1991-06-26 1991-06-26 パターンの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15434991A JPH053194A (ja) 1991-06-26 1991-06-26 パターンの作製方法

Publications (1)

Publication Number Publication Date
JPH053194A true JPH053194A (ja) 1993-01-08

Family

ID=15582224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15434991A Pending JPH053194A (ja) 1991-06-26 1991-06-26 パターンの作製方法

Country Status (1)

Country Link
JP (1) JPH053194A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168557B2 (en) 2004-01-20 2012-05-01 Shell Oil Company Method of restoring catalytic activity to a spent hydrotreating catalyst, the resulting restored catalyst, and a method of hydroprocessing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168557B2 (en) 2004-01-20 2012-05-01 Shell Oil Company Method of restoring catalytic activity to a spent hydrotreating catalyst, the resulting restored catalyst, and a method of hydroprocessing

Similar Documents

Publication Publication Date Title
JPH04290232A (ja) 溝埋込み配線形成方法
JPH0360055A (ja) 集積回路の製造方法
JPH08306774A (ja) 半導体装置及びその製造方法
JP3240725B2 (ja) 配線構造とその製法
US5110762A (en) Manufacturing a wiring formed inside a semiconductor device
JPS63244858A (ja) 金属配線の形成方法
JPH053194A (ja) パターンの作製方法
EP0415526A2 (en) Semiconductor device having wiring layers
JPH0612789B2 (ja) 半導体装置
JPH0856024A (ja) 集積回路の製造方法
JPH0611045B2 (ja) 多層配線の製造方法
JP3187500B2 (ja) 配線構造体の製作方法
JPS62130543A (ja) 半導体装置の製造方法
JP2734881B2 (ja) 半導体装置の製造方法
JPH0590203A (ja) 半導体装置の製造方法
JPH02113553A (ja) 半導体集積回路の製造方法
JP3114196B2 (ja) 半導体装置
JPS6134956A (ja) 配線層の形成方法
JPH08227886A (ja) 半導体装置の製造方法
JPH08316312A (ja) 半導体装置の製造方法
JPS60229349A (ja) 半導体装置の内部配線形成方法
JPH05283533A (ja) 半導体装置の製造方法
JPH06163721A (ja) 半導体装置
JP2001148421A (ja) 半導体装置及びその製造方法
JPH0574733A (ja) 金属配線の形成方法