JPH0531084U - 厚膜ヒユーズ抵抗体 - Google Patents

厚膜ヒユーズ抵抗体

Info

Publication number
JPH0531084U
JPH0531084U JP8750691U JP8750691U JPH0531084U JP H0531084 U JPH0531084 U JP H0531084U JP 8750691 U JP8750691 U JP 8750691U JP 8750691 U JP8750691 U JP 8750691U JP H0531084 U JPH0531084 U JP H0531084U
Authority
JP
Japan
Prior art keywords
resistor
thick film
pattern
film fuse
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8750691U
Other languages
English (en)
Inventor
忠彦 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP8750691U priority Critical patent/JPH0531084U/ja
Publication of JPH0531084U publication Critical patent/JPH0531084U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fuses (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 アルミナ基板の不規則破壊を防止する切り込
みを省いて機械的強度を増し、製造工程あるいは実装工
程においてもアルミナ基板が割れにくいようにする。 【構成】 厚膜ヒューズ抵抗体1はアルミナ基板2上
に、抵抗体パターン3と、この抵抗体パターン3の両端
を電気的に接続する一対の導体パターン4とを印刷し、
焼き付けして形成される。そして上記抵抗体パターン3
に抵抗体未形成部分11を断続的に並べる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、電子回路において雷サージ対策のために用いられる厚膜ヒューズ抵 抗体に関する。
【0002】
【従来の技術】
通信機器を含む電子回路装置は、雷サージから電子回路を保護する目的で、一 定以上の電圧が印加された際に破壊されて、回路を遮断する厚膜ヒューズ抵抗体 が用いられる。 図3は従来用いられている厚膜ヒューズ抵抗体の一例を示す図である。厚膜ヒ ューズ抵抗体1はアルミナ基板等のセラミック絶縁性基板2上に、抵抗体パター ン3と、該抵抗体パターン3の両端に電気的に接続される一対の導体パターン4 とが印刷され、焼き付けられて形成される。また導体パターン4の端部には外部 回路へ接続するための端子リード5が各々半田付けされている。そして抵抗体パ ターン3と導体パターン4との両パターンを外部雰囲気から保護するために、こ れらパターン上にホウ珪酸鉛ガラスからなるオーバーコートガラス6が印刷され 、焼き付けられる。また抵抗体パターン2に用いられるペーストは、酸化ルテニ ュームの粉末をガラス中に混合したものであり、該ペーストを焼成すると、酸化 ルテニュームおよび半導体層がガラス粒子表面を被覆し焼結した状態となる。
【0003】 図4は上記した厚膜ヒューズ抵抗体を実際に電子回路に適用した例を示す図で ある。電子回路7は、その使用目的に応じた機能を有する内部回路8と、該内部 回路8と電気的に接続されている入出力端子8とからなり、上記厚膜ヒューズ抵 抗体1はこれら両者の間にシリーズに接続されている。上記電子回路7は、アン テナからの入力信号も含め、アナログ、デジタル信号を長距離伝送する場合があ る。したがって、このような電子回路は、誘導雷による雷サージを信号伝送路か ら受け易い。
【0004】 厚膜ヒューズ抵抗体1は雷サージを受けると急速に発熱し、その抵抗体パター ン3が破壊されるが、それによって内部回路8が保護される。しかし、上記した 抵抗体パターン3の破壊は、通常不規則に行われるものであり、その結果、セラ ミック絶縁性基板2が不規則に破壊され、他の回路をも破壊される危険性がある 。したがって、従来の厚膜ヒューズ抵抗体1は、上記した危険性から回避するた めに、図3に示す如く、セラミック絶縁性基板2に切り込み10を設けている。 この切り込み10は、セラミック絶縁性基板2の破壊時に方向性を持たせるため に設けるものであり、これにより雷サージ電圧が厚膜ヒューズ抵抗体に印加され た際、セラミック絶縁性基板2が切り込み10を延長した線に沿って2つに割れ るため、不規則破壊によって破片が四方へ飛散するのを防ぐことができる。
【0005】
【考案が解決しようとしている課題】
しかしながら、前述した従来の厚膜ヒューズ抵抗体は、あらかじめセラミック 絶縁性基板に切り込みを入れてあるため、基板の抗折強度が小さくなると言う問 題があった。その結果、厚膜ヒューズ抵抗体の製造工程、あるいは実装工程にお いて、切り込み時、あるいは組立搭載時の衝撃でセラミック絶縁性基板が割れて しまい、完成品としての歩留りの悪化をもたらしていた。さらに、上記した電子 回路の設置場所が振動の多い所では、長時間にわたって繰り返し振動を受けるた め、セラミック絶縁性基板上の切り込みから割れ目が入り、遂には抵抗体にも亀 裂が生ずると言う問題があった。
【0006】 本考案は上記した問題を解決するためになされたものであり、その目的とする ところは製造工程、あるいは実装工程においてもセラミック絶縁性基板が割れに くく、しかも雷サージをうけてもセラミック絶縁基板が不規則破壊しない厚膜ヒ ューズ抵抗体を提供することにある。
【0007】
【課題を解決するための手段】
本考案は上記の目的を達成するために、セラミック絶縁基板上に対向して形成 された一対の導体パターンと、これら両導体パターンに亙って前記セラミック絶 縁基板上に形成された抵抗体パターンとを有する厚膜ヒューズ抵抗体において、 上記抵抗体パターン上に抵抗体未形成部分を断続的に並ぶよう形成したことを特 徴とする厚膜ヒューズ抵抗体を提供する。 なお、この場合において、抵抗体未形成部分は、その並ぶ方向を上記導体パタ ーンに対して平行とすることが望ましい。 さらに、抵抗体未形成部分は、導体パターンが対向する方向と直交する方向に 対向する上記抵抗体パターンの両縁部にかかるように形成されていることが望ま しい。
【0008】
【作用】
本考案の厚膜ヒューズ抵抗体に雷サージ電圧が印加されると、上記した抵抗体 未形成部分の間の抵抗体パターンには、雷サージ電圧が集中的に印加される。上 記雷サージ電圧が印加された部分は、高温と共に絶縁体の絶縁破壊が生ずる。従 って、上記した抵抗体未形成部分を鎖線状に且つ直線状に形成しておけば、絶縁 破壊は上記鎖線に沿って一直線状に発生する。そして、セラミック絶縁性基板が 破壊されるときは、それが抵抗体未形成部分に沿って直線的に破壊されることに なり、不規則な破壊が防止される。このように、本考案の厚膜ヒューズ抵抗体は 、セラミック絶縁性基板上に切り込みを設けなくても、不規則な破壊が防止でき るため、抗折強度の大きいセラミック絶縁基板が使用でき、機械的外力、あるい は振動等を加えても上記セラミック絶縁性基板が容易に破壊することがなくなる 。
【0009】 なお、上記抵抗体未形成部分の直線上に並ぶ方向を、上記導体パターンに対し て平行とした場合、雷サージを受けたとき、上記抵抗体未形成部分に印加される サージ電圧、及びそれによって発生する熱量を均等に分散させ、抵抗体パターン の一方にだけ雷サージエネルギーが集中することを回避することができる。 さらに抵抗体未形成部分を、抵抗体パターンの両縁部にかかるように形成すれ ば、抵抗体パターンの全幅にわたって破壊が生じ、それによってセラミック絶縁 性基板が直線的に破壊しやすくなる。
【0010】
【実施例】
図1は本考案の一実施例を示す図であり、以下図1にしたがって本考案を説明 する。本考案からなる厚膜ヒューズ抵抗体1は、アルミナ等のセラミック絶縁基 板2の上に対向して形成された一対の導体パターン4、4と、この導体パターン 4、4に亙って形成された抵抗体パターン3とを有する。導体パターン4、4は 、銀パラジウム、銀・白金等のペーストをセラミック絶縁性基板2上に印刷し、 焼付けて形成される。また、抵抗体パターン3は、ガラス中に酸化ルテニューム の粉末が混合された抵抗体ペーストを、セラミック絶縁性基板2上に印刷し、焼 付けて形成される。このような基本的な構成は、従来例で説明した図3と同じで あり、端子リード5が前記導体パターン4に半田付けされていることも、図3と 同じである。
【0011】 本考案は上記抵抗体パターン3上に抵抗体未形成部分11を断続的に並べてい るものである。この抵抗体未形成部分11が並ぶ方向は、上記対向する導体パタ ーン4と平行、即ち雷サージ電圧が印加される方向に対して直角方向に形成され ている。そしてその位置は、両側の導体パターン4に対して互いに等距離にある ことが望ましい。その理由は、雷サージを受けたとき、上記抵抗体未形成部分1 1に印加されるサージ電圧、及びそれによって発生する熱量を抵抗体ペースト3 の中央の線上に出来るだけ均等に分散させ、特定の一個所に雷サージエネルギー が集中することを避けるためである。
【0012】 次に上記構造の厚膜ヒューズ抵抗1が雷サージを受けて上記抵抗体が破壊され るまでの過程を説明すると、今、図4の入出力端子9に雷サージが入ると、サー ジ電圧は抵抗体に印加されるが、特に抵抗体未形成部分11の間の抵抗体パター ンにサージ電圧が集中的に印加される。この時、抵抗体パターン3を構成する酸 化ルテニューム粒子の間にあるガラス成分に高電圧がかかり、ガラスの絶縁破壊 が生ずる。一方、抵抗体パターン3中のガラスはセラミック絶縁性基板2との密 着性が良い。このため、前述したようにガラスの絶縁破壊が生ずると、セラミッ ク絶縁性基板2にもクラックが入り、厚膜ヒューズ抵抗体1全体が破壊される。 これにより、入出力端子9と内部回路8との電気的接続は完全に遮断されること になる。
【0013】 尚、上記した抵抗体パターン3に形成される抵抗体未形成部分11の形状は特 に図1に示す菱形状のものに限定するものではない。たとえば図2(A)、(B )に示す如く楕円あるいは丸形であってもよい。また、これらの抵抗体未形成部 分11は、セラミック絶縁性基板2の上に抵抗体パターン3をスクリーン印刷す る時、スクリーン上に上記抵抗体未形成部分11のパターンをも形成するもので ある。さらに抵抗体未形成部分11を図1に示すように、抵抗体パターン3の上 縁部12と下縁部13にかかるように形成すれば、抵抗体パターン3の全幅にわ たって破壊が生じ、それによってセラミック絶縁性基板が直線的に破壊しやすく なる。
【0014】
【考案の効果】
以上説明したように、本考案による厚膜ヒューズ抵抗体によれば、機械的強度 が弱くなるセラミック絶縁性基板上の切り込みが不要となるために、上記抵抗体 の製造工程、あるいは実装工程においてもセラミック絶縁性基板が割れにくくな り、製品の歩留りが向上し、雷サージの印加に対しても確実に回路を保護するこ とが可能となる。
【図面の簡単な説明】
【図1】本考案の一実施例を示す厚膜ヒューズ抵抗体の
平面図である。
【図2】本考案からなる抵抗体未形成部分の他の実施例
を示す図である。
【図3】従来の厚膜ヒューズ抵抗体の平面図である。
【図4】厚膜ヒューズ抵抗体を一般の電子回路に適用し
た場合の構成図である。
【符号の説明】
1 厚膜ヒューズ抵抗体 2 セラミック絶縁性基板 3 抵抗体パターン 4 導体パターン 7 電子回路 8 内部回路 10 切り込み 11 抵抗体未形成部分 12 上縁 13 下縁
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成3年12月7日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】

Claims (3)

    【整理番号】 0030216−01 【実用新案登録請求の範囲】
  1. 【請求項1】 セラミック絶縁基板上に対向して形成さ
    れた一対の導体パターンと、これら両導体パターンに亙
    って前記セラミック絶縁基板上に形成された抵抗体パタ
    ーンとを有する厚膜ヒューズ抵抗体において、上記抵抗
    体パターン上に抵抗体未形成部分を断続的に並ぶよう形
    成したことを特徴とする厚膜ヒューズ抵抗体。
  2. 【請求項2】 前記請求項1において、抵抗体未形成部
    分が並ぶ方向を上記導体パターンに対して平行としたこ
    とを特徴とする厚膜ヒューズ抵抗体。
  3. 【請求項3】 前記請求項1において、抵抗体未形成部
    分が導体パターンが対向する方向と直交する方向に対向
    する上記抵抗体パターンの両縁部にかかるように形成さ
    れていることを特徴とする厚膜ヒューズ抵抗体。
JP8750691U 1991-09-30 1991-09-30 厚膜ヒユーズ抵抗体 Pending JPH0531084U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8750691U JPH0531084U (ja) 1991-09-30 1991-09-30 厚膜ヒユーズ抵抗体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8750691U JPH0531084U (ja) 1991-09-30 1991-09-30 厚膜ヒユーズ抵抗体

Publications (1)

Publication Number Publication Date
JPH0531084U true JPH0531084U (ja) 1993-04-23

Family

ID=13916869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8750691U Pending JPH0531084U (ja) 1991-09-30 1991-09-30 厚膜ヒユーズ抵抗体

Country Status (1)

Country Link
JP (1) JPH0531084U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541541A (en) * 1978-09-20 1980-03-24 Toshiba Corp Data transmission control method
JPH01294517A (ja) * 1988-05-23 1989-11-28 Nemoto Tokushu Kagaku Kk ヒューズ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541541A (en) * 1978-09-20 1980-03-24 Toshiba Corp Data transmission control method
JPH01294517A (ja) * 1988-05-23 1989-11-28 Nemoto Tokushu Kagaku Kk ヒューズ

Similar Documents

Publication Publication Date Title
US3978443A (en) Fusible resistor
EP0336497B1 (en) Method of manufacturing a chip resistor
US9468100B2 (en) Multilayer wiring substrate
US6806167B2 (en) Method of making chip-type electronic device provided with two-layered electrode
JPH0531084U (ja) 厚膜ヒユーズ抵抗体
US5844468A (en) Chip network electronic component
JP4000633B2 (ja) 配線基板の製造方法
US4991284A (en) Method for manufacturing thick film circuit board device
WO2004040591A1 (ja) 固定ネットワーク抵抗器
JP3286855B2 (ja) チップ型ptcサーミスタの製造方法
JP3111823B2 (ja) 回路検査端子付き角形チップ抵抗器
JPS636121B2 (ja)
JPH09306710A (ja) チップネットワーク電子部品
JP2002171035A (ja) 大型回路基板
CN2501164Y (zh) 单层片式热敏电阻器
JP2006165108A (ja) セラミック回路基板
JP2000077162A (ja) 表面実装型サージ吸収素子およびその製造方法
JP2001143913A (ja) 多連チップ抵抗器
JPH07211509A (ja) チップ抵抗器とその製造方法
JPH0817637A (ja) チップ型lrフィルタおよびその製造方法
JP2001135452A (ja) 積層チップ型サージ吸収素子およびその製造方法
JP2000353583A (ja) サージ吸収素子及びその製造方法
JPH0685104A (ja) 回路基板
JPH05175020A (ja) 抵抗ネットワーク素子の製造方法
JP2000077203A (ja) チップ型部品及びチップ型部品の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970225