JPH0685104A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH0685104A JPH0685104A JP23110892A JP23110892A JPH0685104A JP H0685104 A JPH0685104 A JP H0685104A JP 23110892 A JP23110892 A JP 23110892A JP 23110892 A JP23110892 A JP 23110892A JP H0685104 A JPH0685104 A JP H0685104A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ground pattern
- board
- substrate
- internal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Abstract
(57)【要約】
【目的】 シールド効果を有する回路基板の小型化及び
低コスト化を図る。 【構成】 回路基板１は、絶縁体からなる基板本体２
と、基板本体２の内部に形成された内部配線回路３と、
基板２の表面に形成された表面配線４と、基板本体２の
両主面及び内部に形成されたアースパターン層５とから
主に構成されている。各アースパターン層５は、内部配
線回路３及び表面配線４の周囲を除いて形成されかつス
ルーホール８により互いに接続されている。
低コスト化を図る。 【構成】 回路基板１は、絶縁体からなる基板本体２
と、基板本体２の内部に形成された内部配線回路３と、
基板２の表面に形成された表面配線４と、基板本体２の
両主面及び内部に形成されたアースパターン層５とから
主に構成されている。各アースパターン層５は、内部配
線回路３及び表面配線４の周囲を除いて形成されかつス
ルーホール８により互いに接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、基板、特に、回路基板
に関する。
に関する。
【０００２】
【従来の技術】ＩＣ等の高周波駆動用電子部品を搭載す
るための回路基板は、電子部品から発生する高周波及び
外部からの高周波を遮断するために、シールドされてい
る。この種の回路基板は、一般に、絶縁体からなる基板
と、この基板の少なくとも一方の主面に形成されかつ電
子部品を搭載するための表面配線と、搭載された電子部
品を含めて前記基板全体を覆うシールド材とから主に構
成されている。シールド材は、たとえば、基板本体を覆
う金属ケースや、導電物質を含む樹脂層が外層部に形成
された、基板全体を覆う樹脂モールド層である。
るための回路基板は、電子部品から発生する高周波及び
外部からの高周波を遮断するために、シールドされてい
る。この種の回路基板は、一般に、絶縁体からなる基板
と、この基板の少なくとも一方の主面に形成されかつ電
子部品を搭載するための表面配線と、搭載された電子部
品を含めて前記基板全体を覆うシールド材とから主に構
成されている。シールド材は、たとえば、基板本体を覆
う金属ケースや、導電物質を含む樹脂層が外層部に形成
された、基板全体を覆う樹脂モールド層である。
【０００３】
【発明が解決しようとする課題】前記従来の回路基板
は、電子部品が搭載された基板を金属ケース内に収納し
たり樹脂でモールドする必要があるので、製造工程が複
雑化しかつ高価になる。また、シールド材のために小型
化が容易でない。本発明の目的は、シールド効果を有す
る回路基板の小型化及び低コスト化を図ることにある。
は、電子部品が搭載された基板を金属ケース内に収納し
たり樹脂でモールドする必要があるので、製造工程が複
雑化しかつ高価になる。また、シールド材のために小型
化が容易でない。本発明の目的は、シールド効果を有す
る回路基板の小型化及び低コスト化を図ることにある。
【０００４】
【課題を解決するための手段】本発明に係る回路基板
は、絶縁体からなる基板と、基板の少なくとも一方の主
面に形成された表面配線と、表面配線の周囲を除いて基
板の両主面の全体に形成されたアースパターン層とを備
えている。両主面のアースパターン層は互いに接続され
ている。
は、絶縁体からなる基板と、基板の少なくとも一方の主
面に形成された表面配線と、表面配線の周囲を除いて基
板の両主面の全体に形成されたアースパターン層とを備
えている。両主面のアースパターン層は互いに接続され
ている。
【０００５】なお、基板は、たとえば、内部に内部配線
を有しておりかつ内部配線の周囲を除いて基板の両主面
に形成された内部アースパターン層をさらに備えてい
る。
を有しておりかつ内部配線の周囲を除いて基板の両主面
に形成された内部アースパターン層をさらに備えてい
る。
【０００６】
【作用】本発明に係る回路基板は、基板の両主面に形成
されかつ互いに接続されたアースパターン層によりシー
ルド機能を有するので、シールド用の金属ケースや樹脂
モールドが不要になり、小型に構成できる。また、回路
基板は、アースパターン層が表面配線と同時に容易に形
成できるため、安価である。
されかつ互いに接続されたアースパターン層によりシー
ルド機能を有するので、シールド用の金属ケースや樹脂
モールドが不要になり、小型に構成できる。また、回路
基板は、アースパターン層が表面配線と同時に容易に形
成できるため、安価である。
【０００７】なお、基板が内部アースパターン層を備え
ている場合は、シールド効果がより高まる。
ている場合は、シールド効果がより高まる。
【０００８】
【実施例】図１及び図２に、本発明の一実施例に係る回
路基板を示す。図において、回路基板１は、矩形の板状
の基板本体２と、基板本体２内に形成された内部配線回
路３と、表面配線４と、アースパターン層５とから主に
構成されている。基板本体２は、図２に示すように、た
とえば３枚のセラミックグリーンシートを積層して一体
焼成することにより得られた一体化したシート２ａ，２
ｂ，２ｃから構成されている。各シート２ａ，２ｂ，２
ｃを構成するセラミック材料は、たとえば、ガラス複合
系や結晶化ガラス系のガラスセラミックス材料である。
ガラス複合系のセラミックス材料としては、硼珪酸ガラ
ス形成物質に修飾物質（たとえばＭｇＯ、ＣａＯ、Ａｌ
2 Ｏ3 、ＰｂＯ、Ｋ2 Ｏ、Ｎａ2 Ｏ、ＺｎＯ、Ｌｉ 2 Ｏ
等）を加えたガラス粉末と、アルミナ，ムライト，コー
ジェライト，石英等のセラミック粉末との混合物を原料
とするものが例示できる。また、結晶化ガラス系のセラ
ミック材料としては、コージェライト系、αスポジュメ
ン系等の結晶化するガラス粉末からなるものが例示でき
る。
路基板を示す。図において、回路基板１は、矩形の板状
の基板本体２と、基板本体２内に形成された内部配線回
路３と、表面配線４と、アースパターン層５とから主に
構成されている。基板本体２は、図２に示すように、た
とえば３枚のセラミックグリーンシートを積層して一体
焼成することにより得られた一体化したシート２ａ，２
ｂ，２ｃから構成されている。各シート２ａ，２ｂ，２
ｃを構成するセラミック材料は、たとえば、ガラス複合
系や結晶化ガラス系のガラスセラミックス材料である。
ガラス複合系のセラミックス材料としては、硼珪酸ガラ
ス形成物質に修飾物質（たとえばＭｇＯ、ＣａＯ、Ａｌ
2 Ｏ3 、ＰｂＯ、Ｋ2 Ｏ、Ｎａ2 Ｏ、ＺｎＯ、Ｌｉ 2 Ｏ
等）を加えたガラス粉末と、アルミナ，ムライト，コー
ジェライト，石英等のセラミック粉末との混合物を原料
とするものが例示できる。また、結晶化ガラス系のセラ
ミック材料としては、コージェライト系、αスポジュメ
ン系等の結晶化するガラス粉末からなるものが例示でき
る。
【０００９】内部配線回路３は、各シート２ａ，２ｂ，
２ｃ間に所定の内部配線パターンに形成された内部配線
層３ａから主に構成されている。各シート２ａ，２ｂ，
２ｃ間に設けられた内部配線層３ａは、シート２ｂの厚
み方向に貫通する導電性のスルーホール６により連結さ
れている。なお、内部配線層３ａ及びスルーホール６
は、銀系の導体材料を用いて構成されている。銀系の導
体材料としては、たとえば、銀、銀−パラジウム、銀−
白金、銀−パラジウム−白金等の導体材料が用いられ
る。
２ｃ間に所定の内部配線パターンに形成された内部配線
層３ａから主に構成されている。各シート２ａ，２ｂ，
２ｃ間に設けられた内部配線層３ａは、シート２ｂの厚
み方向に貫通する導電性のスルーホール６により連結さ
れている。なお、内部配線層３ａ及びスルーホール６
は、銀系の導体材料を用いて構成されている。銀系の導
体材料としては、たとえば、銀、銀−パラジウム、銀−
白金、銀−パラジウム−白金等の導体材料が用いられ
る。
【００１０】表面配線４は、基板本体２の両主面に所定
のパターンで形成されており、シート２ａ，２ｃの厚さ
方向に貫通する導電性のスルーホール７により内部配線
回路３に接続されている。表面配線４は、内部配線回路
３と同様の銀の導体材料により構成されている。アース
パターン層５は、各シート２ａ，２ｂ，２ｃの間と、基
板本体２の両主面に形成されている。ここで、各アース
パターン層５は、表面配線４または内部配線層３ａと絶
縁されるように、これらの周囲を除いて各シート２ａ，
２ｂ，２ｃの間及び両主面の全体に形成されている。こ
こで、各アースパターン層５と表面配線４または内部配
線層３ａとの間隔は、２００μｍ以上に設定するのが好
ましい。各アースパターン層５は、各シート２ａ，２
ｂ，２ｃの厚み方向に貫通する導電性のスルーホール８
により互いに連結されている。アースパターン層５及び
スルーホール８は、内部配線回路３と同じ銀系の導体材
料を用いて構成されている。
のパターンで形成されており、シート２ａ，２ｃの厚さ
方向に貫通する導電性のスルーホール７により内部配線
回路３に接続されている。表面配線４は、内部配線回路
３と同様の銀の導体材料により構成されている。アース
パターン層５は、各シート２ａ，２ｂ，２ｃの間と、基
板本体２の両主面に形成されている。ここで、各アース
パターン層５は、表面配線４または内部配線層３ａと絶
縁されるように、これらの周囲を除いて各シート２ａ，
２ｂ，２ｃの間及び両主面の全体に形成されている。こ
こで、各アースパターン層５と表面配線４または内部配
線層３ａとの間隔は、２００μｍ以上に設定するのが好
ましい。各アースパターン層５は、各シート２ａ，２
ｂ，２ｃの厚み方向に貫通する導電性のスルーホール８
により互いに連結されている。アースパターン層５及び
スルーホール８は、内部配線回路３と同じ銀系の導体材
料を用いて構成されている。
【００１１】次に、図３を参照して、前記回路基板１の
製造方法について説明する。まず、３枚のセラミックグ
リーンシート１０，１１，１２を用意する。セラミック
グリーンシート１０，１１，１２は、上述のガラスセラ
ミックス材料からなるスラリーを調整し、ドクターブレ
ード法によりこのスラリーをシート状に成型すると得ら
れる。なお、セラミックグリーンシート１０，１１，１
２の厚さは、０．１〜０．５ｍｍに設定するのが好まし
い。
製造方法について説明する。まず、３枚のセラミックグ
リーンシート１０，１１，１２を用意する。セラミック
グリーンシート１０，１１，１２は、上述のガラスセラ
ミックス材料からなるスラリーを調整し、ドクターブレ
ード法によりこのスラリーをシート状に成型すると得ら
れる。なお、セラミックグリーンシート１０，１１，１
２の厚さは、０．１〜０．５ｍｍに設定するのが好まし
い。
【００１２】次に、各セラミックグリーンシート１０，
１１，１２の所定部位に打ち抜き等の手法により貫通孔
１３，１４，１５を設ける。この貫通孔１３，１４，１
５は、スルーホール６，７，８を形成するためのもので
ある。貫通孔１３，１４，１５の直径は、０．２〜０．
５ｍｍに設定するのが好ましい。各貫通孔１３，１４，
１５には、上述の銀系の導体材料からなるペーストを充
填する。このペーストは、上述の銀系材料と適当なバイ
ンダー及び溶剤とを混合して、たとえば３本ロールを用
いて混練すると得られる。なお、このペーストには、必
要に応じてガラスフリットを添加してもよい。
１１，１２の所定部位に打ち抜き等の手法により貫通孔
１３，１４，１５を設ける。この貫通孔１３，１４，１
５は、スルーホール６，７，８を形成するためのもので
ある。貫通孔１３，１４，１５の直径は、０．２〜０．
５ｍｍに設定するのが好ましい。各貫通孔１３，１４，
１５には、上述の銀系の導体材料からなるペーストを充
填する。このペーストは、上述の銀系材料と適当なバイ
ンダー及び溶剤とを混合して、たとえば３本ロールを用
いて混練すると得られる。なお、このペーストには、必
要に応じてガラスフリットを添加してもよい。
【００１３】次に、各セラミックグリーンシート１０，
１１，１２の表面に所定の内部配線パターン１６、表面
配線パターン１７及びアースパターン１８を印刷する。
これらのパターン１６，１７，１８は、上述の銀系材料
からなるペーストをスクリーン印刷法により印刷すると
形成できる。なお、セラミックグリーンシート１２は、
裏面にも表面配線パターン１７及びアースパターン１８
を印刷する。
１１，１２の表面に所定の内部配線パターン１６、表面
配線パターン１７及びアースパターン１８を印刷する。
これらのパターン１６，１７，１８は、上述の銀系材料
からなるペーストをスクリーン印刷法により印刷すると
形成できる。なお、セラミックグリーンシート１２は、
裏面にも表面配線パターン１７及びアースパターン１８
を印刷する。
【００１４】次に、各セラミックグリーンシート１０，
１１，１２を所定の順に積層して圧着し、グリーンシー
ト積層体を形成する。このグリーンシート積層体では、
圧着時に各セラミックグリーンシート１０，１１，１２
が内部配線パターン１６及びアースパターン１８に押さ
れて塑性変形し、各セラミックグリーンシート１０，１
１，１２が内部配線パターン１６及びアースパターン１
８が形成されていない部分で相互に密着している。ま
た、内部配線パターン１６及びアースパターン１８は、
隣接するセラミックグリーンシート１０，１１，１２の
貫通孔１３，１４，１５に充填されたペーストに圧着し
ている。なお、セラミックグリーンシートの圧着条件
は、８０〜１６０℃で５０〜２５０ｋｇ／ｃｍ2 に設定
するのが望ましい。
１１，１２を所定の順に積層して圧着し、グリーンシー
ト積層体を形成する。このグリーンシート積層体では、
圧着時に各セラミックグリーンシート１０，１１，１２
が内部配線パターン１６及びアースパターン１８に押さ
れて塑性変形し、各セラミックグリーンシート１０，１
１，１２が内部配線パターン１６及びアースパターン１
８が形成されていない部分で相互に密着している。ま
た、内部配線パターン１６及びアースパターン１８は、
隣接するセラミックグリーンシート１０，１１，１２の
貫通孔１３，１４，１５に充填されたペーストに圧着し
ている。なお、セラミックグリーンシートの圧着条件
は、８０〜１６０℃で５０〜２５０ｋｇ／ｃｍ2 に設定
するのが望ましい。
【００１５】上述のグリーンシート積層体を中性または
還元性雰囲気中で焼成すると、内部配線回路３，表面配
線４及びアースパターン層５を含む基板本体２が得られ
る。これにより、回路基板１が完成する。なお、グリー
ンシート積層体の焼成条件は、たとえば９００℃で約３
０分に設定するのが好ましい。前記回路基板１は、図１
に示すように、表面配線４上の所定部位に高周波駆動用
のＩＣ等の電子部品１９がはんだ付けにより搭載され
る。搭載された電子部品１９は、基板本体２がアースパ
ターン層５によりシールドされているため、外部からの
高周波により誤動作しにくく、また、それ自体が発生す
る高周波により外部の装置等を誤動作させにくい。
還元性雰囲気中で焼成すると、内部配線回路３，表面配
線４及びアースパターン層５を含む基板本体２が得られ
る。これにより、回路基板１が完成する。なお、グリー
ンシート積層体の焼成条件は、たとえば９００℃で約３
０分に設定するのが好ましい。前記回路基板１は、図１
に示すように、表面配線４上の所定部位に高周波駆動用
のＩＣ等の電子部品１９がはんだ付けにより搭載され
る。搭載された電子部品１９は、基板本体２がアースパ
ターン層５によりシールドされているため、外部からの
高周波により誤動作しにくく、また、それ自体が発生す
る高周波により外部の装置等を誤動作させにくい。
【００１６】このように、本実施例に係る回路基板１
は、従来のように金属ケースで被覆したり樹脂によりモ
ールドしなくてもシールド効果を有するので、小型に形
成できかつ安価に製造できる。 〔他の実施例〕（ａ） 前記実施例では基板本体２の内
部にもアースパターン層５を設けたが、基板本体２の両
主面にのみアースパターン層５を設けた場合も本発明を
同様に実施できる。 （ｂ） 前記実施例では、各アースパターン層５相互を
基板本体２に設けたスルーホール８により連結したが、
基板本体２の外周面に導電性パターンを形成し、この導
電性パターンにより各アースパターン層５相互を連結す
ることもできる。 （ｃ） 前記実施例では、基板本体２を３枚のシート２
ａ，２ｂ，２ｃによる３層に構成したが、基板本体２の
積層数は任意に設定し得る。
は、従来のように金属ケースで被覆したり樹脂によりモ
ールドしなくてもシールド効果を有するので、小型に形
成できかつ安価に製造できる。 〔他の実施例〕（ａ） 前記実施例では基板本体２の内
部にもアースパターン層５を設けたが、基板本体２の両
主面にのみアースパターン層５を設けた場合も本発明を
同様に実施できる。 （ｂ） 前記実施例では、各アースパターン層５相互を
基板本体２に設けたスルーホール８により連結したが、
基板本体２の外周面に導電性パターンを形成し、この導
電性パターンにより各アースパターン層５相互を連結す
ることもできる。 （ｃ） 前記実施例では、基板本体２を３枚のシート２
ａ，２ｂ，２ｃによる３層に構成したが、基板本体２の
積層数は任意に設定し得る。
【００１７】
【発明の効果】本発明に係る回路基板は、基板の両主面
に形成されたアースパターン層により高周波に対するシ
ールド効果を有するので、従来のように特別なシールド
材を用いる必要がなく、小型に形成できかつ安価に得ら
れる。なお、基板の内部に内部アースパターン層が形成
されている場合は、シールド効果がより高まる。
に形成されたアースパターン層により高周波に対するシ
ールド効果を有するので、従来のように特別なシールド
材を用いる必要がなく、小型に形成できかつ安価に得ら
れる。なお、基板の内部に内部アースパターン層が形成
されている場合は、シールド効果がより高まる。
【図１】本発明の一実施例に係る回路基板の斜視図。
【図２】図１のII−II断面拡大部分図。
【図３】前記実施例を製造するための一工程を示す斜視
図。
図。
１ 回路基板 ２ 基板本体 ４ 表面配線 ５ アースパターン層
Claims (2)
- 【請求項１】絶縁体からなる基板と、 前記基板の少なくとも一方の主面に形成された表面配線
と、 前記表面配線の周囲を除いて前記基板の両主面の全体に
形成されたアースパターン層とを備え、 前記両主面のアースパターン層は互いに接続されてい
る、 回路基板。 - 【請求項２】前記基板は、内部に内部配線を有しており
かつ前記内部配線の周囲を除いて前記両主面のアースパ
ターン層とそれぞれ接続された内部アースパターン層を
さらに備えている、請求項１に記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23110892A JPH0685104A (ja) | 1992-08-31 | 1992-08-31 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23110892A JPH0685104A (ja) | 1992-08-31 | 1992-08-31 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685104A true JPH0685104A (ja) | 1994-03-25 |
Family
ID=16918430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23110892A Pending JPH0685104A (ja) | 1992-08-31 | 1992-08-31 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685104A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005097515A1 (ja) | 2004-04-06 | 2005-10-20 | Dai Nippon Printing Co., Ltd. | 受容層転写材、転写シート及びレリーフ層付き色材受容シート、並びにそれを用いた画像形成方法 |
-
1992
- 1992-08-31 JP JP23110892A patent/JPH0685104A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005097515A1 (ja) | 2004-04-06 | 2005-10-20 | Dai Nippon Printing Co., Ltd. | 受容層転写材、転写シート及びレリーフ層付き色材受容シート、並びにそれを用いた画像形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745734B2 (en) | Ceramic multilayer substrate | |
| EP0929207A2 (en) | Multi-layer ceramic substrate and method for producing the same | |
| JPH0213958B2 (ja) | ||
| KR20000075996A (ko) | 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판 | |
| JPH0685104A (ja) | 回路基板 | |
| JPH08125339A (ja) | 多層配線基板の製造方法 | |
| JPH0677342A (ja) | 回路基板 | |
| JPH0636936A (ja) | 複合インダクタおよびその製造方法 | |
| JP2766146B2 (ja) | コンデンサ内蔵多層回路基板 | |
| EP2048737A1 (en) | Chip device | |
| JPH05235550A (ja) | 低誘電率ガラスセラミック多層配線基板およびその製造方法 | |
| JPH11176998A (ja) | 配線基板 | |
| JP3940659B2 (ja) | 多層回路基板の製造方法 | |
| JP3097877B2 (ja) | 多層回路基板 | |
| JP3495203B2 (ja) | 回路基板の製造方法 | |
| KR100896599B1 (ko) | 세라믹 다층 기판 및 그 제조 방법 | |
| JP3193592B2 (ja) | セラミック多層基板及びその製造方法 | |
| JP3582975B2 (ja) | 配線基板 | |
| JP2613576B2 (ja) | 電子部品用基体の製造方法 | |
| JPH0653354A (ja) | 回路基板 | |
| JP2806303B2 (ja) | セラミックパッケージの製造方法 | |
| JPH10215074A (ja) | セラミック多層基板およびその製造方法 | |
| JP2004153023A (ja) | 高周波用多層回路基板 | |
| JP2005159183A (ja) | 電子装置の製造方法 | |
| JPH06196860A (ja) | 厚膜多層基板 |