JPH05300434A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH05300434A JPH05300434A JP4125399A JP12539992A JPH05300434A JP H05300434 A JPH05300434 A JP H05300434A JP 4125399 A JP4125399 A JP 4125399A JP 12539992 A JP12539992 A JP 12539992A JP H05300434 A JPH05300434 A JP H05300434A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- scanning direction
- horizontal
- scanning
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で且つチップ面積の増大を低減し
た双方向撮像走査可能なＸ−Ｙアドレス型固体撮像装置
を提供する。 【構成】 受光部１と水平及び垂直走査回路２，３と信
号読み出し部４とを備えたＸ−Ｙアドレス型の固体撮像
装置において、水平走査回路２は、クロック制御により
走査方向を切り換えられる水平シフトレジスタ５と入力
クロックを制御する水平用走査方向制御回路６とを備
え、また垂直走査回路３はクロック制御により走査方向
を切り換えられる垂直シフトレジスタ７と入力クロック
を制御する垂直用走査方向制御回路８とを備え、水平及
び又は垂直用走査方向制御回路６，８を制御して、走査
方向の切り換えを行う。
た双方向撮像走査可能なＸ−Ｙアドレス型固体撮像装置
を提供する。 【構成】 受光部１と水平及び垂直走査回路２，３と信
号読み出し部４とを備えたＸ−Ｙアドレス型の固体撮像
装置において、水平走査回路２は、クロック制御により
走査方向を切り換えられる水平シフトレジスタ５と入力
クロックを制御する水平用走査方向制御回路６とを備
え、また垂直走査回路３はクロック制御により走査方向
を切り換えられる垂直シフトレジスタ７と入力クロック
を制御する垂直用走査方向制御回路８とを備え、水平及
び又は垂直用走査方向制御回路６，８を制御して、走査
方向の切り換えを行う。
Description
【０００１】
【産業上の利用分野】この発明は、通常の撮像動作と鏡
像撮像動作などができる双方向撮像走査可能なＸ−Ｙア
ドレス型固体撮像装置に関する。
像撮像動作などができる双方向撮像走査可能なＸ−Ｙア
ドレス型固体撮像装置に関する。
【０００２】
【従来の技術】固体撮像装置に対する要求として、小型
化，高画質化といった要求の他に多機能化が挙げられ
る。その中の１つとして、固体撮像装置を車に搭載した
場合の後方確認用に用いられる鏡像機能（左右反転機
能）がある。この鏡像機能を実現する方法として、例え
ばＣＣＤイメージセンサでは、1991年テレビジョン学会
全国大会予稿集２−７（ｐ31〜32）に開示されている。
この鏡像機能をもたせたＣＣＤイメージセンサの構成を
図18に示す。
化，高画質化といった要求の他に多機能化が挙げられ
る。その中の１つとして、固体撮像装置を車に搭載した
場合の後方確認用に用いられる鏡像機能（左右反転機
能）がある。この鏡像機能を実現する方法として、例え
ばＣＣＤイメージセンサでは、1991年テレビジョン学会
全国大会予稿集２−７（ｐ31〜32）に開示されている。
この鏡像機能をもたせたＣＣＤイメージセンサの構成を
図18に示す。
【０００３】図18において、Ｈ１，Ｈ１Ｂ，Ｈ２，Ｈ２
Ｂは水平転送用ＣＣＤのクロック、ａは水平転送ＣＣ
Ｄ、102 は垂直転送ＣＣＤ、103 は画素である。このよ
うに構成されたＣＣＤイメージセンサにおいて、通常撮
像動作では、水平転送ＣＣＤａ内の電荷の流れは、図中
実線の向きとなり、鏡像撮像動作における電荷の流れ
は、破線の向きとなる。この構成をＸ−Ｙアドレス型イ
メージセンサに適用した場合を考えると、順方向及び逆
方向用の水平走査回路をそれぞれ用意しなければならな
いことになる。
Ｂは水平転送用ＣＣＤのクロック、ａは水平転送ＣＣ
Ｄ、102 は垂直転送ＣＣＤ、103 は画素である。このよ
うに構成されたＣＣＤイメージセンサにおいて、通常撮
像動作では、水平転送ＣＣＤａ内の電荷の流れは、図中
実線の向きとなり、鏡像撮像動作における電荷の流れ
は、破線の向きとなる。この構成をＸ−Ｙアドレス型イ
メージセンサに適用した場合を考えると、順方向及び逆
方向用の水平走査回路をそれぞれ用意しなければならな
いことになる。
【０００４】また、双方向撮像走査機能をもたせる他の
方法としては、特開平１−３０２９７２号に開示される
ように、アップダウンカウンタとマルチプレクサを組み
合わせ、アップダウンカウンタの計数結果に応じて、予
め定められたパルス信号をマルチプレクサから供給する
構成で、カウンタをアップカウントするかダウンカウン
トするかで走査方向を切り換える方法が知られている。
方法としては、特開平１−３０２９７２号に開示される
ように、アップダウンカウンタとマルチプレクサを組み
合わせ、アップダウンカウンタの計数結果に応じて、予
め定められたパルス信号をマルチプレクサから供給する
構成で、カウンタをアップカウントするかダウンカウン
トするかで走査方向を切り換える方法が知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
方式を用いて、Ｘ−Ｙアドレス型固体撮像装置に対し双
方向撮像走査を実現しようとすると、次に述べる問題が
生じる。すなわち、まず図18に示した構成を、Ｘ−Ｙア
ドレス型固体撮像装置に適用した場合、順方向及び逆方
向用の走査回路が必要となる。このためチップ面積が増
大してしまうという問題がある。一方、特開平１−３０
２９７２号に開示された方法では、アップダウンカウン
タ及びマルチプレクサを構成するため複雑な回路構成が
必要となり、やはりチップ面積が増大してしまうという
問題がある。
方式を用いて、Ｘ−Ｙアドレス型固体撮像装置に対し双
方向撮像走査を実現しようとすると、次に述べる問題が
生じる。すなわち、まず図18に示した構成を、Ｘ−Ｙア
ドレス型固体撮像装置に適用した場合、順方向及び逆方
向用の走査回路が必要となる。このためチップ面積が増
大してしまうという問題がある。一方、特開平１−３０
２９７２号に開示された方法では、アップダウンカウン
タ及びマルチプレクサを構成するため複雑な回路構成が
必要となり、やはりチップ面積が増大してしまうという
問題がある。
【０００６】本発明は、従来の双方向撮像走査可能なイ
メージセンサにおける上記問題点を解決するためになさ
れたもので、簡単な構成で双方向撮像走査可能なＸ−Ｙ
アドレス型固体撮像装置を提供することを目的とする。
メージセンサにおける上記問題点を解決するためになさ
れたもので、簡単な構成で双方向撮像走査可能なＸ−Ｙ
アドレス型固体撮像装置を提供することを目的とする。
【０００７】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明に係る固体撮像装置は、図１の概念
図に示すように、光電変換素子を２次元的に配列した受
光部１と、該受光部１の光電変換素子の光蓄積信号を順
次Ｘ−Ｙアドレス方式で読み出すための水平走査回路２
及び垂直走査回路３と、信号読み出し部４とを備えてお
り、水平走査回路２はクロック制御により走査方向を切
り換えられる水平シフトレジスタ５と、該水平シフトレ
ジスタ５への入力クロックを制御する水平用走査方向制
御回路６とを備え、また垂直走査回路３は、クロック制
御により走査方向を切り換えられる垂直シフトレジスタ
７と、該垂直シフトレジスタ７への入力クロックを制御
する垂直用走査方向制御回路８とを備え、水平及び又は
垂直用走査方向制御回路６，８を制御して走査方向の切
り換えを行えるように構成するものである。
決するため、本発明に係る固体撮像装置は、図１の概念
図に示すように、光電変換素子を２次元的に配列した受
光部１と、該受光部１の光電変換素子の光蓄積信号を順
次Ｘ−Ｙアドレス方式で読み出すための水平走査回路２
及び垂直走査回路３と、信号読み出し部４とを備えてお
り、水平走査回路２はクロック制御により走査方向を切
り換えられる水平シフトレジスタ５と、該水平シフトレ
ジスタ５への入力クロックを制御する水平用走査方向制
御回路６とを備え、また垂直走査回路３は、クロック制
御により走査方向を切り換えられる垂直シフトレジスタ
７と、該垂直シフトレジスタ７への入力クロックを制御
する垂直用走査方向制御回路８とを備え、水平及び又は
垂直用走査方向制御回路６，８を制御して走査方向の切
り換えを行えるように構成するものである。
【０００８】このように構成した固体撮像装置において
は、水平及び又は垂直用走査方向制御回路６，８によ
り、水平シフトレジスタ５及び又は垂直シフトレジスタ
７に入力するクロックを制御することにより、水平及び
又は垂直走査方向が切り換えられる。したがって複雑な
回路構成や複数の走査回路を必要とせず、チップ面積の
増大の割合を低減した鏡像撮像や上下反転撮像などに応
用できる双方向撮像走査可能な固体撮像装置を実現でき
る。
は、水平及び又は垂直用走査方向制御回路６，８によ
り、水平シフトレジスタ５及び又は垂直シフトレジスタ
７に入力するクロックを制御することにより、水平及び
又は垂直走査方向が切り換えられる。したがって複雑な
回路構成や複数の走査回路を必要とせず、チップ面積の
増大の割合を低減した鏡像撮像や上下反転撮像などに応
用できる双方向撮像走査可能な固体撮像装置を実現でき
る。
【０００９】
【実施例】次に実施例について説明する。図２は、本発
明に係る双方向撮像走査可能なＸ−Ｙアドレス型固体撮
像装置の第１実施例の主要部である、走査回路に用いる
シフトレジスタを構成するクロック形インバータを示す
回路構成図である。図において、ＰＭ１〜ＰＭ３は、Ｐ
チャンネルＭＯＳトランジスタ、ＮＭ１〜ＮＭ３は、Ｎ
チャンネルＭＯＳトランジスタである。図に示すよう
に、クロックの与えられるゲートを、ＰＭ２，ＮＭ２及
びＰＭ３，ＮＭ３の２組並列に設け、それぞれのゲート
には異なるクロック信号ＶＣＫＰ，ＸＶＣＫＰ，ＶＣＫ
Ｎ，ＸＶＣＫＮが与えられるように構成されている。な
お、ここでクロック信号ＸＶＣＫＰ，ＸＶＣＫＮは、そ
れぞれクロック信号ＶＣＫＰ，ＶＣＫＮの反転信号を表
している。そして出力ＶＯＵＴＰには、クロック信号Ｖ
ＣＫＰが“Ｌ”レベルの時、入力ＶＩＮの反転信号が現
れ、クロック信号ＶＣＫＰが“Ｈ”レベルの時は、前の
状態を保持する。同様に出力ＶＯＵＴＮには、クロック
信号ＶＣＫＮが“Ｌ”レベルの時、入力ＶＩＮの反転信
号が現れ、クロック信号ＶＣＫＮが“Ｈ”レベルの時
は、前の状態を保持するようになっている。
明に係る双方向撮像走査可能なＸ−Ｙアドレス型固体撮
像装置の第１実施例の主要部である、走査回路に用いる
シフトレジスタを構成するクロック形インバータを示す
回路構成図である。図において、ＰＭ１〜ＰＭ３は、Ｐ
チャンネルＭＯＳトランジスタ、ＮＭ１〜ＮＭ３は、Ｎ
チャンネルＭＯＳトランジスタである。図に示すよう
に、クロックの与えられるゲートを、ＰＭ２，ＮＭ２及
びＰＭ３，ＮＭ３の２組並列に設け、それぞれのゲート
には異なるクロック信号ＶＣＫＰ，ＸＶＣＫＰ，ＶＣＫ
Ｎ，ＸＶＣＫＮが与えられるように構成されている。な
お、ここでクロック信号ＸＶＣＫＰ，ＸＶＣＫＮは、そ
れぞれクロック信号ＶＣＫＰ，ＶＣＫＮの反転信号を表
している。そして出力ＶＯＵＴＰには、クロック信号Ｖ
ＣＫＰが“Ｌ”レベルの時、入力ＶＩＮの反転信号が現
れ、クロック信号ＶＣＫＰが“Ｈ”レベルの時は、前の
状態を保持する。同様に出力ＶＯＵＴＮには、クロック
信号ＶＣＫＮが“Ｌ”レベルの時、入力ＶＩＮの反転信
号が現れ、クロック信号ＶＣＫＮが“Ｈ”レベルの時
は、前の状態を保持するようになっている。
【００１０】図３は、図２に示したクロック形インバー
タを縦続接続し、Ｎ段構成としたシフトレジスタを示す
回路構成図である。図３において、101 〜108 はシフト
レジスタのクロックライン、109 はシフトレジスタのス
タートパルス入力端子、ＳＲ（１），ＳＲ（２），・・・
ＳＲ（Ｎ）はシフトレジスタの出力端子、ＳＲ（0.
５），ＳＲ（1.５），・・・ ＳＲ（Ｎ＋0.５）はシフトレ
ジスタの中間ノードである。図４，５は図３に示したシ
フトレジスタの動作を説明するためのパルスタイミング
を示しており、図４は順方向走査、図５は逆方向走査の
場合を示している。
タを縦続接続し、Ｎ段構成としたシフトレジスタを示す
回路構成図である。図３において、101 〜108 はシフト
レジスタのクロックライン、109 はシフトレジスタのス
タートパルス入力端子、ＳＲ（１），ＳＲ（２），・・・
ＳＲ（Ｎ）はシフトレジスタの出力端子、ＳＲ（0.
５），ＳＲ（1.５），・・・ ＳＲ（Ｎ＋0.５）はシフトレ
ジスタの中間ノードである。図４，５は図３に示したシ
フトレジスタの動作を説明するためのパルスタイミング
を示しており、図４は順方向走査、図５は逆方向走査の
場合を示している。
【００１１】まず順方向走査について説明する。図３に
おけるクロックライン101 〜104 には、図４に示すよう
なクロックパルスＶＣＫＮ１，ＶＣＫＮ２，ＶＣＫＰ
１，ＶＣＫＰ２が与えられ、クロックライン105 〜108
には、クロックパルスＶＣＫＮ１，ＶＣＫＮ２，ＶＣＫ
Ｐ１，ＶＣＫＰ２の反転信号が与えられる。クロックパ
ルスＶＣＫＮ１，ＶＣＫＮ２は常時“Ｈ”レベル、クロ
ックパルスＸＶＣＫＮ１，ＸＶＣＫＮ２は常時“Ｌ”レ
ベルであり、これらの信号が与えられるクロックライン
に接続されているゲートは、常にオフ状態となってい
る。
おけるクロックライン101 〜104 には、図４に示すよう
なクロックパルスＶＣＫＮ１，ＶＣＫＮ２，ＶＣＫＰ
１，ＶＣＫＰ２が与えられ、クロックライン105 〜108
には、クロックパルスＶＣＫＮ１，ＶＣＫＮ２，ＶＣＫ
Ｐ１，ＶＣＫＰ２の反転信号が与えられる。クロックパ
ルスＶＣＫＮ１，ＶＣＫＮ２は常時“Ｈ”レベル、クロ
ックパルスＸＶＣＫＮ１，ＸＶＣＫＮ２は常時“Ｌ”レ
ベルであり、これらの信号が与えられるクロックライン
に接続されているゲートは、常にオフ状態となってい
る。
【００１２】この時のシフトレジスタの動作について、
図４のタイミングチャートに基づき説明する。シフトレ
ジスタの入力端子109 に、ｔ1 〜ｔ4 の期間“Ｈ”レベ
ルであるスタートパルスＶＳＴが入力されると、まず中
間ノードＳＲ（0.５）には、クロックパルスＶＣＫＰ２
が“Ｌ”レベルの時、スタートパルスＶＳＴの反転信号
が現れるため、クロックパルスＶＣＫＰ２の立ち下がり
に同期してスタートパルスＶＳＴの反転信号がシフト
し、ｔ2 〜ｔ5 の期間“Ｌ”レベルとなる。次に出力端
子ＳＲ（１）には、クロックパルスＶＣＫＰ１が“Ｌ”
レベルの時、中間ノードＳＲ（0.５）の反転信号が現れ
るため、クロックパルスＶＣＫＰ１の立ち下がりに同期
してスタートパルスＶＳＴがシフトし、ｔ3 〜ｔ6 の期
間“Ｈ”レベルとなる。以下同様にシフト動作が行わ
れ、シフトレジスタ出力端子ＳＲ（１），ＳＲ（２），
・・・ ＳＲ（Ｎ）に順次図４に示すような信号が現れる。
図４のタイミングチャートに基づき説明する。シフトレ
ジスタの入力端子109 に、ｔ1 〜ｔ4 の期間“Ｈ”レベ
ルであるスタートパルスＶＳＴが入力されると、まず中
間ノードＳＲ（0.５）には、クロックパルスＶＣＫＰ２
が“Ｌ”レベルの時、スタートパルスＶＳＴの反転信号
が現れるため、クロックパルスＶＣＫＰ２の立ち下がり
に同期してスタートパルスＶＳＴの反転信号がシフト
し、ｔ2 〜ｔ5 の期間“Ｌ”レベルとなる。次に出力端
子ＳＲ（１）には、クロックパルスＶＣＫＰ１が“Ｌ”
レベルの時、中間ノードＳＲ（0.５）の反転信号が現れ
るため、クロックパルスＶＣＫＰ１の立ち下がりに同期
してスタートパルスＶＳＴがシフトし、ｔ3 〜ｔ6 の期
間“Ｈ”レベルとなる。以下同様にシフト動作が行わ
れ、シフトレジスタ出力端子ＳＲ（１），ＳＲ（２），
・・・ ＳＲ（Ｎ）に順次図４に示すような信号が現れる。
【００１３】次に逆方向走査について説明する。クロッ
クライン101 〜104 には、図５に示すようなクロックパ
ルスＶＣＫＮ１，ＶＣＫＮ２，ＶＣＫＰ１，ＶＣＫＰ２
が与えられる。この時は、クロックパルスＶＣＫＰ１，
ＶＣＫＰ２は常時“Ｈ”レベル、クロックパルスＸＶＣ
ＫＰ１，ＸＶＣＫＰ２は常時“Ｌ”レベルとなり、これ
らの信号が与えられるクロックラインに接続されるゲー
トは、常にオフ状態となる。この時のシフトレジスタの
動作について、図５のタイミングチャートに基づき説明
する。シフトレジスタ入力端子109 に、ｔ1 〜ｔ4 の期
間“Ｈ”レベルであるスタートパルスＶＳＴが入力され
ると、まず中間ノードＳＲ（Ｎ＋0.５）は、順方向動作
時の中間ノードＳＲ（0.５）と同様に、ｔ2 〜ｔ5 の期
間“Ｌ”レベルとなる。次に出力端子ＳＲ（Ｎ）は、ｔ
3 〜ｔ6 の期間“Ｈ”レベルとなり、以下同様にシフト
動作が行われ、シフトレジスタ出力端子ＳＲ（Ｎ），Ｓ
Ｒ（Ｎ−１），・・・ ＳＲ（１）に、順次図５に示すよう
な信号が現れる。
クライン101 〜104 には、図５に示すようなクロックパ
ルスＶＣＫＮ１，ＶＣＫＮ２，ＶＣＫＰ１，ＶＣＫＰ２
が与えられる。この時は、クロックパルスＶＣＫＰ１，
ＶＣＫＰ２は常時“Ｈ”レベル、クロックパルスＸＶＣ
ＫＰ１，ＸＶＣＫＰ２は常時“Ｌ”レベルとなり、これ
らの信号が与えられるクロックラインに接続されるゲー
トは、常にオフ状態となる。この時のシフトレジスタの
動作について、図５のタイミングチャートに基づき説明
する。シフトレジスタ入力端子109 に、ｔ1 〜ｔ4 の期
間“Ｈ”レベルであるスタートパルスＶＳＴが入力され
ると、まず中間ノードＳＲ（Ｎ＋0.５）は、順方向動作
時の中間ノードＳＲ（0.５）と同様に、ｔ2 〜ｔ5 の期
間“Ｌ”レベルとなる。次に出力端子ＳＲ（Ｎ）は、ｔ
3 〜ｔ6 の期間“Ｈ”レベルとなり、以下同様にシフト
動作が行われ、シフトレジスタ出力端子ＳＲ（Ｎ），Ｓ
Ｒ（Ｎ−１），・・・ ＳＲ（１）に、順次図５に示すよう
な信号が現れる。
【００１４】以上説明したように、図３に示したシフト
レジスタにおいては、シフトレジスタのクロックライン
に与える信号を制御する事により走査方向が切り換わ
り、またシフトレジスタのスタート信号入力端子も１個
でよい。このシフトレジスタを走査回路に用いること
で、双方向撮像走査可能な固体撮像装置が得られ、左右
反転の鏡像撮像や上下反転撮像が可能となる。
レジスタにおいては、シフトレジスタのクロックライン
に与える信号を制御する事により走査方向が切り換わ
り、またシフトレジスタのスタート信号入力端子も１個
でよい。このシフトレジスタを走査回路に用いること
で、双方向撮像走査可能な固体撮像装置が得られ、左右
反転の鏡像撮像や上下反転撮像が可能となる。
【００１５】次に第２実施例について説明する。図６
は、本発明に係るＸ−Ｙアドレス型固体撮像装置の第２
実施例における走査回路のシフトレジスタ１段分の回路
構成を示し、図７，８にその動作タイミングチャートを
示す。図９は、図６に示した構成をＮ段接続したシフト
レジスタの構成を示し、図10，11は、図９に示したシフ
トレジスタの動作を説明するためのタイミングチャート
を示す。なお図７及び図10は、順方向走査におけるタイ
ミングを示し、図８及び図11は逆方向走査におけるタイ
ミングを示している。
は、本発明に係るＸ−Ｙアドレス型固体撮像装置の第２
実施例における走査回路のシフトレジスタ１段分の回路
構成を示し、図７，８にその動作タイミングチャートを
示す。図９は、図６に示した構成をＮ段接続したシフト
レジスタの構成を示し、図10，11は、図９に示したシフ
トレジスタの動作を説明するためのタイミングチャート
を示す。なお図７及び図10は、順方向走査におけるタイ
ミングを示し、図８及び図11は逆方向走査におけるタイ
ミングを示している。
【００１６】まず図６に基づいて、シフトレジスタ１段
分の構成について説明する。ｐチャンネルトランジスタ
209 のソースは電源ライン“ＶDD”201 に、ドレインは
ｐチャンネルトランジスタ210 のソースに、ゲートはｎ
チャンネルトランジスタ212のゲートに接続されてい
る。ｐチャンネルトランジスタ210 のゲートはクロック
ライン“ＶＣＫ１”203 に、ドレインはｎチャンネルト
ランジスタ211 のドレインに接続されている。ｎチャン
ネルトランジスタ211 のゲートはクロックライン“ＸＶ
ＣＫ１”206 に、ソースはｎチャンネルトランジスタ21
2 のドレインに接続されている。ｎチャンネルトランジ
スタ212 のドレインはグランドライン“ＶＳＳ”202 に
接続されている。
分の構成について説明する。ｐチャンネルトランジスタ
209 のソースは電源ライン“ＶDD”201 に、ドレインは
ｐチャンネルトランジスタ210 のソースに、ゲートはｎ
チャンネルトランジスタ212のゲートに接続されてい
る。ｐチャンネルトランジスタ210 のゲートはクロック
ライン“ＶＣＫ１”203 に、ドレインはｎチャンネルト
ランジスタ211 のドレインに接続されている。ｎチャン
ネルトランジスタ211 のゲートはクロックライン“ＸＶ
ＣＫ１”206 に、ソースはｎチャンネルトランジスタ21
2 のドレインに接続されている。ｎチャンネルトランジ
スタ212 のドレインはグランドライン“ＶＳＳ”202 に
接続されている。
【００１７】ｐチャンネルトランジスタ213 ，214 とｎ
チャンネルトランジスタ216 ，218との接続構成は、先
に説明したｐチャンネルトランジスタ209 ，210 とｎチ
ャンネルトランジスタ211 ，212 との接続構成と同様で
ある。但し、ｐチャンネルトランジスタ214 のゲートが
クロックライン“ＶＣＫＰ”204 に接続され、ｎチャン
ネルトランジスタ216 のゲートがクロックライン“ＸＶ
ＣＫＰ”207 に接続されている点は異なる。また、ｐチ
ャンネルトランジスタ215 のソースがｐチャンネルトラ
ンジスタ213 のドレイン及びｐチャンネルトランジスタ
214 のソースに接続され、ドレインはｎチャンネルトラ
ンジスタ217 のドレインに接続され、ゲートはクロック
ライン“ＶＣＫＮ”205 に接続されている。更にｎチャ
ンネルトランジスタ217 のソースがｎチャンネルトラン
ジスタ216 のソース及びｎチャンネルトランジスタ218
のドレインに接続され、ゲートはクロックライン“ＸＶ
ＣＫＮ”208 に接続されている。
チャンネルトランジスタ216 ，218との接続構成は、先
に説明したｐチャンネルトランジスタ209 ，210 とｎチ
ャンネルトランジスタ211 ，212 との接続構成と同様で
ある。但し、ｐチャンネルトランジスタ214 のゲートが
クロックライン“ＶＣＫＰ”204 に接続され、ｎチャン
ネルトランジスタ216 のゲートがクロックライン“ＸＶ
ＣＫＰ”207 に接続されている点は異なる。また、ｐチ
ャンネルトランジスタ215 のソースがｐチャンネルトラ
ンジスタ213 のドレイン及びｐチャンネルトランジスタ
214 のソースに接続され、ドレインはｎチャンネルトラ
ンジスタ217 のドレインに接続され、ゲートはクロック
ライン“ＶＣＫＮ”205 に接続されている。更にｎチャ
ンネルトランジスタ217 のソースがｎチャンネルトラン
ジスタ216 のソース及びｎチャンネルトランジスタ218
のドレインに接続され、ゲートはクロックライン“ＸＶ
ＣＫＮ”208 に接続されている。
【００１８】そして、ｐチャンネルトランジスタ209 の
ゲートとｎチャンネルトランジスタ212 のゲートとが接
続しており、シフトレジスタ（１段分）の入力端子200
となり、ｐチャンネルトランジスタ210 のドレインと、
ｎチャンネルトランジスタ211 のドレインと、ｐチャン
ネルトランジスタ213 のゲートと、ｎチャンネルトラン
ジスタ218 のゲートとが接続しており、シフトレジスタ
（１段分）の出力端子ＳＲとなっている。またｐチャン
ネルトランジスタ214 のドレインとｎチャンネルトラン
ジスタ216 のドレインとの接続点“ＶＯＵＴＰ”219
が、順方向走査における次段のシフトレジスタの入力端
子に接続され、またｐチャンネルトランジスタ215 のド
レインとｎチャンネルトランジスタ217 のドレインとの
接続点“ＶＯＵＴＮ”220 が、逆方向走査における次段
のシフトレジスタの入力端子に接続されるようになって
いる。
ゲートとｎチャンネルトランジスタ212 のゲートとが接
続しており、シフトレジスタ（１段分）の入力端子200
となり、ｐチャンネルトランジスタ210 のドレインと、
ｎチャンネルトランジスタ211 のドレインと、ｐチャン
ネルトランジスタ213 のゲートと、ｎチャンネルトラン
ジスタ218 のゲートとが接続しており、シフトレジスタ
（１段分）の出力端子ＳＲとなっている。またｐチャン
ネルトランジスタ214 のドレインとｎチャンネルトラン
ジスタ216 のドレインとの接続点“ＶＯＵＴＰ”219
が、順方向走査における次段のシフトレジスタの入力端
子に接続され、またｐチャンネルトランジスタ215 のド
レインとｎチャンネルトランジスタ217 のドレインとの
接続点“ＶＯＵＴＮ”220 が、逆方向走査における次段
のシフトレジスタの入力端子に接続されるようになって
いる。
【００１９】次に図６に示したシフトレジスタ１段分の
動作について説明する。まず入力端子200 に図７及び図
８に示すスタートパルス“ＶＳＴ”を入力すると、出力
端子ＳＲに現れるパルスは、図７及び図８に示す波形と
なる。そして、順方向走査時には接続点“ＶＯＵＴＰ”
219 の信号が、逆方向走査時には接続点“ＶＯＵＴＮ”
220 の信号が、それぞれ次段の入力信号となるので、次
段のシフトレジスタの出力は図７及び図８に示すパルス
“ＳＲ′”となる。
動作について説明する。まず入力端子200 に図７及び図
８に示すスタートパルス“ＶＳＴ”を入力すると、出力
端子ＳＲに現れるパルスは、図７及び図８に示す波形と
なる。そして、順方向走査時には接続点“ＶＯＵＴＰ”
219 の信号が、逆方向走査時には接続点“ＶＯＵＴＮ”
220 の信号が、それぞれ次段の入力信号となるので、次
段のシフトレジスタの出力は図７及び図８に示すパルス
“ＳＲ′”となる。
【００２０】図９は、図６に示した構成をＮ段接続した
シフトレジスタの回路構成図である。図９に示したシフ
トレジスタにおいては、順方向走査用及び逆方向走査用
として、入力端子を２個用いてるものを示したが、第１
実施例と同様に入力端子を共通に接続して１つにするこ
とも可能である。
シフトレジスタの回路構成図である。図９に示したシフ
トレジスタにおいては、順方向走査用及び逆方向走査用
として、入力端子を２個用いてるものを示したが、第１
実施例と同様に入力端子を共通に接続して１つにするこ
とも可能である。
【００２１】次に、図９に示すシフトレジスタの動作に
ついて説明する。まず順方向走査の場合を図10に示すタ
イミングチャートを参照しながら説明する。図９におい
て、入力端子“ＶＳＴＰ”200 ，クロックライン“ＶＣ
Ｋ１”203 ，“ＶＣＫＰ”204 ，“ＶＣＫＮ”205 ，及
びクロックライン“ＸＶＣＫ１”206 ，“ＸＶＣＫＰ”
207 ，“ＸＶＣＫＮ”208 に、図10に示すタイミングパ
ルスを与える。ここでクロックパルス“ＸＶＣＫ１”
は、クロックパルス“ＶＣＫ１”の反転信号で、パルス
“ＸＶＣＫＰ”，“ＸＶＣＫＮ”は、それぞれクロック
パルス“ＶＣＫＰ”，“ＶＣＫＮ”の反転信号である。
ついて説明する。まず順方向走査の場合を図10に示すタ
イミングチャートを参照しながら説明する。図９におい
て、入力端子“ＶＳＴＰ”200 ，クロックライン“ＶＣ
Ｋ１”203 ，“ＶＣＫＰ”204 ，“ＶＣＫＮ”205 ，及
びクロックライン“ＸＶＣＫ１”206 ，“ＸＶＣＫＰ”
207 ，“ＸＶＣＫＮ”208 に、図10に示すタイミングパ
ルスを与える。ここでクロックパルス“ＸＶＣＫ１”
は、クロックパルス“ＶＣＫ１”の反転信号で、パルス
“ＸＶＣＫＰ”，“ＸＶＣＫＮ”は、それぞれクロック
パルス“ＶＣＫＰ”，“ＶＣＫＮ”の反転信号である。
【００２２】クロックパルス“ＶＣＫＮ”及びクロック
パルス“ＸＶＣＫＮ”は、常にそれぞれ“Ｈ”レベル及
び“Ｌ”レベルであるため、ｐチャンネルトランジスタ
215-1 ，215-2 ，・・・ 215-(N-1) ，215-N 及びｎチャン
ネルトランジスタ217-1 ，217-2 ，・・・ 217-(N-1) ，21
7-N は常にＯＦＦ状態である。入力端子“ＶＳＴＰ”20
0 に、図10に示すｔ1 〜ｔ4 の期間“Ｌ”レベルである
スタートパルス“ＶＳＴＰ”を与えると、ｐチャンネル
トランジスタ209-1 とｎチャンネルトランジスタ212-1
と、クロックパルス“ＶＣＫ１”のタイミングで動作す
るｐチャンネルトランジスタ210-1 と、クロックパルス
“ＸＶＣＫ１”のタイミングで動作するｎチャンネルト
ランジスタ211-1 とにより、出力端子ＳＲ（１）には、
時刻ｔ2にｐチャンネルトランジスタ210-1 がＯＮし
“Ｈ”レベルが出力され、時刻ｔ5にｎチャンネルトラ
ンジスタ211-1 がＯＮし“Ｌ”レベルが出力される。つ
まり出力端子ＳＲ（１）には、スタートパルス“ＶＳＴ
Ｐ”の反転信号が、（ｔ2 −ｔ1 ）｛＝（ｔ5 −
ｔ4 ）｝だけシフトし、ｔ2 〜ｔ5 の期間“Ｈ”レベル
となるパルスが現れる。
パルス“ＸＶＣＫＮ”は、常にそれぞれ“Ｈ”レベル及
び“Ｌ”レベルであるため、ｐチャンネルトランジスタ
215-1 ，215-2 ，・・・ 215-(N-1) ，215-N 及びｎチャン
ネルトランジスタ217-1 ，217-2 ，・・・ 217-(N-1) ，21
7-N は常にＯＦＦ状態である。入力端子“ＶＳＴＰ”20
0 に、図10に示すｔ1 〜ｔ4 の期間“Ｌ”レベルである
スタートパルス“ＶＳＴＰ”を与えると、ｐチャンネル
トランジスタ209-1 とｎチャンネルトランジスタ212-1
と、クロックパルス“ＶＣＫ１”のタイミングで動作す
るｐチャンネルトランジスタ210-1 と、クロックパルス
“ＸＶＣＫ１”のタイミングで動作するｎチャンネルト
ランジスタ211-1 とにより、出力端子ＳＲ（１）には、
時刻ｔ2にｐチャンネルトランジスタ210-1 がＯＮし
“Ｈ”レベルが出力され、時刻ｔ5にｎチャンネルトラ
ンジスタ211-1 がＯＮし“Ｌ”レベルが出力される。つ
まり出力端子ＳＲ（１）には、スタートパルス“ＶＳＴ
Ｐ”の反転信号が、（ｔ2 −ｔ1 ）｛＝（ｔ5 −
ｔ4 ）｝だけシフトし、ｔ2 〜ｔ5 の期間“Ｈ”レベル
となるパルスが現れる。
【００２３】出力端子ＳＲ（１）に現れるパルスにより
動作するｐチャンネルトランジスタ213-1 とｎチャンネ
ルトランジスタ218-1 と、クロックパルス“ＶＣＫＰ”
のタイミングで動作するｐチャンネルトランジスタ214-
1 と、クロックパルス“ＸＶＣＫＰ”のタイミングで動
作するｎチャンネルトランジスタ216-1 とにより、ノー
ドＳＲ（１ｐ）には時刻ｔ3 においてｎチャンネルトラ
ンジスタ216-1 がＯＮし、“Ｌ”レベルが出力され、時
刻ｔ6 にｐチャンネルトランジスタ214-1 がＯＮし、
“Ｈ”レベルが出力される。つまり、ノードＳＲ（１
ｐ）には、出力端子ＳＲ（１）に現れたパルスの反転信
号が、（ｔ3 −ｔ2 ）｛＝（ｔ6 −ｔ5 ）｝だけシフト
した、ｔ3 〜ｔ6 の期間“Ｌ”レベルとなるパルスが現
れる。以下同様に、シフト動作が行われ、出力端子ＳＲ
（１），ＳＲ（２），ＳＲ（３），・・・ ＳＲ（Ｎ−
２），ＳＲ（Ｎ−１），ＳＲ（Ｎ）にパルスが順次出力
される。なお順方向走査時には、ノードＳＲ（１ｎ），
ＳＲ（２ｎ），ＳＲ（３ｎ），・・・ＳＲ（Ｎ−２ｎ），
ＳＲ（Ｎ−１ｎ），ＳＲ（Ｎｎ）は浮遊状態となる。
動作するｐチャンネルトランジスタ213-1 とｎチャンネ
ルトランジスタ218-1 と、クロックパルス“ＶＣＫＰ”
のタイミングで動作するｐチャンネルトランジスタ214-
1 と、クロックパルス“ＸＶＣＫＰ”のタイミングで動
作するｎチャンネルトランジスタ216-1 とにより、ノー
ドＳＲ（１ｐ）には時刻ｔ3 においてｎチャンネルトラ
ンジスタ216-1 がＯＮし、“Ｌ”レベルが出力され、時
刻ｔ6 にｐチャンネルトランジスタ214-1 がＯＮし、
“Ｈ”レベルが出力される。つまり、ノードＳＲ（１
ｐ）には、出力端子ＳＲ（１）に現れたパルスの反転信
号が、（ｔ3 −ｔ2 ）｛＝（ｔ6 −ｔ5 ）｝だけシフト
した、ｔ3 〜ｔ6 の期間“Ｌ”レベルとなるパルスが現
れる。以下同様に、シフト動作が行われ、出力端子ＳＲ
（１），ＳＲ（２），ＳＲ（３），・・・ ＳＲ（Ｎ−
２），ＳＲ（Ｎ−１），ＳＲ（Ｎ）にパルスが順次出力
される。なお順方向走査時には、ノードＳＲ（１ｎ），
ＳＲ（２ｎ），ＳＲ（３ｎ），・・・ＳＲ（Ｎ−２ｎ），
ＳＲ（Ｎ−１ｎ），ＳＲ（Ｎｎ）は浮遊状態となる。
【００２４】次に逆方向走査の場合について、図11を参
照しながら説明する。図９に示したシフトレジスタにお
いて、入力端子“ＶＳＴＮ”221 ，クロックライン“Ｖ
ＣＫ１”203 ，“ＶＣＫＰ”204 ，“ＶＣＫＮ”205 ，
及びクロックライン“ＸＶＣＫ１”206 ，“ＸＶＣＫ
Ｐ”207 ，“ＸＶＣＫＮ”208 に、図11に示すタイミン
グでパルスを与える。クロックパルス“ＶＣＫＰ”及び
“ＸＶＣＫＰ”は、それぞれ常に“Ｈ”レベル及び
“Ｌ”レベルであるため、ｐチャンネルトランジスタ21
4-N ，214-(N-1) ，・・・ 214-2 ，214-1 及びｎチャンネ
ルトランジスタ216-N，216-(N-1) ，・・・ 216-2 ，216-1
は、常にＯＦＦ状態である。
照しながら説明する。図９に示したシフトレジスタにお
いて、入力端子“ＶＳＴＮ”221 ，クロックライン“Ｖ
ＣＫ１”203 ，“ＶＣＫＰ”204 ，“ＶＣＫＮ”205 ，
及びクロックライン“ＸＶＣＫ１”206 ，“ＸＶＣＫ
Ｐ”207 ，“ＸＶＣＫＮ”208 に、図11に示すタイミン
グでパルスを与える。クロックパルス“ＶＣＫＰ”及び
“ＸＶＣＫＰ”は、それぞれ常に“Ｈ”レベル及び
“Ｌ”レベルであるため、ｐチャンネルトランジスタ21
4-N ，214-(N-1) ，・・・ 214-2 ，214-1 及びｎチャンネ
ルトランジスタ216-N，216-(N-1) ，・・・ 216-2 ，216-1
は、常にＯＦＦ状態である。
【００２５】入力端子“ＶＳＴＮ”221 に図11に示すｔ
1 〜ｔ4 の期間“Ｌ”レベルであるスタートパルス“Ｖ
ＳＴＮ”を与えると、ｐチャンネルトランジスタ209-N
とｎチャンネルトランジスタ212-N と、クロックパルス
“ＶＣＫ１”のタイミングで動作するｐチャンネルトラ
ンジスタ210-N と、クロックパルス“ＸＶＣＫ１”のタ
イミングで動作するｎチャンネルトランジスタ211-N と
により、出力端子ＳＲ（Ｎ）には、時刻ｔ2 にｐチャン
ネルトランジスタ210-N がＯＮし“Ｈ”レベルが出力さ
れ、時刻ｔ5 にｎチャンネルトランジスタ211-N がＯＮ
し“Ｌ”レベルが出力される。つまり出力端子ＳＲ
（Ｎ）には、スタートパルス“ＶＳＴＮ”の反転信号
が、（ｔ2 −ｔ1 ）｛＝（ｔ5 −ｔ4 ）｝だけシフト
し、ｔ2 〜ｔ5 の期間“Ｈ”レベルとなるパルスが現れ
る。前記出力端子ＳＲ（Ｎ）に現れるパルスにより動作
するｐチャンネルトランジスタ213-N とｎチャンネルト
ランジスタ218-N と、クロックパルス“ＶＣＫＮ”のタ
イミングで動作するｐチャンネルトランジスタ215-N
と、クロックパルス“ＸＶＣＫＮ”のタイミングで動作
するｎチャンネルトランジスタ217-N とにより、ノード
ＳＲ（Ｎｎ）には、時刻ｔ3 においてｎチャンネルトラ
ンジスタ217-N がＯＮし、“Ｌ”レベルが出力され、時
刻ｔ6 にｐチャンネルトランジスタ215-N がＯＮし、
“Ｈ”レベルが出力される。つまり、ノードＳＲ（Ｎ
ｎ）には、出力端子ＳＲ（Ｎ）に現れたパルスの反転信
号が、（ｔ3 −ｔ2 ）｛＝（ｔ6 −ｔ5 ）｝だけシフト
した、ｔ3 〜ｔ6 の期間“Ｌ”レベルとなるパルスが現
れる。以下同様に、シフト動作が行われ、出力端子ＳＲ
（Ｎ），ＳＲ（Ｎ−１），ＳＲ（Ｎ−２），・・・ ＳＲ
（３），ＳＲ（２），ＳＲ（１）にパルスが順次出力さ
れる。なお逆方向走査時には、ノードＳＲ（Ｎｐ），Ｓ
Ｒ（Ｎ−１ｐ），ＳＲ（Ｎ−２ｐ），・・・ ＳＲ（３
ｐ），ＳＲ（２ｐ），ＳＲ（１ｐ）は浮遊状態となる。
1 〜ｔ4 の期間“Ｌ”レベルであるスタートパルス“Ｖ
ＳＴＮ”を与えると、ｐチャンネルトランジスタ209-N
とｎチャンネルトランジスタ212-N と、クロックパルス
“ＶＣＫ１”のタイミングで動作するｐチャンネルトラ
ンジスタ210-N と、クロックパルス“ＸＶＣＫ１”のタ
イミングで動作するｎチャンネルトランジスタ211-N と
により、出力端子ＳＲ（Ｎ）には、時刻ｔ2 にｐチャン
ネルトランジスタ210-N がＯＮし“Ｈ”レベルが出力さ
れ、時刻ｔ5 にｎチャンネルトランジスタ211-N がＯＮ
し“Ｌ”レベルが出力される。つまり出力端子ＳＲ
（Ｎ）には、スタートパルス“ＶＳＴＮ”の反転信号
が、（ｔ2 −ｔ1 ）｛＝（ｔ5 −ｔ4 ）｝だけシフト
し、ｔ2 〜ｔ5 の期間“Ｈ”レベルとなるパルスが現れ
る。前記出力端子ＳＲ（Ｎ）に現れるパルスにより動作
するｐチャンネルトランジスタ213-N とｎチャンネルト
ランジスタ218-N と、クロックパルス“ＶＣＫＮ”のタ
イミングで動作するｐチャンネルトランジスタ215-N
と、クロックパルス“ＸＶＣＫＮ”のタイミングで動作
するｎチャンネルトランジスタ217-N とにより、ノード
ＳＲ（Ｎｎ）には、時刻ｔ3 においてｎチャンネルトラ
ンジスタ217-N がＯＮし、“Ｌ”レベルが出力され、時
刻ｔ6 にｐチャンネルトランジスタ215-N がＯＮし、
“Ｈ”レベルが出力される。つまり、ノードＳＲ（Ｎ
ｎ）には、出力端子ＳＲ（Ｎ）に現れたパルスの反転信
号が、（ｔ3 −ｔ2 ）｛＝（ｔ6 −ｔ5 ）｝だけシフト
した、ｔ3 〜ｔ6 の期間“Ｌ”レベルとなるパルスが現
れる。以下同様に、シフト動作が行われ、出力端子ＳＲ
（Ｎ），ＳＲ（Ｎ−１），ＳＲ（Ｎ−２），・・・ ＳＲ
（３），ＳＲ（２），ＳＲ（１）にパルスが順次出力さ
れる。なお逆方向走査時には、ノードＳＲ（Ｎｐ），Ｓ
Ｒ（Ｎ−１ｐ），ＳＲ（Ｎ−２ｐ），・・・ ＳＲ（３
ｐ），ＳＲ（２ｐ），ＳＲ（１ｐ）は浮遊状態となる。
【００２６】この実施例においては、第１実施例の場合
と比べ、シフトレジスタ１段分を構成するトランジスタ
数を２個削減し、クロックラインを２本減らすことがで
きるので、素子の小型化が可能となる。
と比べ、シフトレジスタ１段分を構成するトランジスタ
数を２個削減し、クロックラインを２本減らすことがで
きるので、素子の小型化が可能となる。
【００２７】次に第３実施例について説明する。図12
は、第３実施例における走査回路に用いるシフトレジス
タの回路構成図であり、図13，14は、図12に示したシフ
トレジスタの動作を説明するためのパルスタイミング図
である。図12において、301 ，302 ，303 ，304 はシフ
トレジスタのクロックライン、305 はシフトレジスタの
スタートパルス入力端子、ＳＲ（１），ＳＲ（２），・・
・ ＳＲ（Ｎ）はシフトレジスタの出力端子、ＳＲ（0.
５），ＳＲ（1.５），・・・ ＳＲ（Ｎ＋0.５）はシフトレ
ジスタの中間ノードである。またＰ（0.５），・・・ Ｐ
（Ｎ＋1.５）はｐチャンネルトランジスタであり、Ｎ
（0.５），・・・ Ｎ（Ｎ＋1.５）、ＴＰ（0.５），・・・ Ｔ
Ｐ（Ｎ＋0.５）、ＴＮ（1.５），・・・ ＴＮ（Ｎ＋1.５）
はｎチャンネルトランジスタであり、Ｐ（0.５）とＮ
（0.５），・・・ Ｐ（Ｎ＋1.５）とＮ（Ｎ＋1.５）はイン
バータを構成し、ＴＰ（0.５），・・・ ＴＰ（Ｎ＋0.
５）、ＴＮ（1.５），・・・ ＴＮ（Ｎ＋1.５）はトランス
ファーゲートを構成している。そして図示のように１個
のインバータと２個のトランスファーゲートを縦続接続
し、Ｎ段のシフトレジスタを構成している。
は、第３実施例における走査回路に用いるシフトレジス
タの回路構成図であり、図13，14は、図12に示したシフ
トレジスタの動作を説明するためのパルスタイミング図
である。図12において、301 ，302 ，303 ，304 はシフ
トレジスタのクロックライン、305 はシフトレジスタの
スタートパルス入力端子、ＳＲ（１），ＳＲ（２），・・
・ ＳＲ（Ｎ）はシフトレジスタの出力端子、ＳＲ（0.
５），ＳＲ（1.５），・・・ ＳＲ（Ｎ＋0.５）はシフトレ
ジスタの中間ノードである。またＰ（0.５），・・・ Ｐ
（Ｎ＋1.５）はｐチャンネルトランジスタであり、Ｎ
（0.５），・・・ Ｎ（Ｎ＋1.５）、ＴＰ（0.５），・・・ Ｔ
Ｐ（Ｎ＋0.５）、ＴＮ（1.５），・・・ ＴＮ（Ｎ＋1.５）
はｎチャンネルトランジスタであり、Ｐ（0.５）とＮ
（0.５），・・・ Ｐ（Ｎ＋1.５）とＮ（Ｎ＋1.５）はイン
バータを構成し、ＴＰ（0.５），・・・ ＴＰ（Ｎ＋0.
５）、ＴＮ（1.５），・・・ ＴＮ（Ｎ＋1.５）はトランス
ファーゲートを構成している。そして図示のように１個
のインバータと２個のトランスファーゲートを縦続接続
し、Ｎ段のシフトレジスタを構成している。
【００２８】次に、このように構成されたシフトレジス
タの動作について説明する。まず図13を参照しながら順
方向走査について説明する。クロックライン301 〜304
には図13に示すクロックパルスＶＣＫＰ１，ＶＣＫＰ
２，ＶＣＫＮ１，ＶＣＫＮ２が与えられる。クロックパ
ルスＶＣＫＮ１，ＶＣＫＮ２は常時“Ｌ”レベルとなっ
ているため、トランスファーゲートＴＮ（1.５），・・・
ＴＮ（Ｎ＋1.５）は常にオフ状態となっている。この状
態において、シフトレジスタ入力端子305 にｔ1〜ｔ3
の期間“Ｈ”レベルであるスタートパルスＶＳＴが入力
されると、まずノードＳＲ（0.５）には、クロックパル
スＶＣＫＰ２が“Ｈ”レベルの時スタートパルスＶＳＴ
Ｐの反転信号が現れるため、クロックパルスＶＣＫＰ２
の立ち上がりに同期してスタートパルスＶＳＴの反転信
号がシフトし、ｔ2 〜ｔ5 の期間“Ｌ”レベルとなる。
次に出力端子ＳＲ（１）は、クロックパルスＶＣＫＰ１
が“Ｈ”レベルの時ノードＳＲ（0.５）の反転信号が現
れるため、クロックパルスＶＣＫＰ１の立ち上がりに同
期してスタートパルスＶＳＴがシフトし、ｔ4 〜ｔ6の
期間“Ｈ”レベルとなる。以下同様にシフト動作が行わ
れ、シフトレジスタの出力端子ＳＲ（１），・・・ ＳＲ
（Ｎ）には、順次図示のような出力信号が現れる。
タの動作について説明する。まず図13を参照しながら順
方向走査について説明する。クロックライン301 〜304
には図13に示すクロックパルスＶＣＫＰ１，ＶＣＫＰ
２，ＶＣＫＮ１，ＶＣＫＮ２が与えられる。クロックパ
ルスＶＣＫＮ１，ＶＣＫＮ２は常時“Ｌ”レベルとなっ
ているため、トランスファーゲートＴＮ（1.５），・・・
ＴＮ（Ｎ＋1.５）は常にオフ状態となっている。この状
態において、シフトレジスタ入力端子305 にｔ1〜ｔ3
の期間“Ｈ”レベルであるスタートパルスＶＳＴが入力
されると、まずノードＳＲ（0.５）には、クロックパル
スＶＣＫＰ２が“Ｈ”レベルの時スタートパルスＶＳＴ
Ｐの反転信号が現れるため、クロックパルスＶＣＫＰ２
の立ち上がりに同期してスタートパルスＶＳＴの反転信
号がシフトし、ｔ2 〜ｔ5 の期間“Ｌ”レベルとなる。
次に出力端子ＳＲ（１）は、クロックパルスＶＣＫＰ１
が“Ｈ”レベルの時ノードＳＲ（0.５）の反転信号が現
れるため、クロックパルスＶＣＫＰ１の立ち上がりに同
期してスタートパルスＶＳＴがシフトし、ｔ4 〜ｔ6の
期間“Ｈ”レベルとなる。以下同様にシフト動作が行わ
れ、シフトレジスタの出力端子ＳＲ（１），・・・ ＳＲ
（Ｎ）には、順次図示のような出力信号が現れる。
【００２９】次に逆方向走査について図14を参照しなが
ら説明する。クロックライン301 〜304 には図14に示す
ようなクロックパルスＶＣＫＰ１，ＶＣＫＰ２，ＶＣＫ
Ｎ１，ＶＣＫＮ２が与えられる。この逆方向走査では、
クロックパルスＶＣＫＰ１，ＶＣＫＰ２は常時“Ｌ”レ
ベルとなっているため、トランスファーゲートＴＰ（0.
５），・・・ ＴＰ（Ｎ＋0.５）は常にオフ状態となる。こ
の状態において、シフトレジスタ入力端子305 にｔ1 〜
ｔ3 の期間“Ｈ”レベルであるスタートパルスＶＳＴが
入力されると、まずノードＳＲ（Ｎ＋0.５）は順方向動
作時のノードＳＲ（0.５）と同様に、ｔ2 〜ｔ5 の期間
“Ｌ”レベルとなる。次に出力端子ＳＲ（Ｎ）は、ｔ4
〜ｔ6 の期間“Ｈ”レベルとなり、以下同様にシフト動
作が行われ、出力端子ＳＲ（Ｎ），・・・ ＳＲ（１）に
は、順次図示のような出力信号が現れる。
ら説明する。クロックライン301 〜304 には図14に示す
ようなクロックパルスＶＣＫＰ１，ＶＣＫＰ２，ＶＣＫ
Ｎ１，ＶＣＫＮ２が与えられる。この逆方向走査では、
クロックパルスＶＣＫＰ１，ＶＣＫＰ２は常時“Ｌ”レ
ベルとなっているため、トランスファーゲートＴＰ（0.
５），・・・ ＴＰ（Ｎ＋0.５）は常にオフ状態となる。こ
の状態において、シフトレジスタ入力端子305 にｔ1 〜
ｔ3 の期間“Ｈ”レベルであるスタートパルスＶＳＴが
入力されると、まずノードＳＲ（Ｎ＋0.５）は順方向動
作時のノードＳＲ（0.５）と同様に、ｔ2 〜ｔ5 の期間
“Ｌ”レベルとなる。次に出力端子ＳＲ（Ｎ）は、ｔ4
〜ｔ6 の期間“Ｈ”レベルとなり、以下同様にシフト動
作が行われ、出力端子ＳＲ（Ｎ），・・・ ＳＲ（１）に
は、順次図示のような出力信号が現れる。
【００３０】以上説明したように、図12に示した構成の
シフトレジスタによれば、シフトレジスタのクロックラ
インに与えられるクロックパルス信号を制御することに
より、走査方向が切り換わり、このシフトレジスタを走
査回路に用いることにより双方向撮像走査可能な固体撮
像装置が実現できる。
シフトレジスタによれば、シフトレジスタのクロックラ
インに与えられるクロックパルス信号を制御することに
より、走査方向が切り換わり、このシフトレジスタを走
査回路に用いることにより双方向撮像走査可能な固体撮
像装置が実現できる。
【００３１】なお図12に示した構成のシフトレジスタに
おいては、インバータとしてＣＭＯＳインバータを用い
たものを示したが、Ｅ／Ｄ形インバータなど同じ機能を
持った構成のものであれば同様に用いることができる。
また図12に示した構成のシフトレジスタでは、トランス
ファーゲートとしてｎチャンネルトランジスタを用いた
ものを示したが、ＣＭＯＳ形，ｐチャンネルトランジス
タなど同じ機能を持った構成のものを用いることが可能
なのは言うまでもない。
おいては、インバータとしてＣＭＯＳインバータを用い
たものを示したが、Ｅ／Ｄ形インバータなど同じ機能を
持った構成のものであれば同様に用いることができる。
また図12に示した構成のシフトレジスタでは、トランス
ファーゲートとしてｎチャンネルトランジスタを用いた
ものを示したが、ＣＭＯＳ形，ｐチャンネルトランジス
タなど同じ機能を持った構成のものを用いることが可能
なのは言うまでもない。
【００３２】更に、上記インバータとトランスファーゲ
ートを組み合わせたシフトレジスタの構成においても、
第２実施例と同様に、２個並列に設けたトランスファー
ゲートを半段毎に間引き、トランジスタ数，クロックラ
イン数を低減することが可能である。
ートを組み合わせたシフトレジスタの構成においても、
第２実施例と同様に、２個並列に設けたトランスファー
ゲートを半段毎に間引き、トランジスタ数，クロックラ
イン数を低減することが可能である。
【００３３】次に第４実施例について説明する。図15は
第４実施例の走査回路の一部を示す回路構成図である。
この実施例の走査回路の一部は、図３に示した第１実施
例のシフトレジスタに、シフトレジスタへ与えるクロッ
ク信号を制御する走査方向制御部10を付加して構成した
ものである。図15に示したシフトレジスタ部分は、構成
及び動作とも第１実施例で説明したとおりであるので、
ここではその説明を省略し、走査方向の切り換えについ
てのみ説明する。図15において、走査方向制御部10には
走査方向を制御する信号ＣＯＮＴ及びシフトレジスタを
駆動するための基本ロックＶＣＫ１，ＶＣＫ２が外部か
ら与えられ、走査方向の制御信号ＣＯＮＴに応じて、双
方向走査動作シフトレジスタに必要なクロック信号ＶＣ
ＫＰ１，ＶＣＫＰ２，ＶＣＫＮ１，ＶＣＫＮ２，ＸＶＣ
ＫＰ１，ＸＶＣＫＰ２，ＸＶＣＫＮ１，ＸＶＣＫＮ２を
出力するようになっている。
第４実施例の走査回路の一部を示す回路構成図である。
この実施例の走査回路の一部は、図３に示した第１実施
例のシフトレジスタに、シフトレジスタへ与えるクロッ
ク信号を制御する走査方向制御部10を付加して構成した
ものである。図15に示したシフトレジスタ部分は、構成
及び動作とも第１実施例で説明したとおりであるので、
ここではその説明を省略し、走査方向の切り換えについ
てのみ説明する。図15において、走査方向制御部10には
走査方向を制御する信号ＣＯＮＴ及びシフトレジスタを
駆動するための基本ロックＶＣＫ１，ＶＣＫ２が外部か
ら与えられ、走査方向の制御信号ＣＯＮＴに応じて、双
方向走査動作シフトレジスタに必要なクロック信号ＶＣ
ＫＰ１，ＶＣＫＰ２，ＶＣＫＮ１，ＶＣＫＮ２，ＸＶＣ
ＫＰ１，ＸＶＣＫＰ２，ＸＶＣＫＮ１，ＸＶＣＫＮ２を
出力するようになっている。
【００３４】図16は、走査方向制御部10の具体的な回路
構成例を示す図であり、図17は、その動作を説明するた
めのパルスタイミング図である。図16に示す走査方向制
御部10において、走査方向制御信号ＣＯＮＴが“Ｈ”レ
ベルの時を順方向走査、走査方向制御信号ＣＯＮＴが
“Ｌ”レベルの時を逆方向走査とする。走査方向制御信
号ＣＯＮＴが“Ｈ”レベルの時、ＮＯＲ11-1，11-2はイ
ンバータと同じ機能を有し、一方ＮＯＲ11-3，11-4の出
力は常に“Ｌ”レベルとなる。一方、制御信号ＣＯＮＴ
が“Ｌ”レベルの時、ＮＯＲ11-1，11-2の出力は“Ｌ”
レベルとなり、ＮＯＲ11-3，11-4の出力はインバータと
同じ機能を有するため、クロック信号ＶＣＫＰ１，・・・
ＸＶＣＫＮ２は、それぞれ図17に示すようになる。図17
のタイミングを第１実施例で説明した図４及び図５のタ
イミングと比較すれば、制御信号ＣＯＮＴが“Ｈ”レベ
ルで順方向走査、“Ｌ”レベルで逆方向走査が行われる
ことがわかる。
構成例を示す図であり、図17は、その動作を説明するた
めのパルスタイミング図である。図16に示す走査方向制
御部10において、走査方向制御信号ＣＯＮＴが“Ｈ”レ
ベルの時を順方向走査、走査方向制御信号ＣＯＮＴが
“Ｌ”レベルの時を逆方向走査とする。走査方向制御信
号ＣＯＮＴが“Ｈ”レベルの時、ＮＯＲ11-1，11-2はイ
ンバータと同じ機能を有し、一方ＮＯＲ11-3，11-4の出
力は常に“Ｌ”レベルとなる。一方、制御信号ＣＯＮＴ
が“Ｌ”レベルの時、ＮＯＲ11-1，11-2の出力は“Ｌ”
レベルとなり、ＮＯＲ11-3，11-4の出力はインバータと
同じ機能を有するため、クロック信号ＶＣＫＰ１，・・・
ＸＶＣＫＮ２は、それぞれ図17に示すようになる。図17
のタイミングを第１実施例で説明した図４及び図５のタ
イミングと比較すれば、制御信号ＣＯＮＴが“Ｈ”レベ
ルで順方向走査、“Ｌ”レベルで逆方向走査が行われる
ことがわかる。
【００３５】以上説明したように、走査方向制御部10を
付加して走査回路を構成することにより、外部から与え
る信号を減らし、簡単に走査方向を切り換えることがで
きる。なお本実施例では、制御信号ＣＯＮＴを“Ｈ”レ
ベルで順方向走査、“Ｌ”レベルで逆方向走査を行うよ
うにしたものを示したが、これを逆にすることも可能で
ある。また走査方向制御回路は、図16に示した構成に限
られるものではなく、所望のクロックを制御できる構成
であればよいことは言うまでもない。またこの走査方向
制御回路を他の実施例に適用できることは明らかであ
る。
付加して走査回路を構成することにより、外部から与え
る信号を減らし、簡単に走査方向を切り換えることがで
きる。なお本実施例では、制御信号ＣＯＮＴを“Ｈ”レ
ベルで順方向走査、“Ｌ”レベルで逆方向走査を行うよ
うにしたものを示したが、これを逆にすることも可能で
ある。また走査方向制御回路は、図16に示した構成に限
られるものではなく、所望のクロックを制御できる構成
であればよいことは言うまでもない。またこの走査方向
制御回路を他の実施例に適用できることは明らかであ
る。
【００３６】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、水平及び又は垂直走査回路を、入力ク
ロック信号の制御により走査方向が切り換えられるよう
に構成したので、左右反転の鏡像撮像や上下反転撮像が
できる双方向撮像走査可能な固体撮像装置を、複雑な回
路や複数の走査回路を必要とせず簡単な構成で、しかも
チップ面積の増大の割合を低減して実現することができ
る。
本発明によれば、水平及び又は垂直走査回路を、入力ク
ロック信号の制御により走査方向が切り換えられるよう
に構成したので、左右反転の鏡像撮像や上下反転撮像が
できる双方向撮像走査可能な固体撮像装置を、複雑な回
路や複数の走査回路を必要とせず簡単な構成で、しかも
チップ面積の増大の割合を低減して実現することができ
る。
【図１】本発明に係る固体撮像装置を説明するための概
念図である。
念図である。
【図２】本発明の第１実施例のシフトレジスタを構成す
るクロックドインバータの回路構成図である。
るクロックドインバータの回路構成図である。
【図３】図２に示したクロックドインバータを縦続接続
して形成したシフトレジスタの回路構成図である。
して形成したシフトレジスタの回路構成図である。
【図４】図３に示したシフトレジスタの順方向走査の動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
【図５】図３に示したシフトレジスタの逆方向走査の動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
【図６】本発明の第２実施例のシフトレジスタの１段分
の回路構成図である。
の回路構成図である。
【図７】図６に示したシフトレジスタ１段分の順方向走
査時の動作を説明するためのタイミングチャートであ
る。
査時の動作を説明するためのタイミングチャートであ
る。
【図８】図６に示したシフトレジスタ１段分の逆方向走
査時の動作を説明するためのタイミングチャートであ
る。
査時の動作を説明するためのタイミングチャートであ
る。
【図９】図６に示した１段分の構成をＮ段接続したシフ
トレジスタの回路構成図である。
トレジスタの回路構成図である。
【図10】図９に示したシフトレジスタの順方向走査の動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
【図11】図９に示したシフトレジスタの逆方向走査の動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
【図12】本発明の第３実施例のシフトレジスタを示す回
路構成図である。
路構成図である。
【図13】図12に示したシフトレジスタの順方向走査の動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
【図14】図12に示したシフトレジスタの逆方向走査の動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
【図15】本発明の第４実施例の走査回路の一部を示す回
路構成図である。
路構成図である。
【図16】図15における走査方向制御部の構成例を示す回
路構成図である。
路構成図である。
【図17】図16に示した走査方向制御部の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図18】従来の鏡像機能をもつイメージセンサの構成例
を示す図である。
を示す図である。
１ 受光部 ２ 水平走査回路 ３ 垂直走査回路 ４ 信号読み出し部 ５ 水平シフトレジスタ ６ 水平用走査方向制御回路 ７ 垂直シフトレジスタ ８ 垂直用走査方向制御回路 10 走査方向制御部
Claims (6)
- 【請求項１】 光電変換素子を２次元に配列した受光部
と、該受光部の光電変換素子の光蓄積信号を順次Ｘ−Ｙ
アドレス方式で読み出すための水平及び垂直走査回路
と、信号読み出し部とを備えた固体撮像装置において、
前記水平及び又は垂直走査回路を、入力クロック信号の
制御により走査方向が切り換えられるように構成し、入
力クロック信号を制御して前記走査回路の走査方向を切
り換え、双方向撮像走査を可能にしたことを特徴とする
固体撮像装置。 - 【請求項２】 前記水平及び又は垂直走査回路は、走査
方向を切り換える制御手段を備えていることを特徴とす
る請求項１記載の固体撮像装置。 - 【請求項３】 前記切り換え制御手段は、前記水平及び
又は垂直走査回路への入力クロック信号を制御するよう
に構成されていることを特徴とする請求項２記載の固体
撮像装置。 - 【請求項４】 前記切り換え制御手段は、同一チップ内
に形成されていることを特徴とする請求項２又は３記載
の固体撮像装置。 - 【請求項５】 前記水平及び又は垂直走査回路は、クロ
ック形ＣＭＯＳインバータの組み合わせにより構成さ
れ、該クロック形ＣＭＯＳインバータのクロック信号の
与えられるゲートを２組並列に設け、それぞれのゲート
に与えられるクロック信号が制御されて走査方向が切り
換えられるように構成されていることを特徴とする請求
項１〜４のいずれか１項に記載の固体撮像装置。 - 【請求項６】 前記水平及び又は垂直走査回路は、イン
バータとトランスファーゲートの組み合わせにより構成
され、該トランスファーゲートを２個並列に設け、それ
ぞれのゲートに与えられるクロック信号が制御されて走
査方向が切り換えられるように構成されていることを特
徴とする請求項１〜４のいずれか１項に記載の固体撮像
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12539992A JP3396039B2 (ja) | 1992-04-20 | 1992-04-20 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12539992A JP3396039B2 (ja) | 1992-04-20 | 1992-04-20 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05300434A true JPH05300434A (ja) | 1993-11-12 |
| JP3396039B2 JP3396039B2 (ja) | 2003-04-14 |
Family
ID=14909174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12539992A Expired - Fee Related JP3396039B2 (ja) | 1992-04-20 | 1992-04-20 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3396039B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002100095A1 (fr) * | 2001-05-31 | 2002-12-12 | Honda Giken Kogyo Kabushiki Kaisha | Dispositif d'imagerie |
| US6664527B2 (en) | 1995-09-05 | 2003-12-16 | Canon Kabushiki Kaisha | Photoelectric converter and X-ray image pick-up device |
| JP2005260249A (ja) * | 1995-09-05 | 2005-09-22 | Canon Inc | 光電変換装置及び放射線撮像装置 |
| US7474346B2 (en) | 2003-01-22 | 2009-01-06 | Seiko Epson Corporation | Image processing device and method for reading image signal from a matrix type solid state image-pickup element |
| JP2009246378A (ja) * | 1995-09-05 | 2009-10-22 | Canon Inc | 光電変換装置及び放射線撮像装置 |
-
1992
- 1992-04-20 JP JP12539992A patent/JP3396039B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664527B2 (en) | 1995-09-05 | 2003-12-16 | Canon Kabushiki Kaisha | Photoelectric converter and X-ray image pick-up device |
| JP2005260249A (ja) * | 1995-09-05 | 2005-09-22 | Canon Inc | 光電変換装置及び放射線撮像装置 |
| US7170042B2 (en) | 1995-09-05 | 2007-01-30 | Canon Kabushiki Kaisha | Photoelectric converter and X-ray image pick-up device |
| US7285765B2 (en) | 1995-09-05 | 2007-10-23 | Canon Kabushiki Kaisha | Photoelectric converter and X-ray image pick-up device |
| US7381938B2 (en) | 1995-09-05 | 2008-06-03 | Canon Kabushiki Kaisha | Photoelectric converter and x-ray image pick-up device |
| JP2009246378A (ja) * | 1995-09-05 | 2009-10-22 | Canon Inc | 光電変換装置及び放射線撮像装置 |
| US7635835B2 (en) | 1995-09-05 | 2009-12-22 | Canon Kabushiki Kaisha | Photoelectric converter and x-ray image pick-up device |
| US7915573B2 (en) | 1995-09-05 | 2011-03-29 | Canon Kabushiki Kaisha | Photoelectric converter and X-ray image pick-up device |
| US8274033B2 (en) | 1995-09-05 | 2012-09-25 | Canon Kabushiki Kaisha | Photoelectric converter |
| WO2002100095A1 (fr) * | 2001-05-31 | 2002-12-12 | Honda Giken Kogyo Kabushiki Kaisha | Dispositif d'imagerie |
| US7474346B2 (en) | 2003-01-22 | 2009-01-06 | Seiko Epson Corporation | Image processing device and method for reading image signal from a matrix type solid state image-pickup element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3396039B2 (ja) | 2003-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876352B1 (en) | Scanning circuit | |
| JPH06113215A (ja) | 固体撮像装置 | |
| JP3396039B2 (ja) | 固体撮像装置 | |
| JPH11176186A (ja) | 双方向シフトレジスタ | |
| JP2980042B2 (ja) | 走査回路 | |
| JP3457977B2 (ja) | シフトレジスタ | |
| US7053943B2 (en) | Scanning circuit, and imaging apparatus having the same | |
| JP3668305B2 (ja) | 固体撮像装置 | |
| JP2002162928A (ja) | 走査回路 | |
| JP2977051B2 (ja) | 固体撮像装置及びその駆動方法 | |
| KR100356811B1 (ko) | 엘시디 소스 드라이버 | |
| JPH0746483A (ja) | 固体撮像装置 | |
| JP3791708B2 (ja) | 固体撮像装置 | |
| JP2004320106A (ja) | 固体撮像装置 | |
| JP3488085B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP3107212B2 (ja) | 固体撮像素子 | |
| JP3396041B2 (ja) | 固体撮像素子 | |
| JP3830474B2 (ja) | 固体撮像装置 | |
| JP3285926B2 (ja) | 固体撮像装置 | |
| JP3889825B2 (ja) | 固体撮像装置 | |
| JP3813653B2 (ja) | 固体撮像装置 | |
| JPH0715673A (ja) | 固体撮像装置 | |
| JPH04109776A (ja) | 固体撮像装置 | |
| KR100330117B1 (ko) | 고체촬상장치용 주사회로 | |
| JP3877349B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |