KR100356811B1 - 엘시디 소스 드라이버 - Google Patents

Abstract

본 발명은 엘시디 소스 드라이버에 관한 것으로, 디스플레이 패널의 단위 픽셀을 구동하는데 필요한 신호를 만들어내는 다수개의 채널 블록에서 하나의 디코더와 버퍼를 공유하도록 함으로써 소스 드라이버의 크기를 줄일 수 있도록 하는데 그 목적이 있다.

이와 같은 목적의 본 발명은 제 1 및 제 2 제어부와, 쉬프트 레지스터, 데이터 래치부, 디코더부, 버퍼부, 디멀티플렉서부를 포함하여 이루어진다. 제 1 제어부는 디지털 영상 신호의 비트 스트림이 연속적으로 입력되고, 디지털 영상 신호를 디스플레이 패널의 단위 픽셀을 구동하기 위한 크기로 나누어 출력한다. 제 2 제어부는 로드 신호가 입력되고, 로드 신호로부터 n개의 내부 로드 신호를 발생시킨다. 쉬프트 레지스터는 제 1 제어부에 의해 제어되어 다수개의 데이터 래치 신호를 순차적으로 발생시킨다. 데이터 래치부는 다수개의 데이터 래치로 구성되고, 다수개의 데이터 래치가 다수개의 데이터 래치 신호에 의해 순차적으로 인에이블되며, 인에이블되는 데이터 래치에 디스플레이 패널의 단위 픽셀을 구동하는데 필요한 크기의 디지털 영상 신호가 순차적으로 입력되고, 다수개의 데이터 래치 가운데 n개의 데이터 래치가 하나의 데이터 래치 그룹을 구성하여 하나의 데이터 래치 그룹을 구성하는 각각의 데이터 래치의 출력 동작이 n개의 내부 로드 신호에 의해 순차적으로 제어된다. 디코더부는 다수개의 디코더로 구성되고, 데이터 래치 그룹을 구성하는 n개의 데이터 래치가 다수개의 디코더 가운데 하나를 공유하며, 내부 로드 신호에의해 인에이블된 데이터 래치에서 출력되는 디지털 영상 신호만이 공유 디코더에 의해 아날로그 영상 신호로 변환되어 출력된다. 버퍼부는 다수개의 버퍼로 구성되고, 디코더부에서 출력되는 아날로그 영상 신호의 전류 구동능력을 향상시킨다. 디멀티플렉서부는 버퍼의 출력이 입력되고 n개의 출력을 가지며 n개의 출력이 내부 로드 신호에 의해 제어되는 다수개의 디멀티플렉서가 버퍼에 대응하는 수로 구성되고, 디멀티플렉서의 출력의 순서가 데이터 래치 그룹의 각 데이터 래치가 인에이블되는 순서와 일치한다.

본 발명은 디스플레이 패널의 단위 픽셀을 구동하는데 필요한 신호를 만들어내는 다수개의 채널 블록이 하나의 디코더와 버퍼를 공유하도록 함으로써 엘시디 소스 드라이버의 크기를 줄일 수 있는 효과를 제공한다.

Description

엘시디 소스 드라이버{LCD SOURCE DRIVER}

본 발명은 엘시디 소스 드라이버(LCD Source Driver)에 관한 것으로, 특히 폴리 실리콘 TFT LCD(Poly Silicon Thin Film Transistor Liquid Crystal Display)의 소스드라이버에 관한 것이다.

도 1은 종래의 엘시디 소스 드라이버의 블록 다이어그램이다. 디지털 제어부(102)에는 클럭 신호(CLK)와 디지털 영상 신호(RGB)가 입력된다. 이 디지털 제어부(102)은 연속적으로 입력되는 디지털 영상 신호(RGB)를 디스플레이 패널의 단위 픽셀을 구동하는데 필요한 크기 단위로 구분하여 출력하며, 이 때의 타이밍 제어는 클럭 신호(CLK)를 기준으로 하여 이루어진다.

쉬프트 레지스터(104)는 디지털 제어부(102)에 의해 인에이블되어 데이터 래치 신호(LE)를 순차적으로 발생시킨다. 이 데이터 래치 신호(LE)는 각각의 데이터 래치(DL)를 순차적으로 인에이블시켜 디지털 영상 신호(RGB)가 래치될 수 있도록 한다.

데이터 래치부(106)는 다수개의 데이터 래치(DL)로 구성된다. 쉬프트 레지스터(104)에 의해 인에이블된 각각의 데이터 래치(DL)에는 디스플레이 패널의 단위 픽셀을 구동하는데 필요한 크기의 디지털 영상 신호(RGB)가 순차적으로 입력되어 저장된다. 그러나 각각의 데이터 래치(DL)의 출력 동작은 로드 신호(LOAD)에 의해 동시에 이루어진다.

디코더부(108)는 다수개의 디코더(DEC)로 구성되며, 데이터 래치부(106)에서 출력되는 디지털 영상 신호(RGB)가 입력된다. 각각의 디코더(DEC)는 크게 레벨 쉬프터와 D/A 컨버터로 구성된다. 레벨 쉬프터는 디지털 영상 신호(RGB)를 흔히 V_COM으로 표기되는 기준전압을 중심으로 +극성의 데이터와 -극성의 데이터로 변환하며, D/A 컨버터는 디지털 영상 신호(RGB)를 아날로그 영상 신호로 변환한다.

버퍼부(110)는 다수개의 버퍼(B)로 구성된다. 각각의 버퍼(B)는 단위 전압이득을 갖는 전류증폭기(unit voltage gain current amplifier)로서, 디코더부(108)에서 만들어진 아날로그 영상 신호를 입력받아 전압 레벨은 그대로 유지한 채 전류 구동능력만을 증가시켜서 출력한다. 버퍼부(110)에서 출력되는 각각의 아날로그 영상 신호(OUT1∼OUTn)는 디스플레이 패널의 각 픽셀에 전달되어 해당 픽셀을 구동하게 된다.

도 2는 종래의 엘시디 소스 드라이버의 동작 특성을 나타낸 타이밍 다이어그램이다. 도 2에서 D1, D2, D3, ···Dn으로 표시된 것은 한 블록의 디지털 영상 신호(RGB)로서, 각각 하나의 픽셀을 구동하는데 필요한 데이터이다. 한 블록의 디지털 영상 신호(RGB)는 로드 신호(LOAD)의 한 주기(T) 동안에 모두 입력된다.

DECIN1∼DECINn는 디코더부에 입력되는 신호인데, 도 2에서는 D1∼Dn의 데이터가 디코더부에 입력되는 것을 나타낸다. 이와 같은 조건에서 버퍼부를 통하여 출력되는 아날로그 영상 신호(OUT1∼OUTn)는 디지털 영상 신호(RGB) 즉, D1, D2, D3, ···Dn가 아날로그로 변환된 신호이다.

도 2에 나타낸 각 신호의 발생 경로를 도 1을 참조하여 살펴보면 다음과 같다. 먼저 D1, D2, D3가 각각 데이터 래치 DL1, DL2, DL3에 래치된 상태에서, 로드 신호(LOAD)가 활성화되면, 각 데이터 래치(DL)의 데이터가 해당 디코더(DEC)에 입력된다. 각각의 디코더(DEC)에서 출력되는 아날로그 영상 신호는 버퍼(B)에 의해 전류 구동능력이 향상되어 출력된다.

도 1에 나타낸 종래의 엘시디 소스 드라이버를 보면, 하나의 픽셀을 구동하는데 필요한 신호를 만들어내기 위하여 쉬프트 레지스터(SR)와 데이터 래치(DL), 디코더(DEC), 버퍼(B)로 구성되는 하나의 채널 블록이 필요한 것을 알 수 있다. 채널의 수 디스플레이 패널의 수평 라인을 구성하는 픽셀의 수가 증가할수록 채널 블록의 수 역시 함께 증가하게 되어 소스 드라이버가 차지하는 면적이 커진다. 반도체 칩은 동작 속도와 함께 집적도(즉, 칩 사이즈)가 매우 중요시되므로 엘시디의 소스 드라이버의 크기를 줄이기 위한 방법이 요구된다.

따라서 본 발명은 엘시디 소스 드라이버에서, 디스플레이 패널의 단위 픽셀을 구동하는데 필요한 신호를 만들어내는 다수개의 채널 블록에서 하나의 디코더와 버퍼를 공유하도록 함으로써 소스 드라이버의 크기를 줄일 수 있도록 하는데 그 목적이 있다.

이와 같은 목적의 본 발명은 제 1 및 제 2 제어부와, 쉬프트 레지스터, 데이터 래치부, 디코더부, 버퍼부, 디멀티플렉서부를 포함하여 이루어진다.

제 1 제어부는 디지털 영상 신호의 비트 스트림이 연속적으로 입력되고, 디지털 영상 신호를 디스플레이 패널의 단위 픽셀을 구동하기 위한 크기로 나누어 출력한다. 제 2 제어부는 로드 신호가 입력되고, 로드 신호로부터 n개의 내부 로드 신호를 발생시킨다. 쉬프트 레지스터는 제 1 제어부에 의해 제어되어 다수개의 데이터 래치 신호를 순차적으로 발생시킨다. 데이터 래치부는 다수개의 데이터 래치로 구성되고, 다수개의 데이터 래치가 다수개의 데이터 래치 신호에 의해 순차적으로 인에이블되며, 인에이블되는 데이터 래치에 디스플레이 패널의 단위 픽셀을 구동하는데필요한 크기의 디지털 영상 신호가 순차적으로 입력되고, 다수개의 데이터 래치 가운데 n개의 데이터 래치가 하나의 데이터 래치 그룹을 구성하여 하나의 데이터 래치 그룹을 구성하는 각각의 데이터 래치의 출력 동작이 n개의 내부 로드 신호에 의해 순차적으로 제어된다. 디코더부는 다수개의 디코더로 구성되고, 데이터 래치 그룹을 구성하는 n개의 데이터 래치가 다수개의 디코더 가운데 하나를 공유하며, 내부 로드 신호에 의해 인에이블된 데이터 래치에서 출력되는 디지털 영상 신호만이 공유 디코더에 의해 아날로그 영상 신호로 변환되어 출력된다. 버퍼부는 다수개의 버퍼로 구성되고, 디코더부에서 출력되는 아날로그 영상 신호의 전류 구동능력을 향상시킨다. 디멀티플렉서부는 버퍼의 출력이 입력되고 n개의 출력을 가지며 n개의 출력이 내부 로드 신호에 의해 제어되는 다수개의 디멀티플렉서가 버퍼에 대응하는 수로 구성되고, 디멀티플렉서의 출력의 순서가 데이터 래치 그룹의 각 데이터 래치가 인에이블되는 순서와 일치한다.

도 1은 종래의 엘시디 소스 드라이버의 블록 다이어그램이다.

도 2는 종래의 엘시디 소스 드라이버의 동작 특성을 나타낸 타이밍 다이어그램이다.

도 3은 본 발명에 따른 엘시디 소스 드라이버의 블록 다이어그램이다.

도 4는 본 발명에 따른 엘시디 소스 드라이버의 동작 특성을 나타낸 타이밍 다이어그램이다.

* 도면의 주요 부분에 대한 부호의 설명 *

102, 202 : 디지털 제어부 104, 204 : 쉬프트 레지스터부

106, 206 : 데이터 래치부 108, 208 : 디코더부

110, 210 : 버퍼부 212 : 로드 제어부

214 : 디멀티플렉서부

이와 같은 본 발명의 바람직한 실시예를 도 3과 도 4를 참조하여 설명하면 다음과 같다. 먼저 도 3은 본 발명에 따른 엘시디 소스 드라이버의 블록 다이어그램이다.

먼저 도 3에서, 디지털 제어부(302)에는 클럭 신호(CLK)와 디지털 영상 신호(RGB)가 입력된다. 이 디지털 제어부(302)은 연속적으로 입력되는 디지털 영상 신호(RGB)를 디스플레이 패널의 단위 픽셀을 구동하는데 필요한 크기 단위로 구분하여 출력하며, 이 때의 타이밍 제어는 클럭 신호(CLK)를 기준으로 하여 이루어진다. 디지털 제어부(302)은 또 쉬프트 레지스터(304)를 인에이블 시켜서 데이터 래치 신호(LE)가 발생하도록 한다.

쉬프트 레지스터(304)는 디지털 제어부(302)에 의해 인에이블되어 데이터 래치 신호(LE)를 순차적으로 발생시킨다. 이 데이터 래치 신호(LE)는 각각의 데이터 래치부(306)를 순차적으로 인에이블시켜서 디지털 영상 신호(RGB)가 래치될 수 있도록 한다.

로드 제어부(312)는 로드 신호(LOAD)로부터 3비트의 내부 로드 신호(L1∼L3)를 만들어낸다. 이때 만들어지는 내부 로드 신호(L1∼L3)의 수는 몇 개의 채널이 하나의 디코더와 버퍼를 공유하는가에 따라 결정된다. 즉, 도 3에 나타낸 바와 같이, 세 개의 채널이 하나의 디코더와 버퍼를 공유하는 경우에는 세 개의 데이터 래치가 하나의 그룹을 형성하고, 각각의 데이터 래치 그룹이 하나의 디코더와 버퍼를 공유한다. 따라서 이 경우의 내부 로드 신호(L1∼L3)는 모두 세 개가 된다. 각 내부 로드 신호(L1∼L3)의 위상은 모두 다르며, 각 데이터 래치 그룹에서는 위상이 서로 다른 이 세 개의 내부 로드 신호(L1∼L3)에 의해 각각의 데이터 래치부가 순차적으로 인에이블된다.

데이터 래치부(306)는 다수개의 데이터 래치(DL)로 구성된다. 쉬프트 레지스터(304)에 의해 인에이블된 각각의 데이터 래치부(306)에는 하나의 픽셀을 구동하는데 필요한 크기의 디지털 영상 신호(RGB)가 순차적으로 입력되어 저장된다.

디코더부(308)는 다수개의 디코더(DEC)로 구성된다. 각각의 디코더(DEC)는 크게 레벨 쉬프터와 D/A 컨버터로 구성된다. 레벨 쉬프터는 디지털 영상 신호(RGB)를 흔히V_COM으로 표기되는 기준전압을 중심으로 +극성의 데이터와 -극성의 데이터로 변환하며, D/A 컨버터는 디지털 영상 신호(RGB)를 아날로그 영상 신호로 변환한다. 도 3에 나타낸 본 발명의 실시예에서는 세 개의 데이터 래치가 하나의 디코더(DEC)와 버퍼(B)를 공유하도록 구성되므로 디코더(DEC)에는 이를 공유하는 세 개의 데이터 래치(DL)의 출력이 모두 입력되도록 연결된다. 그러나 실제로는 세 개의 데이터 래치(DL)의 출력이 모두 디코더(DEC)에 입력되지 않고, 단지 내부 로드 신호(L1∼L3)에 의해 인에이블된 데이터 래치(DL)의 출력 신호만이 입력된다.

버퍼부(310)는 다수개의 버퍼(B)로 구성된다. 단위 전압이득을 갖는 전류증폭기로서, 디코더부(308)에서 만들어진 아날로그 영상 신호를 입력받아 전압 레벨은 그대로 유지한 채 전류 구동능력만을 증가시켜서 출력한다. 디코더부(308)와 마찬가지로, 세 개의 데이터 래치가 하나의 버퍼(B)를 공유한다.

디멀티플렉서부(314)는 : 다수개의 디멀티플렉서(DEMUX)로 구성된다. 본 발명에 따른 엘시디 소스 드라이버는 다수개의 데이터 래치(DL)가 하나의 디코더(DEC)와 버퍼(B)를 공유하기 때문에 디멀티플렉서(314)를 이용하여 하나의 버퍼(B)에서 발생하는 신호의 출력 순서를 최초에 디코더(DEC)에 입력된 순서와 동기시킬 필요가 있다. 이를 위하여 하나의 데이터 래치 그룹과 이에 대응하는 디멀티플렉서(DEMUX)가 동일한 위상의 내부 로드 신호(L1∼L3)에 의해 제어되도록 구성된다. 디멀티플렉서부(314)에서 출력되는 아날로그 영상 신호(OUT1∼OUTn)는 디스플레이 패널의 각 픽셀에 전달되어 해당 픽셀을 구동하게 된다.

도 4는 본 발명에 따른 엘시디 소스 드라이버의 동작 특성을 나타낸 타이밍 다이어그램이다. 도 4에서 D1, D2, D3, ···Dn으로 표시된 것은 한 블록의 디지털 영상 신호(RGB)로서, 각각 하나의 픽셀을 구동하는데 필요한 데이터이다. 한 블록의 디지털 영상 신호(RGB)는 로드 신호(LOAD)의 한 주기(T) 동안에 모두 입력된다.

DECIN1∼DECINn는 디코더부에 입력되는 신호인데, 도 4에서는 D1∼Dn의 데이터가 디코더부의 입력신호임을 나타낸다. 이와 같은 조건에서 디멀티플렉서부를 통하여 출력되는 아날로그 영상 신호(OUT1∼OUTn)는 디지털 영상 신호(RGB) 즉, D1, D2, D3, ···Dn가 아날로그 신호로 변환된 것이다.

도 4에 나타낸 각 신호의 발생 경로를 도 3을 참조하여 살펴보면 다음과 같다. 먼저 D1, D2, D3가 각각 데이터 래치 DL1, DL2, DL3에 래치된 상태에서, 내부 로드 신호(L1∼L3)가 순차적으로 활성화됨에 따라 D1∼D3 역시 순차적으로 디코더(DEC1)에 입력된다. 이 경우 DL1, DL2, DL3의 세 개의 데이터 래치가 하나의 데이터 래치 그룹을 구성하여 디코더(DEC1)와 버퍼(B1)를 공유하게 된다. 다음 데이터 래치 DL4, DL5, DL6 역시 하나의 데이터 래치 그룹을 구성하여 디코더(DEC2)와 버퍼(B2)를 공유한다.

내부 로드 신호(L1)이 활성화될 때, 데이터 래치(DL1)에 래치되어 있던 D1이 디코더(DEC1)에 입력되어(DECIN1) 아날로그 영상 신호로 변환되고, 이 아날로그 영상 신호가 버퍼(B1)를 통하여 디멀티플렉서(DEMUX1)에 입력된다. 이때 디멀티플렉서(DEMUX1)는 활성화된 내부 로드 신호(L1)에 의해 제어되어 OUT1만이 출력되는데, 이 OUT1 신호는 D1 데이터가 디코더( DEC1)에 의해 아날로그 신호로 변환된 것이다. 만약 내부 로드 신호(L2)가 활성화되면 데이터 래치(DL2)의 D2 데이터가 디코더(DEC1)에 입력될 것이고, 이때의 디멀티플렉서(DEMUX1)의 출력은 OUT2가 된다.

도 3에 나타낸 본 발명의 실시예에서는 세 개의 데이터 래치가 하나의 디코더와 버퍼를 공유하도록 구성하였다. 그러나 시스템의 조건에 따라 두 개 또는 네 개 이상의 데이터 래치가 하나의 디코더와 버퍼를 공유하도록 할 수도 있다.

이와같은 본 발명은 특히 폴리 실리콘 엘시디 패널을 구동하는 소스 드라이버에 적용할 때 최적의 효과를 얻을 수 있다. 아모퍼스 실리콘 엘시디 패널의 픽셀에 구비된 트랜지스터는 전류 구동능력이 부족하여 충분한 전류 구동능력을 확보해야 할 필요가 있다. 이 때문에 도 2에 나타낸 것처럼 로드 신호(LOAD)의 한 주기가 시작될 때 모든 채널을 일제히 가동하여 로드 신호(LOAD)의 한 주기가 끝날때까지 해당 채널의 픽셀을 구동하도록 함으로써 충분한 전류구동시간을 확보하였다. 그러나 본 발명에서는 로드 신호(LOAD)의 한 주기 동안에 두 개 이상의 채널을 구동해야 하므로 그만큼 하나의 채널을 구동하는데 할당된 시간이 짧다. 그러나 폴리 실리콘 엘시디 패널은 아모퍼스 실리콘 엘시디 패널에 비해 상대적으로 훨씬 뛰어난 구동능력을 가지고 있으므로 구동시간이 짧더라도 충분히 구동할 수 있는 여유가 있어 본 발명의 소스 드라이버를 적용하여 목적한 바를 충분히 이룰수 있다.

이와 같은 본 발명은 디스플레이 패널의 단위 픽셀을 구동하는데 필요한 신호를 만들어내는 다수개의 채널 블록이 하나의 디코더와 버퍼를 공유하도록 함으로써 엘시디 소스 드라이버의 크기를 줄일 수 있는 효과를 제공한다.

Claims (5)

1. 액정 디스플레이 패널의 소스 드라이버에 있어서,

   외부로부터 클록 신호와 디지털 영상 신호가 연속적으로 입력되고, 상기 디지털 영상 신호를 상기 액정 디스플레이 패널의 단위 픽셀을 구동하기 위한 크기로 나누어 상기 클록 신호에 따라 출력하는 제 1 제어부와;

   외부로부터 상기 클록 신호와 로드 신호가 입력되고, 상기 클록 신호에 따라 상기 로드 신호로부터 n개의 내부 로드 신호를 발생시키는 제 2 제어부와;

   상기 제 1 제어부에 의해 제어되어 m개의 데이터 래치 신호를 순차적으로 발생시키는 래치 제어부와;

   상기 m개의 데이터 래치 신호에 의해 순차적으로 인에이블되는 m개의 데이터 래치로 구성되고, 상기 인에이블되는 데이터 래치에 상기 단위 픽셀 크기의 디지털 영상 신호가 상기 제 1 제어부로부터 순차적으로 입력되며, 데이터 래치 n개씩 하나의 데이터 래치 그룹을 구성하고, 상기 데이터 래치 그룹의 각각은 상기 n개의 내부 로드신호에 의해 구성 데이터 래치의 출력 동작이 순차적으로 제어되는 데이터 래치부와;

   다수개의 디코더로 구성되고, 상기 데이터 래치 그룹 내의 n개의 데이터 래치는 상기 다수의 디코더 중 하나의 디코더를 공유하며, 상기 내부 로드 신호에 의해 인에이블된 데이터 래치에서 출력되는 디지털 영상 신호만이 상기 공유 디코더에 의해 아날로그 영상 신호로 변환되어 출력되는 디코더부와;

   다수개의 버퍼로 구성되며, 상기 다수개의 버퍼 각각은 상기 다수개의 디코더 중 해당하는 하나의 디코더의 출력을 수신하고, 이를 버퍼링하여 출력하는 버퍼부와;

   n개의 출력단을 갖는 다수개의 디멀티플렉서로 구성되고, 각각의 디멀티플렉서는 상기 다수의 버퍼 중 해당 버퍼의 출력을 입력으로 수신하고, 상기 내부 로드 신호에 따라 선택된 출력단으로 상기 수신된 입력을 출력하는 디멀티플렉서부를

   포함하는 것을 특징으로 하는 엘시디 소스 드라이버.
2. 제 1 항에 있어서, 상기 디코더가 레벨 쉬프터와 D/A 컨버터로 구성되는 엘시디 소스 드라이버.
3. 제 1 항에 있어서, 상기 레벨 쉬프터가 디지털 영상 신호를 기준전압을 중심으로 하는 (+) 극성의 데이터와 (-) 극성의 데이터로 변환하도록 구성되는 엘시디 소스 드라이버.
4. 제 1 항에 있어서, 상기 버퍼가 단위 전압이득을 갖는 전류증폭기인 엘시디 소스 드라이버.
5. 제 1 항에 있어서, 상기 디멀티플렉서부의 출력 신호가 디스플레이 패널의 각 픽셀에 전달되어 해당 픽셀을 구동하도록 이루어지는 엘시디 소스 드라이버.