JPH0529474A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0529474A JPH0529474A JP18065391A JP18065391A JPH0529474A JP H0529474 A JPH0529474 A JP H0529474A JP 18065391 A JP18065391 A JP 18065391A JP 18065391 A JP18065391 A JP 18065391A JP H0529474 A JPH0529474 A JP H0529474A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer wiring
- lower layer
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体装置の多層配線の密度を向上させる。
【構成】シリコン基板１上に酸化シリコン膜２を介して
形成された下層配線３と、上層配線の配線接続部６とな
る領域を除き下層配線３の上面と側面に形成された絶縁
膜４，５と、下層配線と配線接続部６を介して接続する
上層配線７とから構成される。
形成された下層配線３と、上層配線の配線接続部６とな
る領域を除き下層配線３の上面と側面に形成された絶縁
膜４，５と、下層配線と配線接続部６を介して接続する
上層配線７とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に多層配線の構造とその製造方法に
関する。
製造方法に関し、特に多層配線の構造とその製造方法に
関する。
【０００２】
【従来の技術】微細加工技術の進歩による設計寸法の縮
小に伴って、集積回路の大規模化は図られてきた。集積
回路基板上の素子を接続する配線も設計寸法が年々縮小
され、かつ配線層の数も増加傾向にある。集積度の向上
のためには配線の高密度化と各配線を接続する領域の縮
小が必要である。従来の半導体装置における多層配線と
それらの接続方法は、図３（ａ）に示した平面図と図３
（ａ）のＢ−Ｂ線断面を示した図３（ｂ）の様に、シリ
コン基板１上に酸化シリコン膜２を介してポリシリコン
等からなる下層配線３Ａを形成した後、ＰＳＧ膜４Ａに
よって表面を覆い、上層配線との接続となる領域を開口
して配線接続部６Ａを形成し、アルミ等からなる上層配
線７Ａを形成するものである。
小に伴って、集積回路の大規模化は図られてきた。集積
回路基板上の素子を接続する配線も設計寸法が年々縮小
され、かつ配線層の数も増加傾向にある。集積度の向上
のためには配線の高密度化と各配線を接続する領域の縮
小が必要である。従来の半導体装置における多層配線と
それらの接続方法は、図３（ａ）に示した平面図と図３
（ａ）のＢ−Ｂ線断面を示した図３（ｂ）の様に、シリ
コン基板１上に酸化シリコン膜２を介してポリシリコン
等からなる下層配線３Ａを形成した後、ＰＳＧ膜４Ａに
よって表面を覆い、上層配線との接続となる領域を開口
して配線接続部６Ａを形成し、アルミ等からなる上層配
線７Ａを形成するものである。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、上層配線に対して位置合わせを行
って配線接続部６Ａを開口する必要があるために、位置
合わせずれを考慮して配線接続部を設ける領域の下層配
線の幅を広くする必要があった。そのため、配線ピッチ
が大きくなり、配線の高密度化の障害となっていた。
装置の製造方法では、上層配線に対して位置合わせを行
って配線接続部６Ａを開口する必要があるために、位置
合わせずれを考慮して配線接続部を設ける領域の下層配
線の幅を広くする必要があった。そのため、配線ピッチ
が大きくなり、配線の高密度化の障害となっていた。
【０００４】本発明の目的は、高密度の配線を有する半
導体装置およびその製造方法を提供することにある。
導体装置およびその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】第１の発明の半導体装置
は、半導体基板上に絶縁膜を介して形成された下層配線
と、上層配線との接続領域を除き前記下層配線の上面と
側面に形成された絶縁膜と、前記接続領域を介して前記
下層配線に接続する上層配線とを含むものである。
は、半導体基板上に絶縁膜を介して形成された下層配線
と、上層配線との接続領域を除き前記下層配線の上面と
側面に形成された絶縁膜と、前記接続領域を介して前記
下層配線に接続する上層配線とを含むものである。
【０００６】第２の発明の半導体装置の製造方法は、半
導体基板上に絶縁膜を介して第１の導体膜と第１の絶縁
膜とを順次形成する工程と、この第１の絶縁膜をパター
ニングし上層配線との接続領域に開口部を形成し前記第
１の導体膜を露出させる工程と、残された前記第１の絶
縁膜と前記第１の導体膜とをパターニングし上面が第１
の絶縁膜で覆われた下層配線を形成する工程と、この下
層配線の側面に第２の絶縁膜を形成する工程と、前記開
口部を含む全面に第２の導体膜を形成したのちパターニ
ングし前記下層配線に接続する上層配線を形成する工程
とを含むものである。
導体基板上に絶縁膜を介して第１の導体膜と第１の絶縁
膜とを順次形成する工程と、この第１の絶縁膜をパター
ニングし上層配線との接続領域に開口部を形成し前記第
１の導体膜を露出させる工程と、残された前記第１の絶
縁膜と前記第１の導体膜とをパターニングし上面が第１
の絶縁膜で覆われた下層配線を形成する工程と、この下
層配線の側面に第２の絶縁膜を形成する工程と、前記開
口部を含む全面に第２の導体膜を形成したのちパターニ
ングし前記下層配線に接続する上層配線を形成する工程
とを含むものである。
【０００７】
【作用】下層配線の上部の接続領域の絶縁膜を確実に除
去することにより、位置あわせずれを考慮することなく
配線接続部が下層配線幅と等しく形成されるため、下層
配線の高密度化を実現できる。
去することにより、位置あわせずれを考慮することなく
配線接続部が下層配線幅と等しく形成されるため、下層
配線の高密度化を実現できる。
【０００８】
【実施例】以下、本発明の実施例について図面を用い
て、詳細に説明する。図１（ａ），（ｂ）は、本発明の
一実施例の平面図およびＡ−Ａ線断面図である。図２
（ａ）〜（ｃ）は、本発明の製造工程を順を追って示し
た断面図である。以下製造方法と共に説明する。
て、詳細に説明する。図１（ａ），（ｂ）は、本発明の
一実施例の平面図およびＡ−Ａ線断面図である。図２
（ａ）〜（ｃ）は、本発明の製造工程を順を追って示し
た断面図である。以下製造方法と共に説明する。
【０００９】まず図２（ａ）に示すように、シリコン基
板１上に酸化シリコン膜２を形成したのち、不純物を導
入したポリシリコン膜３Ａと第１の絶縁膜としてＰＳＧ
膜４とを順次形成する。次でリソグラフィー技術とドラ
イエッチング技術を用いて配線接続部となる領域のＰＳ
Ｇ膜４に開口部８を形成する。ここで、ＰＳＧ膜４に形
成される開口部８の横幅は、後に形成される下層配線幅
よりも広く、且つとなりの下層配線の端にかからないよ
うにする。即ち、下層配線のできない間を位置合わせと
して用いる。
板１上に酸化シリコン膜２を形成したのち、不純物を導
入したポリシリコン膜３Ａと第１の絶縁膜としてＰＳＧ
膜４とを順次形成する。次でリソグラフィー技術とドラ
イエッチング技術を用いて配線接続部となる領域のＰＳ
Ｇ膜４に開口部８を形成する。ここで、ＰＳＧ膜４に形
成される開口部８の横幅は、後に形成される下層配線幅
よりも広く、且つとなりの下層配線の端にかからないよ
うにする。即ち、下層配線のできない間を位置合わせと
して用いる。
【００１０】次に、図２（ｂ）に示すように、同様の加
工技術を用いてＰＳＧ膜４とポリシリコン膜３Ａをパタ
ーニングし、下層配線３を形成する。この時開口部８内
の下層配線上は配線接続部６となる。
工技術を用いてＰＳＧ膜４とポリシリコン膜３Ａをパタ
ーニングし、下層配線３を形成する。この時開口部８内
の下層配線上は配線接続部６となる。
【００１１】次に図２（ｃ）に示すように、表面に第２
絶縁膜としてＣＶＤ法による酸化膜５を堆積する。
絶縁膜としてＣＶＤ法による酸化膜５を堆積する。
【００１２】次に図１（ａ），（ｂ）に示すように、ド
ライエッチング技術によってＣＶＤ酸化膜５をエッチバ
ックすると、下層配線３の側壁にのみＣＶＤ酸化膜５が
残る。続いて上層配線となるアルミ膜を堆積したのちパ
ターニングすることにより、配線接続部６により下層配
線に接続した上層配線７が形成される。
ライエッチング技術によってＣＶＤ酸化膜５をエッチバ
ックすると、下層配線３の側壁にのみＣＶＤ酸化膜５が
残る。続いて上層配線となるアルミ膜を堆積したのちパ
ターニングすることにより、配線接続部６により下層配
線に接続した上層配線７が形成される。
【００１３】上記実施例においては、２層配線の形成を
示したが、これに限定するものではなく２層以上の多層
配線も可能である。
示したが、これに限定するものではなく２層以上の多層
配線も可能である。
【００１４】
【発明の効果】以上説明したように本発明によれば、配
線接続部の存在する下層配線の面積が小さくなるため、
下層配線の密度を２０％以上向上させることができた。
線接続部の存在する下層配線の面積が小さくなるため、
下層配線の密度を２０％以上向上させることができた。
【図１】本発明の一実施例の平面図および断面図。
【図２】実施例の製造方法を説明するための半導体チッ
プの断面図。
プの断面図。
【図３】従来例の製造方法を説明するための半導体チッ
プの断面図。
プの断面図。
【符号の説明】
１ シリコン基板
２ 酸化シリコン膜
３，３Ａ 下層配線
４，４Ａ ＰＳＧ膜
５ ＣＶＤ酸化膜
６，６Ａ 配線接続部
７，７Ａ 上層配線
８ 開口部
１３ 絶縁体膜
Claims (2)
- 【請求項１】 半導体基板上に絶縁膜を介して形成され
た下層配線と、上層配線との接続領域を除き前記下層配
線の上面と側面に形成された絶縁膜と、前記接続領域を
介して前記下層配線に接続する上層配線とを含むことを
特徴とする半導体装置。 - 【請求項２】 半導体基板上に絶縁膜を介して第１の導
体膜と第１の絶縁膜とを順次形成する工程と、この第１
の絶縁膜をパターニングし上層配線との接続領域に開口
部を形成し前記第１の導体膜を露出させる工程と、残さ
れた前記第１の絶縁膜と前記第１の導体膜とをパターニ
ングし上面が第１の絶縁膜で覆われた下層配線を形成す
る工程と、この下層配線の側面に第２の絶縁膜を形成す
る工程と、前記開口部を含む全面に第２の導体膜を形成
したのちパターニングし前記下層配線に接続する上層配
線を形成する工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18065391A JPH0529474A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18065391A JPH0529474A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529474A true JPH0529474A (ja) | 1993-02-05 |
Family
ID=16086966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18065391A Pending JPH0529474A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529474A (ja) |
-
1991
- 1991-07-22 JP JP18065391A patent/JPH0529474A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2952887B2 (ja) | 半導体装置およびその製造方法 | |
| JP3235581B2 (ja) | 半導体装置及びその製造方法 | |
| JP2900909B2 (ja) | 半導体装置の製造方法 | |
| JPH0529474A (ja) | 半導体装置およびその製造方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JP2797929B2 (ja) | 半導体装置 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JPS6148779B2 (ja) | ||
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JP2762844B2 (ja) | 半導体装置 | |
| JP2855991B2 (ja) | 半導体装置の製造方法 | |
| KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JPH01128544A (ja) | 半導体装置およびその製造方法 | |
| JPS6130422B2 (ja) | ||
| JPH05183060A (ja) | 半導体集積回路 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JPH07263545A (ja) | 多層配線の接続方法 | |
| JP2002083867A (ja) | 半導体装置及びその製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPS59129440A (ja) | 多層配線構造半導体集積回路装置 | |
| JPH03126246A (ja) | 半導体装置 | |
| JPH05243221A (ja) | 半導体集積回路装置 | |
| JPH05160277A (ja) | 半導体装置 | |
| JPH04283932A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000822 |