JPH0528252A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0528252A JPH0528252A JP20493991A JP20493991A JPH0528252A JP H0528252 A JPH0528252 A JP H0528252A JP 20493991 A JP20493991 A JP 20493991A JP 20493991 A JP20493991 A JP 20493991A JP H0528252 A JPH0528252 A JP H0528252A
- Authority
- JP
- Japan
- Prior art keywords
- address
- decoder
- image
- image memory
- address value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】
［目的］ 処理対象がＸ方向，Ｙ方向のいずれに連続し
ている場合においても、その記憶の参照となるアドレス
値を連続させることを可能とした画像処理装置とする。 ［構成］ 撮像装置１からの映像信号をＡ／Ｄコンバー
タ２がデジタル化し、そのデジタル量を画像メモリ５に
記録する。このとき、デジタル量記録の参照となるアド
レス値をアドレスカウンタ７から画像メモリ５に出力す
る。アドレスカウンタ７と画像メモリ５との間にデコー
ダ２０を挿入する。デコーダ２０はアドレス出力線１０
のアドレス信号線２１への接続を切替え、処理対象がＸ
方向に連続している場合、そのアドレス値をＸ座標方向
に連続するパターンとし、Ｙ方向に連続している場合、
そのアドレス値をＹ座標方向に連続するパターンとす
る。
ている場合においても、その記憶の参照となるアドレス
値を連続させることを可能とした画像処理装置とする。 ［構成］ 撮像装置１からの映像信号をＡ／Ｄコンバー
タ２がデジタル化し、そのデジタル量を画像メモリ５に
記録する。このとき、デジタル量記録の参照となるアド
レス値をアドレスカウンタ７から画像メモリ５に出力す
る。アドレスカウンタ７と画像メモリ５との間にデコー
ダ２０を挿入する。デコーダ２０はアドレス出力線１０
のアドレス信号線２１への接続を切替え、処理対象がＸ
方向に連続している場合、そのアドレス値をＸ座標方向
に連続するパターンとし、Ｙ方向に連続している場合、
そのアドレス値をＹ座標方向に連続するパターンとす
る。
Description
【０００１】
【産業上の利用分野】本発明は撮像装置からの映像信号
をサンプリングしてデジタル化し、処理する画像処理装
置に関する。
をサンプリングしてデジタル化し、処理する画像処理装
置に関する。
【０００２】
【従来の技術】画像処理装置でのデジタル画像処理は、
一般にテレビカメラ等の撮像装置からの映像信号をサン
プリングしてＡ／Ｄ変換によりデジタル化し、このデジ
タル量を画像メモリに記憶し、その内容を参照して計算
処理している。画像メモリへのデジタル量の記憶はアド
レスをパラメータとして行い、記憶されたデジタル量は
アドレスを参照して出力される。
一般にテレビカメラ等の撮像装置からの映像信号をサン
プリングしてＡ／Ｄ変換によりデジタル化し、このデジ
タル量を画像メモリに記憶し、その内容を参照して計算
処理している。画像メモリへのデジタル量の記憶はアド
レスをパラメータとして行い、記憶されたデジタル量は
アドレスを参照して出力される。
【０００３】図９は従来の画像処理装置を示し、映像信
号を出力する撮像装置１と、撮像装置１からの映像信号
をＡ／Ｄ変換するＡ／Ｄコンバータ２と、計算処理およ
び装置全体の制御を行うＣＰＵ３と、これらＣＰＵ３お
よびＡ／Ｄコンバータ２とデータバス４により接続され
た画像メモリ５と、画像メモリ５とアドレスバス６によ
り接続されたアドレスカウンタ７とを備えている。
号を出力する撮像装置１と、撮像装置１からの映像信号
をＡ／Ｄ変換するＡ／Ｄコンバータ２と、計算処理およ
び装置全体の制御を行うＣＰＵ３と、これらＣＰＵ３お
よびＡ／Ｄコンバータ２とデータバス４により接続され
た画像メモリ５と、画像メモリ５とアドレスバス６によ
り接続されたアドレスカウンタ７とを備えている。
【０００４】この場合、画像メモリ５およびアドレスカ
ウンタ７は同数（１６ビット分）のアドレス信号線８，
９を有し、これらアドレス信号線８，９がアドレスバス
６に接続されている。
ウンタ７は同数（１６ビット分）のアドレス信号線８，
９を有し、これらアドレス信号線８，９がアドレスバス
６に接続されている。
【０００５】図１０は撮像装置１により画像を読取る操
作を示し、走査線の操作方向ＡがＸ軸方向となってい
る。一方、アドレスカウンタ７は図９に示すように、下
位ビットから順にアドレスバス６に接続されているた
め、撮像装置１からの映像信号のデジタル量は映像信号
の出力時間に順じたアドレス値を参照して画像メモリ５
に書き込まれる。
作を示し、走査線の操作方向ＡがＸ軸方向となってい
る。一方、アドレスカウンタ７は図９に示すように、下
位ビットから順にアドレスバス６に接続されているた
め、撮像装置１からの映像信号のデジタル量は映像信号
の出力時間に順じたアドレス値を参照して画像メモリ５
に書き込まれる。
【０００６】これにより、画像メモリ５のメモリエリア
には、図１１に示すように走査線の走査方向、すなわち
Ｘ座標の順序でデジタル量Ｐ１，Ｐ２…が書き込まれ
る。
には、図１１に示すように走査線の走査方向、すなわち
Ｘ座標の順序でデジタル量Ｐ１，Ｐ２…が書き込まれ
る。
【０００７】
【発明が解決しようとする課題】図１２は計算処理する
対象物ＢがＸ方向に連続している場合を示し、この場合
は走査方向と同方向のため、画像メモリ５のメモリエリ
アには図１３に示すように連続したアドレスで書き込ま
れる。ところが計算処理する対象物Ｂが図１４に示すよ
うにＹ方向に連続している場合、これに対応した画像メ
モリ５のメモリエリアのアドレスが図１５に示すよう
に、離散状態となる。そして、このようにアドレスが離
散状態となると、画像メモリ５から読み出すための処理
時間が増大するため、全体としての計算処理が遅延す
る。
対象物ＢがＸ方向に連続している場合を示し、この場合
は走査方向と同方向のため、画像メモリ５のメモリエリ
アには図１３に示すように連続したアドレスで書き込ま
れる。ところが計算処理する対象物Ｂが図１４に示すよ
うにＹ方向に連続している場合、これに対応した画像メ
モリ５のメモリエリアのアドレスが図１５に示すよう
に、離散状態となる。そして、このようにアドレスが離
散状態となると、画像メモリ５から読み出すための処理
時間が増大するため、全体としての計算処理が遅延す
る。
【０００８】本発明は上記事情を考慮してなされたもの
であり、アドレス値を処理対象の方向に合わせて連続す
るように切替えることにより、処理時間の増大を防止し
た画像処理装置を提供することを目的とする。
であり、アドレス値を処理対象の方向に合わせて連続す
るように切替えることにより、処理時間の増大を防止し
た画像処理装置を提供することを目的とする。
【０００９】
【課題を解決するための手段および作用】本発明の画像
処理装置は、撮像装置からの映像信号をサンプリングし
てデジタル化し、そのデジタル量を映像信号に対応した
アドレス値を参照して画像メモリに記録する画像処理装
置において、前記画像メモリにデジタル値を書き込む際
のアドレス値をＸ座標方向に連続するパターンと、Ｙ座
標方向に連続するパターンとに切替えるデコーダと、こ
のデコーダの切替えを制御する制御手段とを備えている
ことを特徴とする。
処理装置は、撮像装置からの映像信号をサンプリングし
てデジタル化し、そのデジタル量を映像信号に対応した
アドレス値を参照して画像メモリに記録する画像処理装
置において、前記画像メモリにデジタル値を書き込む際
のアドレス値をＸ座標方向に連続するパターンと、Ｙ座
標方向に連続するパターンとに切替えるデコーダと、こ
のデコーダの切替えを制御する制御手段とを備えている
ことを特徴とする。
【００１０】上記構成では対象物がＸ方向に連続する場
合はアドレス値がＸ座標の順序となり、Ｙ方向に連続す
る場合はアドレス値がＹ座標の順序となるようにデコー
ダが切り替えるため、いずれの方向でもその処理時間が
遅延することがなくなり、迅速処理を確保することがで
きる。
合はアドレス値がＸ座標の順序となり、Ｙ方向に連続す
る場合はアドレス値がＹ座標の順序となるようにデコー
ダが切り替えるため、いずれの方向でもその処理時間が
遅延することがなくなり、迅速処理を確保することがで
きる。
【００１１】
【実施例】図１は本発明の一実施例の構成を示すブロッ
ク図であり、図９と同一の要素は同一の符号で対応させ
てある。ＣＰＵ３はアドレスバス５、データバス４と接
続されており、対象となるデジタル量の計算処理を行
う、Ａ／Ｄコンバータ２は撮像装置１からの映像信号を
サンプリングしてＡ／Ｄ変換し、そのデジタル量をデー
タバス上に出力し、画像メモリ５に送出し、画像メモリ
５はアドレス値を参照してそのデジタル量を記録する。
ク図であり、図９と同一の要素は同一の符号で対応させ
てある。ＣＰＵ３はアドレスバス５、データバス４と接
続されており、対象となるデジタル量の計算処理を行
う、Ａ／Ｄコンバータ２は撮像装置１からの映像信号を
サンプリングしてＡ／Ｄ変換し、そのデジタル量をデー
タバス上に出力し、画像メモリ５に送出し、画像メモリ
５はアドレス値を参照してそのデジタル量を記録する。
【００１２】アドレスカウンタ７は画像メモリに記録す
る際の、アドレス値をアドレス出力線１０に出力するも
ので、そのアドレス出力線１０は画像メモリ５のアドレ
ス信号線８と同数となっている。このアドレスカウンタ
７と画像メモリ５との間にはデコーダ２０が挿入されて
いる。デコーダ２０はアドレスカウンタ７のアドレス出
力線１０と同数の入子端子を有すると共に、この入子端
子に対応するアドレス信号線２１を有し、このアドレス
信号線２１がアドレスバス６に接続されている。このデ
コーダ２０はアドレス出力線１０のアドレス信号線８へ
の各ビット信号線の接続を切り替えるものである。
る際の、アドレス値をアドレス出力線１０に出力するも
ので、そのアドレス出力線１０は画像メモリ５のアドレ
ス信号線８と同数となっている。このアドレスカウンタ
７と画像メモリ５との間にはデコーダ２０が挿入されて
いる。デコーダ２０はアドレスカウンタ７のアドレス出
力線１０と同数の入子端子を有すると共に、この入子端
子に対応するアドレス信号線２１を有し、このアドレス
信号線２１がアドレスバス６に接続されている。このデ
コーダ２０はアドレス出力線１０のアドレス信号線８へ
の各ビット信号線の接続を切り替えるものである。
【００１３】図２はデコーダ２０の構成を示し、４つの
マルチプレクサ２２，２３，２４，２５から構成されて
いる。各マルチプレクサ２２，２３、２４、２５はアド
レスカウンタ７からのアドレス値が入力される入力端子
１Ａ，１Ｂ，２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂを有
すると共に、アドレス信号線２１にアドレス値を出力す
る出力端子１Ｙ，２Ｙ，３Ｙ，４Ｙを有している。
マルチプレクサ２２，２３，２４，２５から構成されて
いる。各マルチプレクサ２２，２３、２４、２５はアド
レスカウンタ７からのアドレス値が入力される入力端子
１Ａ，１Ｂ，２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂを有
すると共に、アドレス信号線２１にアドレス値を出力す
る出力端子１Ｙ，２Ｙ，３Ｙ，４Ｙを有している。
【００１４】ここで、マルチプレクサ２２，２３，２
４，２５の前記入力端子は図示のように接続される。ま
た、各マルチプレクサ２２，２３，２４，２５はＣＰＵ
３からの切替制御信号が入力される制御端子Ｓを有して
おり、制御端子ＳにＨｉｇｈ信号が入力されると１Ａ→
１Ｙ，２Ａ→２Ｙ，３Ａ→３Ｙ，４Ａ→４Ｙの経路で出
力する一方、制御端子ＳにＬｏｗ信号が入力されると、
１Ｂ→１Ｙ，２Ｂ→２Ｙ，３Ｂ→３Ｙ，４Ｂ→４Ｙの経
路で出力される。
４，２５の前記入力端子は図示のように接続される。ま
た、各マルチプレクサ２２，２３，２４，２５はＣＰＵ
３からの切替制御信号が入力される制御端子Ｓを有して
おり、制御端子ＳにＨｉｇｈ信号が入力されると１Ａ→
１Ｙ，２Ａ→２Ｙ，３Ａ→３Ｙ，４Ａ→４Ｙの経路で出
力する一方、制御端子ＳにＬｏｗ信号が入力されると、
１Ｂ→１Ｙ，２Ｂ→２Ｙ，３Ｂ→３Ｙ，４Ｂ→４Ｙの経
路で出力される。
【００１５】図１において２６はこの制御信号を各マル
チプレクサ２２，２３，２４，２５に入力するため、Ｃ
ＰＵ３とデコーダ２０とを接続する制御バスである。こ
のような構成のデコーダ２０では、ＣＰＵ３からの制御
信号Ｌｏｗが入力されると、図３に示す接続パターンと
なる、一方制御信号Ｈｉｇｈが入力されると、図４に示
す接続パターンとなる。
チプレクサ２２，２３，２４，２５に入力するため、Ｃ
ＰＵ３とデコーダ２０とを接続する制御バスである。こ
のような構成のデコーダ２０では、ＣＰＵ３からの制御
信号Ｌｏｗが入力されると、図３に示す接続パターンと
なる、一方制御信号Ｈｉｇｈが入力されると、図４に示
す接続パターンとなる。
【００１６】これにより、デコーダ２０は後述するよう
にアドレスカウンタ７のアドレス値をＸ座標方向に連続
するパターンと、Ｙ座標方向に連続するパターンとに切
替えて画像メモリ５に出力する。
にアドレスカウンタ７のアドレス値をＸ座標方向に連続
するパターンと、Ｙ座標方向に連続するパターンとに切
替えて画像メモリ５に出力する。
【００１７】なお本実施例において、画像メモリ５は、
例えば１画面分で、２５６×２５６の分解能で、画像デ
ータとして１バイトの容量を有しており、これにより６
４Ｋバイトの容量のＲＡＭとなり、１６ビット分のアド
レスバス信号線２１が必要となる。
例えば１画面分で、２５６×２５６の分解能で、画像デ
ータとして１バイトの容量を有しており、これにより６
４Ｋバイトの容量のＲＡＭとなり、１６ビット分のアド
レスバス信号線２１が必要となる。
【００１８】以上の構成において、ＣＵＰ３から制御信
号Ｌｏｗがデコーダ２０に入力されると、デコーダ２０
は図３に示す接続パターンとなる。このとき、画面上の
Ｘ座標方向で連続する点Ｐ１（１２７，１２７）、Ｐ２
（１２８，１２７）、Ｐ３（１２９，１２７）が画像メ
モリ５のメモリエリアに記録されるアドレス値は、図６
で示すように１６進数で＄７Ｆ７Ｆ，＄７Ｆ８０，＄７
Ｆ８１となり連続したアドレス値として記録される。
号Ｌｏｗがデコーダ２０に入力されると、デコーダ２０
は図３に示す接続パターンとなる。このとき、画面上の
Ｘ座標方向で連続する点Ｐ１（１２７，１２７）、Ｐ２
（１２８，１２７）、Ｐ３（１２９，１２７）が画像メ
モリ５のメモリエリアに記録されるアドレス値は、図６
で示すように１６進数で＄７Ｆ７Ｆ，＄７Ｆ８０，＄７
Ｆ８１となり連続したアドレス値として記録される。
【００１９】一方、ＣＰＵ３から制御信号Ｈｉｇｈが入
力されると、デコーダは図４に示す接続パターンとなる
ため、図７に示すようなＹ座標方向で連続する点Ｐ１
（１２７，１２７）、Ｐ２（１２７，１２８）、Ｐ３
（１２７，１２９）が画像メモリ５のメモリエリアに記
録されるアドレス値は、図８で示すように１６進数で＄
７Ｆ７Ｆ，＄７Ｆ８０，＄７Ｆ８１となり連続したアド
レス値として記録される。
力されると、デコーダは図４に示す接続パターンとなる
ため、図７に示すようなＹ座標方向で連続する点Ｐ１
（１２７，１２７）、Ｐ２（１２７，１２８）、Ｐ３
（１２７，１２９）が画像メモリ５のメモリエリアに記
録されるアドレス値は、図８で示すように１６進数で＄
７Ｆ７Ｆ，＄７Ｆ８０，＄７Ｆ８１となり連続したアド
レス値として記録される。
【００２０】従って、いずれの場合においても、デジタ
ル量の参照となるアドレスが連続するため、アドレスを
参照としてデジタル量を画像メモリ５から読み出す処理
時間が同等となり、遅延することなく、迅速処理を確保
することができる。
ル量の参照となるアドレスが連続するため、アドレスを
参照としてデジタル量を画像メモリ５から読み出す処理
時間が同等となり、遅延することなく、迅速処理を確保
することができる。
【００２１】
【発明の効果】本発明によれば、デジタル量をメモリに
書き込む際のアドレス値をＸ座標の順序でも、Ｙ座標の
順序でも書き込むことができるため、デジタル量を計算
処理する場合の、処理時間をＸ方向，Ｙ方向いずれでも
遅延することがなくなり、処理能力を増大することがで
きる。
書き込む際のアドレス値をＸ座標の順序でも、Ｙ座標の
順序でも書き込むことができるため、デジタル量を計算
処理する場合の、処理時間をＸ方向，Ｙ方向いずれでも
遅延することがなくなり、処理能力を増大することがで
きる。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】デコーダの内部構成を示す配線図。
【図３】デコーダの作用を示す結線図。
【図４】デコーダの作用を示す結線部。
【図５】Ｘ方向に連続する画像位置をお示す正面図。
【図６】図５の画像とアドレスとを対応させた画像メモ
リ内の説明図。
リ内の説明図。
【図７】Ｙ方向に連続する画像位置を示す正面図。
【図８】図７の画像とアドレスとを対応させた画像メモ
リ内の説明図。
リ内の説明図。
【図９】従来の画像処理装置の内部構成を示すブロック
図。
図。
【図１０】画像読取り走査方向を示す正面図。
【図１１】画像を記憶したメモリエリアの説明。
【図１２】Ｘ方向に連続する処理を示す正面図。
【図１３】Ｘ方向に連続する場合のメモリエリアの説明
図。
図。
【図１４】Ｙ方向に連続する処理を示す正面図。
【図１５】Ｙ方向に連続する場合のメモリエリアの説明
図。
図。
１ 撮像装置 ２ Ａ／Ｄコンバータ ３ ＣＰＵ ５ 画像メモリ ７ アドレスカウンタ ２０ デコーダ
Claims (1)
- 【特許請求の範囲】 【請求項１】 撮像装置からの映像信号をサンプリング
してデジタル化し、 そのデジタル量を映像信号に対応したアドレス値を参照
して画像メモリに記録する画像処理装置において、前記
画像メモリにデジタル値を書き込む際のアドレス値をＸ
座標方向に連続するパターンと、Ｙ座標方向に連続する
パターンとに切替えるデコーダと、このデコーダの切替
えを制御する制御手段とを備えていることを特徴とする
画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20493991A JPH0528252A (ja) | 1991-07-19 | 1991-07-19 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20493991A JPH0528252A (ja) | 1991-07-19 | 1991-07-19 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0528252A true JPH0528252A (ja) | 1993-02-05 |
Family
ID=16498855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20493991A Withdrawn JPH0528252A (ja) | 1991-07-19 | 1991-07-19 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0528252A (ja) |
-
1991
- 1991-07-19 JP JP20493991A patent/JPH0528252A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083208A (en) | Electronic zoom apparatus | |
| JPS63121364A (ja) | テレビジヨン特殊効果装置の補間器 | |
| US4912771A (en) | Image memory apparatus | |
| EP0740464B1 (en) | Video apparatus with a single multi-port field memory | |
| US6801252B1 (en) | Electronic zooming circuit | |
| JPH0528252A (ja) | 画像処理装置 | |
| JP3776513B2 (ja) | 画像処理装置 | |
| JP2513185B2 (ja) | 映像信号処理装置 | |
| JPS61130996A (ja) | ビデオ入出力装置 | |
| JPS616771A (ja) | 画像信号処理装置 | |
| KR100188027B1 (ko) | 어드레스 발생회로 | |
| KR930007009B1 (ko) | 퍼스날 컴퓨터용 영상신호 입력보드 | |
| JPH0234074B2 (ja) | ||
| JPH05215837A (ja) | デジタル走査変換装置 | |
| JP3327961B2 (ja) | 画像処理装置 | |
| JPH06208614A (ja) | 画像処理装置 | |
| JP2853160B2 (ja) | 高解像度画像読み取り回路 | |
| JPH05314256A (ja) | 画像データ処理装置 | |
| JPS6111792A (ja) | ウインド発生装置 | |
| JPS59223880A (ja) | 画像処理方法および装置 | |
| JPH06251133A (ja) | 画像データアクセス装置 | |
| JPH10322571A (ja) | 映像信号処理装置及び方法 | |
| JPH0118472B2 (ja) | ||
| JPH05158866A (ja) | 静止画処理装置 | |
| JPH06251134A (ja) | 画像データアクセス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |